JP2000147068A - 内部信号観測回路 - Google Patents
内部信号観測回路Info
- Publication number
- JP2000147068A JP2000147068A JP10327834A JP32783498A JP2000147068A JP 2000147068 A JP2000147068 A JP 2000147068A JP 10327834 A JP10327834 A JP 10327834A JP 32783498 A JP32783498 A JP 32783498A JP 2000147068 A JP2000147068 A JP 2000147068A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- external device
- access
- output
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積回路のデバッグにおいて、内部信号観測
中に外部デバイスへの通常アクセスを可能とする。 【解決手段】 外部デバイスアクセス発生状況を監視す
る外部アクセス監視回路と、未発生時のみ外部デバイス
用信号と内部信号出力用信号との兼用ピンから内部信号
を選択出力するセレクタを有し、集積回路と外部デバイ
ス間にラッチ回路を設け、一定期間外部デバイスアクセ
スに必要な信号を保持するためのラッチ信号を出力する
外部アクセス監視回路を有し、外部デバイスへ／からの
信号の出力を制御するため出力制御機能付バッファを設
け、前記バッファ制御信号を出力する外部アクセス監視
回路を有し、外部デバイスのアクセスタイミングに合わ
せ内部信号出力制御を行う外部アクセス監視回路を有
す。よって本発明による内部信号観測回路は、外部デバ
イスへの通常動作通りのアクセスと内部信号観測を同時
に実現する。
中に外部デバイスへの通常アクセスを可能とする。 【解決手段】 外部デバイスアクセス発生状況を監視す
る外部アクセス監視回路と、未発生時のみ外部デバイス
用信号と内部信号出力用信号との兼用ピンから内部信号
を選択出力するセレクタを有し、集積回路と外部デバイ
ス間にラッチ回路を設け、一定期間外部デバイスアクセ
スに必要な信号を保持するためのラッチ信号を出力する
外部アクセス監視回路を有し、外部デバイスへ／からの
信号の出力を制御するため出力制御機能付バッファを設
け、前記バッファ制御信号を出力する外部アクセス監視
回路を有し、外部デバイスのアクセスタイミングに合わ
せ内部信号出力制御を行う外部アクセス監視回路を有
す。よって本発明による内部信号観測回路は、外部デバ
イスへの通常動作通りのアクセスと内部信号観測を同時
に実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の評価・
検証に関し、特に、内部状態を外部から観測可能な信号
として出力させ、その信号を解析することにより、設計
どおりに動作しているか、不具合発生の原因は何か等を
特定する集積回路設計時の動作検証、不良解析に関する
ものである。
検証に関し、特に、内部状態を外部から観測可能な信号
として出力させ、その信号を解析することにより、設計
どおりに動作しているか、不具合発生の原因は何か等を
特定する集積回路設計時の動作検証、不良解析に関する
ものである。
【０００２】
【従来の技術】近年、デジタル放送受信機などに代表さ
れるような映像、音楽、モデム、ＩＣカードなどを扱う
セットにおいて、これらの機能をほとんど単体で包含す
るようなシステムＬＳＩの開発が盛んになっている。
れるような映像、音楽、モデム、ＩＣカードなどを扱う
セットにおいて、これらの機能をほとんど単体で包含す
るようなシステムＬＳＩの開発が盛んになっている。
【０００３】システムＬＳＩは文字どおりシステム全体
を制御するため、ＣＰＵ、ＭＰＥＧデコーダ、ＡＶデコ
ーダ、周辺デバイス制御回路、等が１つのチップに内蔵
されており、回路規模も莫大となっている。設計の大変
さもさる事ながら、いざチップとして出来上がってから
のチップの動作検証にも、内部構成が複雑であるが故期
間短縮のため効率的な工夫が要求されている。
を制御するため、ＣＰＵ、ＭＰＥＧデコーダ、ＡＶデコ
ーダ、周辺デバイス制御回路、等が１つのチップに内蔵
されており、回路規模も莫大となっている。設計の大変
さもさる事ながら、いざチップとして出来上がってから
のチップの動作検証にも、内部構成が複雑であるが故期
間短縮のため効率的な工夫が要求されている。
【０００４】そこで従来からチップ内部で使用されてい
る信号を通常は別の用途で使用している外部端子に出力
させ、その信号を解析するという方法が考案されてき
た。特に集積回路の検査の意味合いから、セットに組ん
だ場合は外部の周辺チップが接続される端子を内部信号
を出力させる兼用ピンとして使用し、外部端子設定等で
検査モードに設定して兼用ピンから集積回路内部の信号
を出力させるという方法を用いてきた。
る信号を通常は別の用途で使用している外部端子に出力
させ、その信号を解析するという方法が考案されてき
た。特に集積回路の検査の意味合いから、セットに組ん
だ場合は外部の周辺チップが接続される端子を内部信号
を出力させる兼用ピンとして使用し、外部端子設定等で
検査モードに設定して兼用ピンから集積回路内部の信号
を出力させるという方法を用いてきた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
内部信号の観測方法では、集積回路の周辺チップ、すな
わち外部デバイスを動作させずに集積回路内部の信号を
観測するだけしかできないため、セットとして動作させ
ている間に発生する不具合の解析等、実動作中の内部状
態の観測が不可能であるという問題点がある。
内部信号の観測方法では、集積回路の周辺チップ、すな
わち外部デバイスを動作させずに集積回路内部の信号を
観測するだけしかできないため、セットとして動作させ
ている間に発生する不具合の解析等、実動作中の内部状
態の観測が不可能であるという問題点がある。
【０００６】例えばデジタル放送受信機では、外部デバ
イスとしてフラッシュメモリ、ＤＲＡＭ、チューナー、
モデムチップ等があるが、放送を受信しては映像信号、
音声信号にデコードしているが頻繁にメモリアクセスが
発生しており、時々他のデバイスへのアクセスが生じ
る。
イスとしてフラッシュメモリ、ＤＲＡＭ、チューナー、
モデムチップ等があるが、放送を受信しては映像信号、
音声信号にデコードしているが頻繁にメモリアクセスが
発生しており、時々他のデバイスへのアクセスが生じ
る。
【０００７】このように実動作中、外部デバイスへのア
クセスが皆無であることはありえず動作解析を実動作中
に行えば、より実際の現象に近い情報を得ることができ
るはずである。
クセスが皆無であることはありえず動作解析を実動作中
に行えば、より実際の現象に近い情報を得ることができ
るはずである。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、第１の発明に係わる内部信号観測回路は、外部デバ
イスへのアクセスが生じていないことを判定する外部ア
クセス監視回路と、その場合のみ外部デバイス用の信号
と内部信号出力用の信号との兼用ピンから内部信号を選
択し出力するセレクタを有する。
に、第１の発明に係わる内部信号観測回路は、外部デバ
イスへのアクセスが生じていないことを判定する外部ア
クセス監視回路と、その場合のみ外部デバイス用の信号
と内部信号出力用の信号との兼用ピンから内部信号を選
択し出力するセレクタを有する。
【０００９】また、第２の発明に係わる内部信号観測回
路は、集積回路と外部デバイスとの間にラッチ回路を設
け、外部デバイスに対しアクセスするために必要な一定
期間、必要な信号を保持し続けるためのラッチ信号を出
力する外部アクセス監視回路を有する。
路は、集積回路と外部デバイスとの間にラッチ回路を設
け、外部デバイスに対しアクセスするために必要な一定
期間、必要な信号を保持し続けるためのラッチ信号を出
力する外部アクセス監視回路を有する。
【００１０】また、第３の発明に係わる内部信号観測回
路は、ラッチ回路以外に外部デバイスへ／からの信号の
出力を制御するために、出力制御機能付バッファを設
け、これら出力制御機能付バッファを制御する信号を出
力する外部アクセス監視回路を有する。
路は、ラッチ回路以外に外部デバイスへ／からの信号の
出力を制御するために、出力制御機能付バッファを設
け、これら出力制御機能付バッファを制御する信号を出
力する外部アクセス監視回路を有する。
【００１１】また、第４の発明に係わる内部信号観測回
路は、外部デバイスアクセスタイミング記憶部に設定さ
れた外部デバイスのアクセスタイミングに合わせ内部信
号を兼用ピンに出力するよう制御する外部アクセス監視
回路を有する。
路は、外部デバイスアクセスタイミング記憶部に設定さ
れた外部デバイスのアクセスタイミングに合わせ内部信
号を兼用ピンに出力するよう制御する外部アクセス監視
回路を有する。
【００１２】
【発明の実施の形態】（実施の形態１）図１は、本発明
の第１の実施形態に係る内部信号観測回路のブロック図
である。１は集積回路であり、セレクタ１１と外部アク
セス監視回路１２を有する。外部デバイス制御信号Ｓ１
３は外部アクセス監視回路および集積回路１外部にある
外部デバイス２に接続される。また、セレクタ１１には
外部デバイスアクセス信号線Ｓ１１と内部信号線Ｓ１
２、および外部アクセス監視回路１２からの信号Ｓ１４
が接続され、さらに外部デバイス２とは兼用ピン５を介
して兼用信号線Ｓ４で接続される。兼用信号線Ｓ４には
コネクタ３が接続されており、このコネクタ３には内部
信号観測装置が接続される。
の第１の実施形態に係る内部信号観測回路のブロック図
である。１は集積回路であり、セレクタ１１と外部アク
セス監視回路１２を有する。外部デバイス制御信号Ｓ１
３は外部アクセス監視回路および集積回路１外部にある
外部デバイス２に接続される。また、セレクタ１１には
外部デバイスアクセス信号線Ｓ１１と内部信号線Ｓ１
２、および外部アクセス監視回路１２からの信号Ｓ１４
が接続され、さらに外部デバイス２とは兼用ピン５を介
して兼用信号線Ｓ４で接続される。兼用信号線Ｓ４には
コネクタ３が接続されており、このコネクタ３には内部
信号観測装置が接続される。
【００１３】以上のように構成された第１の実施形態に
おける動作について図１を用いて説明する。外部デバイ
ス制御信号Ｓ１３は例えば外部デバイス２に対する選択
信号すなわちチップセレクト信号である。外部アクセス
監視回路１２はこの外部デバイス制御信号Ｓ１３を監視
し、外部デバイス２へのアクセスが生じているか否かを
判定し、その結果を信号Ｓ１４としてセレクタ１１に出
力する。セレクタ１１はこの信号Ｓ１４を受け取り、外
部デバイス２へのアクセスがある場合、外部デバイスア
クセス信号線Ｓ１１を、外部デバイス２へのアクセスが
ない場合は内部信号線Ｓ１２を、兼用ピン５を介して兼
用信号線Ｓ４上に出力する。ここで外部デバイスアクセ
ス信号線Ｓ１１上の信号は、例えば外部デバイス２に対
するアドレスやデータ信号のことである。また、内部信
号線Ｓ１２上の信号は観測したい内部状態を示す集積回
路の内部信号である。外部デバイス２は外部デバイス制
御信号Ｓ１３により、自身へのアクセスであることを判
別した場合兼用信号線上の信号を使用するが、そうでな
い場合は無視する。外部デバイス２へのアクセスでない
場合、兼用信号線Ｓ４上には内部信号が出力されている
ので、コネクタ３を通じて内部信号観測装置４に信号を
取り込み、解析を行う。
おける動作について図１を用いて説明する。外部デバイ
ス制御信号Ｓ１３は例えば外部デバイス２に対する選択
信号すなわちチップセレクト信号である。外部アクセス
監視回路１２はこの外部デバイス制御信号Ｓ１３を監視
し、外部デバイス２へのアクセスが生じているか否かを
判定し、その結果を信号Ｓ１４としてセレクタ１１に出
力する。セレクタ１１はこの信号Ｓ１４を受け取り、外
部デバイス２へのアクセスがある場合、外部デバイスア
クセス信号線Ｓ１１を、外部デバイス２へのアクセスが
ない場合は内部信号線Ｓ１２を、兼用ピン５を介して兼
用信号線Ｓ４上に出力する。ここで外部デバイスアクセ
ス信号線Ｓ１１上の信号は、例えば外部デバイス２に対
するアドレスやデータ信号のことである。また、内部信
号線Ｓ１２上の信号は観測したい内部状態を示す集積回
路の内部信号である。外部デバイス２は外部デバイス制
御信号Ｓ１３により、自身へのアクセスであることを判
別した場合兼用信号線上の信号を使用するが、そうでな
い場合は無視する。外部デバイス２へのアクセスでない
場合、兼用信号線Ｓ４上には内部信号が出力されている
ので、コネクタ３を通じて内部信号観測装置４に信号を
取り込み、解析を行う。
【００１４】以上のように本発明によれば、外部デバイ
スへのアクセス中は兼用信号線上に内部信号が出力され
ることがないため、外部デバイスへのアクセスが異常に
なることはなく、外部デバイスへのアクセスの合間に内
部信号を観測できるため、セットとしての通常動作をさ
せながら集積回路内部の観測が可能となる。
スへのアクセス中は兼用信号線上に内部信号が出力され
ることがないため、外部デバイスへのアクセスが異常に
なることはなく、外部デバイスへのアクセスの合間に内
部信号を観測できるため、セットとしての通常動作をさ
せながら集積回路内部の観測が可能となる。
【００１５】なお、図１では簡単のため１つの外部デバ
イスとして書いてあるが、もちろん複数の外部デバイス
が接続されていてもよい。その場合、外部デバイス制御
信号Ｓ１３も複数となる場合がある。また、特に明記し
ていないが、外部デバイスアクセス信号線Ｓ１１、内部
信号線Ｓ１２、兼用信号線Ｓ４、および外部デバイス制
御信号の本数は任意である。これら外部デバイスの数、
信号線の本数に関しては以下の実施の形態においても同
様である。
イスとして書いてあるが、もちろん複数の外部デバイス
が接続されていてもよい。その場合、外部デバイス制御
信号Ｓ１３も複数となる場合がある。また、特に明記し
ていないが、外部デバイスアクセス信号線Ｓ１１、内部
信号線Ｓ１２、兼用信号線Ｓ４、および外部デバイス制
御信号の本数は任意である。これら外部デバイスの数、
信号線の本数に関しては以下の実施の形態においても同
様である。
【００１６】（実施の形態２）図２は本発明の第２の実
施形態に係る内部信号観測回路のブロック図である。図
２においてラッチ回路６および外部アクセス監視回路１
２については実施の形態１におけるものと同一のもので
あるので、詳細な説明は割愛する。
施形態に係る内部信号観測回路のブロック図である。図
２においてラッチ回路６および外部アクセス監視回路１
２については実施の形態１におけるものと同一のもので
あるので、詳細な説明は割愛する。
【００１７】それでは図２および図３を用いて第２の実
施形態における動作を説明する。外部デバイス２に対す
るアクセスがない場合については実施の形態１で説明し
た通りであり、兼用信号線Ｓ４上には内部信号が出力さ
れる。しかし、外部アクセス監視回路１２は外部デバイ
ス制御信号Ｓ１３により外部デバイス２へのアクセスの
発生を検知した場合、集積回路外部のラッチ回路６に対
し、ラッチ信号Ｓ６を出力する。このラッチ信号Ｓ６は
図３のように兼用信号線Ｓ４上の信号がアクセス開始時
の(1)の間に立ち下がり、アクセス終了時の再び(1)とな
っている間に立ちあがる。ラッチ信号Ｓ６がＨｉｇｈの
期間はラッチ回路６は兼用信号線Ｓ４上の信号をスルー
で信号線Ｓ５上へ出力し、Ｌｏｗの期間はラッチ回路６
はラッチ信号Ｓ６が立ち下がる瞬間の兼用信号線Ｓ４上
の信号を保持し、それを信号線Ｓ５上に出力し続ける。
従って、信号線Ｓ５上の信号は外部デバイス２へのアク
セス中(1)に保持される。以上の動作により、ラッチ期
間中は兼用信号線Ｓ４上には(1)を出力し続ける必要は
なくなるため、外部アクセス監視回路からの信号Ｓ１４
に従ってセレクタ１１は内部信号(2)、(3)を兼用信号線
Ｓ４に出力することが可能となる。
施形態における動作を説明する。外部デバイス２に対す
るアクセスがない場合については実施の形態１で説明し
た通りであり、兼用信号線Ｓ４上には内部信号が出力さ
れる。しかし、外部アクセス監視回路１２は外部デバイ
ス制御信号Ｓ１３により外部デバイス２へのアクセスの
発生を検知した場合、集積回路外部のラッチ回路６に対
し、ラッチ信号Ｓ６を出力する。このラッチ信号Ｓ６は
図３のように兼用信号線Ｓ４上の信号がアクセス開始時
の(1)の間に立ち下がり、アクセス終了時の再び(1)とな
っている間に立ちあがる。ラッチ信号Ｓ６がＨｉｇｈの
期間はラッチ回路６は兼用信号線Ｓ４上の信号をスルー
で信号線Ｓ５上へ出力し、Ｌｏｗの期間はラッチ回路６
はラッチ信号Ｓ６が立ち下がる瞬間の兼用信号線Ｓ４上
の信号を保持し、それを信号線Ｓ５上に出力し続ける。
従って、信号線Ｓ５上の信号は外部デバイス２へのアク
セス中(1)に保持される。以上の動作により、ラッチ期
間中は兼用信号線Ｓ４上には(1)を出力し続ける必要は
なくなるため、外部アクセス監視回路からの信号Ｓ１４
に従ってセレクタ１１は内部信号(2)、(3)を兼用信号線
Ｓ４に出力することが可能となる。
【００１８】従って本発明によれば、外部デバイスへの
アクセス中であっても内部信号を観測することが可能と
なり、実施の形態１の発明よりさらに観測の機会を増や
すことができる。
アクセス中であっても内部信号を観測することが可能と
なり、実施の形態１の発明よりさらに観測の機会を増や
すことができる。
【００１９】なお、図３において内部信号を(2)と(3)の
ように示してあるが、内部信号が出力可能な期間に一種
類のみの信号でも、３種類以上の信号を次々に出力させ
てもよい。また、ラッチ信号の極性はラッチ回路に応じ
て逆でもよく、アクセス終了後信号Ｓ５上のデータが
(1)のままでよいのであれば、ラッチ回路をフリップフ
ロップで構成することも可能であり、その場合兼用信号
線上の信号について最初の(1)の期間と最後の(1)期間
に、Ｓ６をパルス状の信号として与えてもよい。
ように示してあるが、内部信号が出力可能な期間に一種
類のみの信号でも、３種類以上の信号を次々に出力させ
てもよい。また、ラッチ信号の極性はラッチ回路に応じ
て逆でもよく、アクセス終了後信号Ｓ５上のデータが
(1)のままでよいのであれば、ラッチ回路をフリップフ
ロップで構成することも可能であり、その場合兼用信号
線上の信号について最初の(1)の期間と最後の(1)期間
に、Ｓ６をパルス状の信号として与えてもよい。
【００２０】（実施の形態３）図４は本発明の第３の実
施形態に係る内部信号観測回路のブロック図である。図
４において兼用ピン５、外部デバイスアクセス信号線Ｓ
１１、セレクタ１１、外部アクセス監視回路１２、出力
制御機能付バッファＳ６１およびＳ６２以外は、実施の
形態２で説明したものと同じであるから詳細な説明は割
愛する。
施形態に係る内部信号観測回路のブロック図である。図
４において兼用ピン５、外部デバイスアクセス信号線Ｓ
１１、セレクタ１１、外部アクセス監視回路１２、出力
制御機能付バッファＳ６１およびＳ６２以外は、実施の
形態２で説明したものと同じであるから詳細な説明は割
愛する。
【００２１】それでは図４および図５を用いて第３の実
施形態の動作について説明する。兼用ピン５は本発明で
は双方向ピンであり、例えばデータ信号である。兼用信
号線Ｓ４上には集積回路１からの外部デバイス２への出
力信号あるいは外部デバイス２から集積回路１への入力
信号が乗る。そこでまず、外部デバイス２に対するデー
タライト時を説明する。
施形態の動作について説明する。兼用ピン５は本発明で
は双方向ピンであり、例えばデータ信号である。兼用信
号線Ｓ４上には集積回路１からの外部デバイス２への出
力信号あるいは外部デバイス２から集積回路１への入力
信号が乗る。そこでまず、外部デバイス２に対するデー
タライト時を説明する。
【００２２】外部デバイス制御信号Ｓ１３により外部ア
クセス監視回路１２は、外部デバイス２へのアクセスが
発生したことと同時に、外部デバイス２へのデータライ
トアクセスが要求されたことを知る。外部アクセス監視
回路１２は入力有効信号Ｓ６２をディセーブルすなわち
Ｈｉｇｈにし、出力有効信号Ｓ６１をイネーブルすなわ
ちＬｏｗにし、さらにラッチ信号Ｓ６を出力した後、信
号Ｓ１４によりセレクタ１１に内部信号を兼用信号線Ｓ
４上に出力するよう指示する。アクセスの終了時にはラ
ッチ信号Ｓ６出力をやめることにより、外部デバイス２
には図５の（Ａ）のようにアクセス期間中ライトデータ
が一定に供給される。
クセス監視回路１２は、外部デバイス２へのアクセスが
発生したことと同時に、外部デバイス２へのデータライ
トアクセスが要求されたことを知る。外部アクセス監視
回路１２は入力有効信号Ｓ６２をディセーブルすなわち
Ｈｉｇｈにし、出力有効信号Ｓ６１をイネーブルすなわ
ちＬｏｗにし、さらにラッチ信号Ｓ６を出力した後、信
号Ｓ１４によりセレクタ１１に内部信号を兼用信号線Ｓ
４上に出力するよう指示する。アクセスの終了時にはラ
ッチ信号Ｓ６出力をやめることにより、外部デバイス２
には図５の（Ａ）のようにアクセス期間中ライトデータ
が一定に供給される。
【００２３】次に外部デバイス２からのデータリード時
について説明する。外部アクセス監視回路１２は外部デ
バイス制御信号Ｓ１３により外部デバイス２に対してリ
ードアクセスが発生したことを知る。まず外部デバイス
監視回路１２は出力有効信号Ｓ６１をディセーブルすな
わちＨｉｇｈにし、入力有効信号Ｓ６２もディセーブル
すなわちＨｉｇｈにする。ラッチ信号Ｓ６はＨｉｇｈの
まま出力しない。その後セレクタ１１に対し、内部信号
を兼用信号線Ｓ４上に出力するよう信号Ｓ１４により指
示する。アクセス開始からある一定時間後には外部デバ
イス２から有効なデータが出力されることが分かってい
るため、集積回路１がリードデータを取り込むのに適切
な時間になる直前にはセレクタ１１に対し、内部信号の
出力を停止させかつ兼用信号線Ｓ４上のデータをセレク
タを介し外部デバイスアクセス信号線Ｓ１１上に出力さ
せるべく入力モードに切り替える指示をＳ１４により行
う。セレクタ１１のデータ入力準備が完了した後、外部
アクセス監視回路１２は入力有効信号Ｓ６２をイネーブ
ルすなわちＬｏｗにし、信号線Ｓ５上のデータを信号Ｓ
４上に出力させてセレクタを介し集積回路１内に取り込
む。
について説明する。外部アクセス監視回路１２は外部デ
バイス制御信号Ｓ１３により外部デバイス２に対してリ
ードアクセスが発生したことを知る。まず外部デバイス
監視回路１２は出力有効信号Ｓ６１をディセーブルすな
わちＨｉｇｈにし、入力有効信号Ｓ６２もディセーブル
すなわちＨｉｇｈにする。ラッチ信号Ｓ６はＨｉｇｈの
まま出力しない。その後セレクタ１１に対し、内部信号
を兼用信号線Ｓ４上に出力するよう信号Ｓ１４により指
示する。アクセス開始からある一定時間後には外部デバ
イス２から有効なデータが出力されることが分かってい
るため、集積回路１がリードデータを取り込むのに適切
な時間になる直前にはセレクタ１１に対し、内部信号の
出力を停止させかつ兼用信号線Ｓ４上のデータをセレク
タを介し外部デバイスアクセス信号線Ｓ１１上に出力さ
せるべく入力モードに切り替える指示をＳ１４により行
う。セレクタ１１のデータ入力準備が完了した後、外部
アクセス監視回路１２は入力有効信号Ｓ６２をイネーブ
ルすなわちＬｏｗにし、信号線Ｓ５上のデータを信号Ｓ
４上に出力させてセレクタを介し集積回路１内に取り込
む。
【００２４】以上のように本発明によれば兼用ピンとし
て使用できるピンを外部デバイスに対する出力ピンに限
定することなく、双方向ピンでも可能になるため、内部
信号を観測するために必要な兼用ピンの制限を緩和する
ことができる。
て使用できるピンを外部デバイスに対する出力ピンに限
定することなく、双方向ピンでも可能になるため、内部
信号を観測するために必要な兼用ピンの制限を緩和する
ことができる。
【００２５】なお、上記動作の説明でデータリード時に
リードしたデータをセレクタを介して集積回路内部に取
り込むように記述したが、もちろんセレクタとは別の回
路を介して読み込んでもよい。また、出力制御機能付バ
ッファに応じて出力有効信号Ｓ６１および入力有効信号
Ｓ６２の極性は逆であってもよい。
リードしたデータをセレクタを介して集積回路内部に取
り込むように記述したが、もちろんセレクタとは別の回
路を介して読み込んでもよい。また、出力制御機能付バ
ッファに応じて出力有効信号Ｓ６１および入力有効信号
Ｓ６２の極性は逆であってもよい。
【００２６】（実施の形態４）図６は本発明の第４の実
施形態に係る内部信号観測回路のブロック図である。図
６において外部アクセスタイミング記憶部１３および外
部アクセス監視回路１２以外は実施の形態１と同じ物で
あるから詳細な説明は割愛する。
施形態に係る内部信号観測回路のブロック図である。図
６において外部アクセスタイミング記憶部１３および外
部アクセス監視回路１２以外は実施の形態１と同じ物で
あるから詳細な説明は割愛する。
【００２７】それでは図６および図７を用いて第４の実
施形態における動作を説明する。まず外部アクセスタイ
ミング記憶部１３に外部デバイス２に関して外部デバイ
スアクセス信号を出力したりあるいは外部デバイス２が
出力する信号を受け取るのに適切なタイミング情報を設
定する。外部デバイスアクセス信号がデータ信号であり
兼用信号線Ｓ４は外部デバイス２のデータ信号用端子に
接続されている場合を例にとって説明すると、図７
（Ａ）の外部デバイスへのデータライト時において、兼
用信号線Ｓ４上に外部デバイス２に書き込むためのデー
タが集積回路１から出力されるが、そのデータが兼用信
号線Ｓ４上に存在していなければならない期間は外部デ
バイス２にとってＸＷＥ信号の立ち上がり点Ｐに対して
セットアップ時間Ｔｓ、ホールド時間Ｔｈであったとす
る。この場合点ＰよりＴｓ以前の期間は外部デバイス２
にとってデータが不要な期間であり、その不要な期間に
兼用信号線Ｓ４に内部信号を出力してもよい。次に図７
（Ｂ）のリード時であるが、この場合は外部デバイスが
点Ｒよりデータを兼用信号線Ｓ４上に出力してくるため
点Ｒ以降集積回路１がデータを取り込んだ後ＸＲＥを立
ち上げてやればよいが、集積回路１からの内部信号の出
力と外部デバイス２からのリードデータ出力とが衝突し
ないよう、点Ｒより以前の点Ｑで内部信号の出力は停止
しておかなければならない。これらのタイミング上の制
約をアクセスタイミング記憶部１３に設定しておけば、
外部アクセス監視回路１２は内部信号を出力する期間な
らびに兼用ピン５の入出力方向を判定し、信号Ｓ１４に
よりセレクタ１１を制御する。
施形態における動作を説明する。まず外部アクセスタイ
ミング記憶部１３に外部デバイス２に関して外部デバイ
スアクセス信号を出力したりあるいは外部デバイス２が
出力する信号を受け取るのに適切なタイミング情報を設
定する。外部デバイスアクセス信号がデータ信号であり
兼用信号線Ｓ４は外部デバイス２のデータ信号用端子に
接続されている場合を例にとって説明すると、図７
（Ａ）の外部デバイスへのデータライト時において、兼
用信号線Ｓ４上に外部デバイス２に書き込むためのデー
タが集積回路１から出力されるが、そのデータが兼用信
号線Ｓ４上に存在していなければならない期間は外部デ
バイス２にとってＸＷＥ信号の立ち上がり点Ｐに対して
セットアップ時間Ｔｓ、ホールド時間Ｔｈであったとす
る。この場合点ＰよりＴｓ以前の期間は外部デバイス２
にとってデータが不要な期間であり、その不要な期間に
兼用信号線Ｓ４に内部信号を出力してもよい。次に図７
（Ｂ）のリード時であるが、この場合は外部デバイスが
点Ｒよりデータを兼用信号線Ｓ４上に出力してくるため
点Ｒ以降集積回路１がデータを取り込んだ後ＸＲＥを立
ち上げてやればよいが、集積回路１からの内部信号の出
力と外部デバイス２からのリードデータ出力とが衝突し
ないよう、点Ｒより以前の点Ｑで内部信号の出力は停止
しておかなければならない。これらのタイミング上の制
約をアクセスタイミング記憶部１３に設定しておけば、
外部アクセス監視回路１２は内部信号を出力する期間な
らびに兼用ピン５の入出力方向を判定し、信号Ｓ１４に
よりセレクタ１１を制御する。
【００２８】以上の構成により、集積回路１外部に特別
な外部回路を設けることなく外部デバイス２に対して正
常にアクセスしながら、兼用信号線Ｓ４上の信号におけ
る外部デバイス２にとって不要な期間を内部信号の出力
に使用することができるためセットとして通常の動作を
させながら内部信号観測が可能となる。
な外部回路を設けることなく外部デバイス２に対して正
常にアクセスしながら、兼用信号線Ｓ４上の信号におけ
る外部デバイス２にとって不要な期間を内部信号の出力
に使用することができるためセットとして通常の動作を
させながら内部信号観測が可能となる。
【００２９】なお、上記説明では例として外部デバイス
のデータ端子を使用する場合について説明したがもちろ
ん信号が必要な期間が限定される他の端子であってもよ
い。
のデータ端子を使用する場合について説明したがもちろ
ん信号が必要な期間が限定される他の端子であってもよ
い。
【００３０】また外部デバイスが複数存在する場合は、
それぞれの外部デバイスに対応したアクセスタイミング
情報を外部アクセスタイミング記憶部に設定すればよ
い。
それぞれの外部デバイスに対応したアクセスタイミング
情報を外部アクセスタイミング記憶部に設定すればよ
い。
【００３１】
【発明の効果】以上のように、第１の発明によれば、外
部デバイスになんら影響を与えることなく内部信号観測
が可能となる。
部デバイスになんら影響を与えることなく内部信号観測
が可能となる。
【００３２】また、第２の発明によれば、外部デバイス
アクセス中でもアクセス中の一部の期間に限って内部信
号を観測可能となる。
アクセス中でもアクセス中の一部の期間に限って内部信
号を観測可能となる。
【００３３】また、第３の発明によれば、外部デバイス
に対し出力となる信号のみならず、双方向の信号となる
ものであっても内部信号出力ピンとの兼用ピンにするこ
とができる。
に対し出力となる信号のみならず、双方向の信号となる
ものであっても内部信号出力ピンとの兼用ピンにするこ
とができる。
【００３４】また、第４の発明よれば、集積回路外部に
特別な回路を設けずとも、内部信号の観測が可能とな
る。
特別な回路を設けずとも、内部信号の観測が可能とな
る。
【００３５】以上、本発明による内部信号観測回路は、
外部デバイスへの通常動作通りのアクセスと、内部信号
の観測を同時に実現することができる。
外部デバイスへの通常動作通りのアクセスと、内部信号
の観測を同時に実現することができる。
【図１】本発明の実施の形態１に係る内部信号観測回路
のブロック図
のブロック図
【図２】本発明の実施の形態２に係る内部信号観測回路
のブロック図
のブロック図
【図３】本発明の実施の形態２に係る外部デバイスアク
セス中の信号状態を示すタイミング図
セス中の信号状態を示すタイミング図
【図４】本発明の実施の形態３に係る内部信号観測回路
のブロック図
のブロック図
【図５】本発明の実施の形態３に係る外部デバイスアク
セス中の信号状態を示すタイミング図
セス中の信号状態を示すタイミング図
【図６】本発明の実施の形態４に係る内部信号観測回路
のブロック図
のブロック図
【図７】本発明の実施の形態４に係る外部デバイスアク
セス中の信号状態を示すタイミング図
セス中の信号状態を示すタイミング図
１ 集積回路 ２ 外部デバイス ３ コネクタ ４ 内部信号観測装置 ５ 兼用ピン ６ ラッチ回路 １１ セレクタ １２ 外部アクセス監視回路 Ｓ１１ 外部デバイスアクセス信号線 Ｓ１２ 内部信号線 Ｓ１３ 外部デバイス制御信号 Ｓ４ 兼用信号線 Ｓ６ ラッチ信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤川 悟 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2G032 AA01 AA09 AB19 AH04 AK11 AK14 AK15
Claims (5)
- 【請求項１】外部デバイスへの制御信号を監視し、外部
デバイスへのアクセス発生の有無を示す信号を出力する
外部アクセス監視回路と、前記信号により外部デバイス
へのアクセス信号と観測したい内部信号とを切り替え、
兼用ピンから選択された信号を出力するセレクタとを有
する集積回路と、前記兼用ピンには外部デバイスと、内
部信号を観測する内部信号観測装置を接続するためのコ
ネクタが接続されることを特徴とする内部信号観測回
路。 - 【請求項２】外部アクセス監視回路がラッチ信号を出力
し、ラッチ回路が前記ラッチ信号により一定期間外部デ
バイスへ与えるべき信号を保持することを特徴とする請
求項１記載の内部信号観測回路。 - 【請求項３】請求項２のラッチ回路の出力ピンに接続さ
れ、外部デバイスに対する信号の出力を制御する出力制
御機能付出力バッファと、外部デバイスから集積回路に
対する信号を制御する出力制御機能付出力バッファとを
有し、外部アクセス監視回路が前記出力機能付出力バッ
ファの出力を制御する信号を出力することを特徴とする
請求項１記載の内部信号観測回路。 - 【請求項４】外部デバイスのアクセスタイミングを設定
する外部デバイスアクセスタイミング記憶部からの情報
により、外部デバイスにとって信号が無効な期間を判別
し、前記期間のみ内部信号を兼用信号線上に出力する期
間を指示する信号をセレクタに出力する外部アクセス監
視回路を有することを特徴とする請求項１記載の内部信
号観測回路。 - 【請求項５】内部信号が集積回路外部で観測可能な任意
の周波数に同期してシリアルで出力されることを特徴と
する内部信号観測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32783498A JP3975587B2 (ja) | 1998-11-18 | 1998-11-18 | 内部信号観測回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32783498A JP3975587B2 (ja) | 1998-11-18 | 1998-11-18 | 内部信号観測回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000147068A true JP2000147068A (ja) | 2000-05-26 |
| JP3975587B2 JP3975587B2 (ja) | 2007-09-12 |
Family
ID=18203512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32783498A Expired - Fee Related JP3975587B2 (ja) | 1998-11-18 | 1998-11-18 | 内部信号観測回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975587B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833723B2 (en) | 2001-02-13 | 2004-12-21 | Renesas Technology Corp. | Semiconductor device with phase comparator comparing phases between internal signal and external signal |
-
1998
- 1998-11-18 JP JP32783498A patent/JP3975587B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833723B2 (en) | 2001-02-13 | 2004-12-21 | Renesas Technology Corp. | Semiconductor device with phase comparator comparing phases between internal signal and external signal |
| US7023198B2 (en) | 2001-02-13 | 2006-04-04 | Renesas Technology Corp. | Semiconductor device and method of inspecting the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3975587B2 (ja) | 2007-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055653A (en) | Method and apparatus for testing gang memory modules | |
| US7596730B2 (en) | Test method, test system and assist board | |
| KR970006644B1 (ko) | 버스의 데이터전송처리능력(Data throughput)을 향상시키는 버스제어장치 | |
| US12092685B2 (en) | Chip and chip test system | |
| US8015448B2 (en) | System and method for conducting BIST operations | |
| US20050138506A1 (en) | Apparatus for testing a memory module | |
| US7257752B2 (en) | Circuit and method for performing built-in self test and computer readable recording medium for storing program thereof | |
| US6708295B2 (en) | Circuit and method, for storing data prior to and after determining failure | |
| JP2000147068A (ja) | 内部信号観測回路 | |
| EP1102169B1 (en) | System integrated circuit with monitoring means of internal buses | |
| US7227810B2 (en) | Semiconductor device and testing method for semiconductor device | |
| JP2000346905A (ja) | 半導体装置およびそのテスト方法 | |
| EP0793181B1 (en) | Data transmission system between master and slave and slave using the same | |
| US20080215938A1 (en) | Memory device and related testing method | |
| US5537355A (en) | Scheme to test/repair multiple large RAM blocks | |
| US6738853B1 (en) | Integrated circuit with built-in processor and internal bus observing method | |
| JP2000163994A (ja) | 半導体記憶装置 | |
| JP3119474B2 (ja) | Ｌｓｉテスト方法 | |
| JPH1164450A (ja) | 半導体試験装置 | |
| JP4795147B2 (ja) | 伝送装置 | |
| JP2009110284A (ja) | 信号処理装置、カード型デバイス及び障害再現方法 | |
| KR100282450B1 (ko) | 자동 테스트 기능을 갖는 멀티포트 메모리장치 및 그에 따른 테스트 방법 | |
| JP3303673B2 (ja) | 論理回路の試験装置及び論理回路の試験方法 | |
| KR100270967B1 (ko) | 데이터 및 어드레스 신호점검 시스템 | |
| KR20000046707A (ko) | 메모리 결함 에뮬레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |