KR100270967B1 - 데이터 및 어드레스 신호점검 시스템 - Google Patents

데이터 및 어드레스 신호점검 시스템 Download PDF

Info

Publication number
KR100270967B1
KR100270967B1 KR1019980042544A KR19980042544A KR100270967B1 KR 100270967 B1 KR100270967 B1 KR 100270967B1 KR 1019980042544 A KR1019980042544 A KR 1019980042544A KR 19980042544 A KR19980042544 A KR 19980042544A KR 100270967 B1 KR100270967 B1 KR 100270967B1
Authority
KR
South Korea
Prior art keywords
bus
latch
control bus
data
signal
Prior art date
Application number
KR1019980042544A
Other languages
English (en)
Other versions
KR20000025449A (ko
Inventor
박신규
박상곤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980042544A priority Critical patent/KR100270967B1/ko
Publication of KR20000025449A publication Critical patent/KR20000025449A/ko
Application granted granted Critical
Publication of KR100270967B1 publication Critical patent/KR100270967B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating

Abstract

본 발명은 데이터 및 어드레스 신호점검 시스템에 관한 것으로서, CPU(21) 및 이에 접속되는 어드레스 버스(25), 데이터 버스(26), 컨트롤 버스(27)를 이용한 마이컴 제어로 인쇄회로 기판의 검사 등 소정의 알고리즘을 수행하는 장치에 있어서: 상기 어드레스 버스(25)·데이터 버스(26)·컨트롤 버스(27)와 각각 연결되고, 상기 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 소정의 정보를 저장하는 래치(22); 상기 래치(22) 및 컨트롤 버스(27)와 연결되고, 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 래치(22)의 정보를 상기 데이터 버스(26)로 피드백하는 제 1 게이트(23); 그리고 상기 래치(22) 및 컨트롤 버스(27)와 연결되고, 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 래치(22)의 정보를 외부 시스템(30)에 전달하는 제 2 게이트(24)를 포함하여 이루어지는 것을 특징으로 한다.
이에 따라 인쇄회로 기판의 검사장비에서 각 검사보드가 정상적인 동작을 수행하는지 외부에서 실시간으로 감시할 수 있도록 하는 효과가 있다.

Description

데이터 및 어드레스 신호점검 시스템
본 발명은 데이터 및 어드레스 신호점검 시스템에 관한 것으로서, 보다 상세하게는 인쇄회로 기판의 검사장비에서 각 검사보드가 정상적인 동작을 수행하는지 외부에서 실시간으로 감시할 수 있도록 하는 데이터 및 어드레스 신호점검 시스템에 관한 것이다.
일반적으로 인쇄회로 기판을 검사하기 위해 마이컴 제어되는 디지털 보드 테스터(digital board tester)가 사용된다. 이러한 디지털 보드 테스터는 각 보드가 정상동작을 하는지 데이터 및 어드레스 신호를 점검하는 장치를 지닌다.
도 1은 종래의 데이터 및 어드레스 신호점검 시스템에 대한 요부를 나타내는 블록도가 도시된다.
디지털 보드 테스터라고 하는 시스템(10)은 마이컴 제어의 수행을 위하여 CPU(11), 메모리, I/O 등을 기본적인 구성요소로 지니고, 각 구성요소는 어드레스 버스(15), 데이터 버스(16), 컨트롤 버스(17)로 상호 연결된다.
래치(12)는 데이터를 저장하는 기억 소자로서 데이터 버스(16)의 중간에 연결된다. CPU(11)가 컨트롤 버스(17)를 통해 보내오는 신호에 의해 데이터 버스(16)의 신호가 래치(12)에 저장되므로 필요한 때 래치(12)를 독출하면 원하는 데이터가 정확하게 전달되었는지 확인할 수 있다.
그런데 데이터와 어드레스 신호를 자기진단하는 과정에서 시스템(10)의 폭주가 발생하여 처리능력 상의 한계에 도달하는 경우 자기진단 과정이 정상적으로 진행하는지 확인할 수 없는 단점이 있다.
이에 따라 본 발명은 인쇄회로 기판의 검사장비에서 각 검사보드가 정상적인 동작을 수행하는지 외부에서 실시간으로 감시할 수 있도록 하는 데이터 및 어드레스 신호점검 시스템을 제공하는 것을 그 목적으로 한다.
도 1은 종래의 데이터 및 어드레스 신호점검 시스템에 대한 요부를 나타내는 블록도,
도 2는 본 발명에 따른 데이터 및 어드레스 신호점검 시스템에 대한 요부를 나타내는 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 20: 시스템 11, 21: CPU
12, 22: 래치 15, 25: 어드레스 버스
16, 26: 데이터 버스 17, 27: 컨트롤 버스
23: 제 1 게이트 24: 제 2 게이트
30: 외부 시스템
이러한 목적을 달성하기 위해 본 발명에 따른 데이터 및 어드레스 신호점검 시스템은, CPU(21) 및 이에 접속되는 어드레스 버스(25), 데이터 버스(26), 컨트롤 버스(27)를 이용한 마이컴 제어로 인쇄회로 기판의 검사 등 소정의 알고리즘을 수행하는 장치에 있어서: 상기 어드레스 버스(25)·데이터 버스(26)·컨트롤 버스(27)와 각각 연결되고, 상기 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 소정의 정보를 저장하는 래치(22); 상기 래치(22) 및 컨트롤 버스(27)와 연결되고, 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 래치(22)의 정보를 상기 데이터 버스(26)로 피드백하는 제 1 게이트(23); 그리고 상기 래치(22) 및 컨트롤 버스(27)와 연결되고, 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 래치(22)의 정보를 외부 시스템(30)에 전달하는 제 2 게이트(24)를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도 2를 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2는 본 발명에 따른 데이터 및 어드레스 신호점검 시스템에 대한 요부를 나타내는 블록도가 도시된다.
본 발명은 CPU(21) 및 이에 접속되는 어드레스 버스(25), 데이터 버스(26), 컨트롤 버스(27)를 이용한 마이컴 제어로 인쇄회로 기판의 검사 등 소정의 알고리즘을 수행하는 장치에 관련된다.
본 발명에 따르면 상기 어드레스 버스(25)·데이터 버스(26)·컨트롤 버스(27)와 각각 연결되는 래치(22)를 사용하는데, 래치(22)는 상기 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 소정의 정보를 저장한다.
CPU(21), 메모리 등 주요 소자의 핀수를 줄이기 위해 어드레스 버스(25)의 하위 비트와 데이터 버스(26)를 공유하는 시스템(20)에 있어서는 어드레스와 데이터를 분리하도록 복수의 래치(22)를 사용한다.
또, 본 발명에 따르면 상기 래치(22) 및 컨트롤 버스(27)와 연결되는 제 1 게이트(23)를 사용하는데, 제 1 게이트(23)는 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 래치(22)의 정보를 상기 데이터 버스(26)로 피드백한다.
CPU(21)에서 발생하는 소정의 제어신호가 컨트롤 버스(27)를 통하여 제 1 게이트(23)의 인에이블 단자에 입력되도록 한다. 제 1 게이트(23)가 인에이블되면 래치(22)에 기억된 데이터 및 어드레스 신호가 데이터 버스(26)로 보내지고 데이터 및 어드레스 신호를 점검할 수 있다.
또, 본 발명에 따르면 상기 래치(22) 및 컨트롤 버스(27)와 연결되는 제 2 게이트(24)를 사용하는데, 제 2 게이트(24)는 컨트롤 버스(27)를 통한 신호에 의해 액티브되어 래치(22)의 정보를 외부 시스템(30)에 전달한다.
CPU(21)에서 발생하는 소정의 제어신호가 컨트롤 버스(27)를 통하여 제 2 게이트(24)의 인에이블 단자에 입력되도록 한다. 제 2 게이트(24)가 인에이블되면 래치(22)에 기억된 데이터 및 어드레스 신호가 외부 시스템(30)으로 보내지고 외부 시스템(30)의 모니터 등 출력수단을 통하여 데이터 및 어드레스 신호를 점검할 수 있다.
이때 상기 래치(22)는 컨트롤 버스(27)를 통한 클럭신호로 액티브된다. 래치(22)는 CPU(21)와 동기되면서 기억된 데이터 및 어드레스 신호를 변경한다. CPU(21)는 컨트롤 버스(27)를 통하여 제 2 게이트(24)에 인에이블 신호를 보내는 동안 제 1 게이트(23)에 인에이블 신호를 보내지 않도록 하면 시스템(20)에서 사용되는 데이터 및 어드레스 신호를 실시간으로 감시할 수 있게 된다.
이상의 구성 및 작용을 지니는 본 발명의 데이터 및 어드레스 신호점검 시스템은 인쇄회로 기판의 검사장비에서 각 검사보드가 정상적인 동작을 수행하는지 외부에서 실시간으로 감시할 수 있도록 하는 효과가 있다.

Claims (2)

  1. CPU 및 이에 접속되는 어드레스 버스, 데이터 버스, 컨트롤 버스를 이용한 마이컴 제어로 인쇄회로 기판의 검사 등 소정의 알고리즘을 수행하는 장치에 있어서:
    상기 어드레스 버스·데이터 버스·컨트롤 버스와 각각 연결되고, 상기 컨트롤 버스를 통한 신호에 의해 액티브되어 소정의 정보를 저장하는 래치;
    상기 래치 및 컨트롤 버스와 연결되고, 컨트롤 버스를 통한 신호에 의해 액티브되어 래치의 정보를 상기 데이터 버스로 피드백하는 제 1 게이트; 그리고
    상기 래치 및 컨트롤 버스와 연결되고, 컨트롤 버스를 통한 신호에 의해 액티브되어 래치의 정보를 외부 시스템에 전달하는 제 2 게이트를 포함하여 이루어지는 것을 특징으로 하는 데이터 및 어드레스 신호점검 시스템.
  2. 제 1 항에 있어서, 상기 래치는 컨트롤 버스를 통한 클럭신호로 액티브되는 것을 특징으로 하는 데이터 및 어드레스 신호점검 시스템.
KR1019980042544A 1998-10-12 1998-10-12 데이터 및 어드레스 신호점검 시스템 KR100270967B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980042544A KR100270967B1 (ko) 1998-10-12 1998-10-12 데이터 및 어드레스 신호점검 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980042544A KR100270967B1 (ko) 1998-10-12 1998-10-12 데이터 및 어드레스 신호점검 시스템

Publications (2)

Publication Number Publication Date
KR20000025449A KR20000025449A (ko) 2000-05-06
KR100270967B1 true KR100270967B1 (ko) 2000-12-01

Family

ID=19553698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980042544A KR100270967B1 (ko) 1998-10-12 1998-10-12 데이터 및 어드레스 신호점검 시스템

Country Status (1)

Country Link
KR (1) KR100270967B1 (ko)

Also Published As

Publication number Publication date
KR20000025449A (ko) 2000-05-06

Similar Documents

Publication Publication Date Title
US6256760B1 (en) Automatic test equipment scan test enhancement
KR20030022780A (ko) 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법
KR19980032495A (ko) 반도체장치와 반도체장치의 검사방법 및 반도체장치의 검사장치
US4335425A (en) Data processing apparatus having diagnosis function
US6591384B1 (en) Comparable circuits for parallel testing DRAM device
KR100270967B1 (ko) 데이터 및 어드레스 신호점검 시스템
US6092227A (en) Test circuit
US6445205B1 (en) Method of testing integrated circuits
US6920582B2 (en) Method and apparatus for testing circuit modules
US6836440B2 (en) Method of checking electrical connections between a memory module and a semiconductor memory chip
KR100401542B1 (ko) 피씨비(pcb) 테스트 장치
US6421810B1 (en) Scalable parallel test bus and testing method
JPH1164450A (ja) 半導体試験装置
KR101087869B1 (ko) 보호계전기의 오동작 방지를 위한 자기진단 방법
KR0129918Y1 (ko) 셀프 테스트 기능을 갖는 메모리장치
JP3586609B2 (ja) 複数のスロットを持つボードの検査方式
US6553519B1 (en) Method for detecting signal transfer errors in near real time in a digital system
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
JP3303673B2 (ja) 論理回路の試験装置及び論理回路の試験方法
JPH0534416A (ja) 半導体論理集積回路
JPH01209555A (ja) バスチェック装置
KR20020017278A (ko) 반도체 메모리의 셀프 테스트 회로
JP2000040390A (ja) バーンイン装置
JPS61286770A (ja) 故障診断装置
JPH08320806A (ja) ディジタルｉｃの障害自動検出システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080708

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee