TW295629B

TW295629B - Semiconductor memory device

Info

Publication number: TW295629B
Application number: TW084109446A
Authority: TW
Inventors: Tomiten Suzuki
Original assignee: Mitsubishi Electric Corp
Priority date: 1995-08-15
Filing date: 1995-09-11
Publication date: 1997-01-11
Also published as: DE19632830A1; JPH0955098A; KR100225816B1; DE19632830C2; KR970012789A; US5875137A

Description

經濟部中央標準局負工消費合作社印製 Λ7 B7 五、發明説明（l ) [屬於發明之技術領域] 本發明係關於半導體記憶裝置，特別是，關於為了提高半導體記憶裝置之測試的信賴性之構成。更特定而言，本發明係關於，在測試操作時將測試模式操作中之狀態由外部可以Μ電氣性的檢測之半導體記憶裝置之構成。 [先前技術〕随著半導體記憶裝置之記憶容虽的增大和電路的複雜化，在其即將出哆前之階段，產生於製造製程中具有潛在性的不良要因之晶片，但Μ —定之頻率存在係帑q遊免。換言之，々+導體記憶裝置之構成要砷的MOS晶體管之閘絕緣膜不良，配線間之層間絕緣膜不良•配線不良及在製造製程時混入的粒子為起因的不良係具有潛在性之形時，將此直接做為製品出貨後成為所謂「初轴故障横式」之故障發生的原因。 .因此，使半導體記憶裝置在高溫高壓之條件下操作*使上述初期不良顯示化，Μ便排除出貨前之不良品，藉由所謂「老化（b u r η ί η )」測試迨行篩選係一舨性的做法。另外，該「老化J測試時間，雖為單純的寫入，入循環，但Μ 存儲器容量為比例則變成很長，測試時間的增長致使晶片成本的上昇。所Μ，在測試板上配置多數之半導體記憶裝置，而將多數之半導體記憶裝置以並聯做為構成測試* Μ便達成抑制上述測試時間之增長。但是，半1導體記憶裝置，係荇由所謂TTUTransistor- 本紙張尺度適用中國國家標率（CNS ) Λ4規格（21〇X297公嫠〉 4 ------；---~裝------訂-----W線 (請先閱讀背面之注意事項再填寫本頁) A7 B7五、發明説明（2 ) Transistor Logic)之互換性的要求，一般Μ摞準電源電壓 5 V來操作。可是，随著今炒细晶體管之附壓降他要確保信賴經濟部中央標準局員工消费合作社印製於低了，操化之缌則為以時為置，電所會定降為止路老置。，做可試做裝時部成亦固，停電 Γ 裝路式置亦測置憶作内 *1|果壓使置作部在憶電模裝，聯裝記操的法结電如裝操内面記式試憶試並憶體使生無試源譬憶之之方體換測記測行記導臞產係測電，。記路置商導試化體 J 進體半電在，化部懕路體電裝廠半測老導化置導使源路下老外電電導壓憶，將殊的。半老裝半等電電態而將源壓半降記但了特定號將 Γ 憶各作部壓狀，係電降的部體，為入指信，於記將操外降的的 , 將部路内導用號裝出的號定體須誤昇部此目言，内電述半使信行測作信限導必錯上内如的而部載壓上使不制盛檢操制不半號於則由在試般内搭降使壓僑控而號之控並。之信由，賴。測一置來部係電面之式信路之，行数制，式係作化 , 裝3V内，源方部模制電部態進多控是模置操老此憶3.載試電者外試控颳外狀時將部可試裝行之因記壓搭測部用由測之降由式試，外。測憶進驗。體電述 J 外使搭為部部藉模測試由式化記為試。難導源上化用，，做外内，試 # 測藉模老體成速，性困半電如老使此時式由止述測種化述試為専也加賴為在部於 r 須因試模賴停上的他老上測成半壓行信或，内對行必。測作，生如定其在如化能當電進及信5V為進而作 J 操之產預在，老不該源謂損 ------^—丄-裝------訂------f.v (請先閱讀背面之注意事項再填寫本頁) 本紙托尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） 5 經濟部中央標準局貝x消費合作社印製 A7 B7 五、發明説明（3 ) 因此，譬如，先前偽Μ具備降壓電路的半導體記憶裝置之老化測試，來測定涵_常操作時和老化模式時之個傾半導體記憶裝置之消費電流之差，而進行判定是否設定於老化横式。 [發明所欲解決之問題] 先前之半導體記憶裝置，係如上述，在「老化j測試等 i：特殊模式操作中，各半導體記憶裝置也未存在為了容易判定是否設定於特殊測試模式的方法。因此，對於每個之半導體記憶裝置，藉由消費電流之差進行判定•則會引起測試時間之增大。而且，老化測試模式是否設定之判定，係在老化測試中亦必須要有適宜的監控器，將此藉由如上述之方法，則更加引起測試時間之增大，進而關係到晶Η成本之上昇的間題。所Μ，本發明之目的，係提供一種半導體記憶裝置，將設定於老化測試等之特殊測試模式可Μ由外部容易加於判定0 本發明之其他目的，係提供一種半導體記憶裝置，將設定的特殊測試模式，不會使通常之半導體記憶裝置之讀出速度惡化而可Μ由外部加於確認。 [解决問題之手段] I 如申請專利範圃第1項所記載的半導體記憶裝置，係具備有：存儲單元陣列（Memory cell array)·係具有行列狀所配置的多數之存儲單元；存儲單元選擇裝置*在按照外部地址信號和對應的存儲單元之間用Μ進行記憶數據i 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨OX 297公缝) =~6~~ (請先閲讀背面之注意事項再填寫本頁)

經濟部中央揉準扃員工消费合作社印製 A7 B7 五、發明説明（4 ) 讚出操作；横式檢測裝置，用Μ回答操作横式指定信號，藉由操作模式指定信號檢測預先規定的指定特定之操作模式，使横式檢測信號活動；操作確認神》裝置，用Μ回答多數之外部控制信號的預定組合，來檢測所要求的操作棋式之確認，而使操作槙式確認信號活動；及输出鍰衝裝置，藉由存你單元選擇裝置接受讀出的記憶數據和模式檢測信號，按照輸出控制信號及操作模式確認信號，用Μ輸出其中之一。如申請專利範圃第2項所記載的半導體記憶裝置，係加上如申請專利範圍第1項所記載的半導體記t|、裝置之構成，進而，具備按照輸出的信號Μ便控制電位電平的輸出節點，而輸出緩衡裝置，係將輸出控制信號及操作模式確認信號皆Μ不活性之情形輪出節點做為高阻抗（High Impedance) 狀態，而輸出控制信號為活性，操作模式確認信號為不活性時*則將輸出節點做為接受記憶數據的電位，而輸出控制信號為不活性，操作模式確認信號為活性時，則將輸出節點做為接受横式檢測信派的電位。如申請專利範圍第3項所記載的半導體記憶裝置，係如申請專利範圍第2項所記載的半導體記憶裝置之構成中，輸出鍰衡裝置，係包含第1之輸出控制裝置，用K接受記憶數據按照输出控制信號，Μ便输出第1之内部輸出信號對，而第 1之輸出控制裝置，更包含第2之輸出控制裝置，用Μ做為第1之内部輸出信號對，係輸出控制信號為活性時以便輸出相互對應於記憶數據的相補信號，輸出控制信號為不活性本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X2S»7公嫠) ^~7~- ------^---^ -¾衣------ΐτ------^ i (請先閱讀背面之注意事項再填寫本頁) A7 B7五、發明説明（5 ) 時亦輸出不活性的信號*而接受模式檢測信號，按照操作模式確認信號，Μ便輸出第2之内部輸出信號對，而第2之有含包係置裝制控出輸

置裝擇選號信動 I 號信出輸部内之於應對互相將式互模的作號操信當测 -檢 ti式模同號信出輸部内號 -J 之信 2 認第確及 , 對對號號信信動經濟部中央標準局員工消費合作社印製第便式為Μ模做’作 Μ時操用性當，活， (請先閱讀背面之注意事項再填湾本頁) 為出出號輸信號認信確補 1 驅電，第I»補閘間時性活受接而活不 / 將輸時號性信活性泪二當不時將不Μ便δ號接利為]gM;s信之專的互由的藉應係對 ’ 互對相管出體輸晶時0S 性Μ 之活 1 為第一的之型中電其導將11 第及源電之 2 第及 1X 第。於點連節接出聯輸串於以連 ’ 接制係控點對連號信動互驅相的且位並請範置申利裝如專衝請鍰第圍範項含 g2包Ξ &圍, -裝- 項 4 |£罾記半丨丨所的載記所第出輸之置裝憶記體導憶半記的體置裝制號信制控出輸照按置裝制控出輸之號信出輸部内之如係，1Τ 出輸置3J輸用裝部中成構之憶記受接Μ

置裝制控出輸第之出2 輸 BC 第含包更之對號信出 Μ 用據第為相時式制數而做出性模控相出輸活便不 Μ 為時號性信活制為控號出信輸制，控號出信輸補將互，的據數憶記於應對第互作出操輸照之 2 按— -第號而信，測對檢號式信横部受内接之而 2 ，第號出信輸的便性 Κ 活，不號出信輸認亦確號信出 : 輸有部含内包之係2 ，第置裝為第做時以性用活 i>為對嗦管號 - 信日認晶I S 0 M0式之換 1作第纟 ϋ操 &當型電’ 導出出輸輸號號信 ¢5 補性互活的不號將信亦測，檢時式性模活於不應為對號互信相認將確 He ο 價 Μ 横，作第由藉依位電第間源 sa 之 2 操閘 11 ♦ ’ 第點於節連出接輸聯於串連 Μ 接 , 係 Hu hp $" 控連來接對之號互信相部且内而之本紙張尺度適用中阀阀家標準（CNS ) Λ4規格（210X297公釐） 8 經濟郎中央標準局員工消費合作社印策 A7 B7 五、發明説明（6 ) 及第1導電型的第2之MOS晶體管對，閘電位係藉由第2之内部信號對來控制，而以串聯接連於第1及第2之電源間，而且相互之接連點係接連於輸出節點。如申請專利範圍第5項所記載的半導體記憶裝置，係如申請專利範圍第4項所記載的半導體記憶裝置中，第2之MOS晶體管對之閘寬，係比第1之Μ 0 S晶體管對之閘寬小。 [發明之實胞形態] [實胞之形態1 ]

Vg/ί係表示本發明之實胞形態1之半導體記憶裝置101之構成概略方塊圖。圖1中，半導體記憶裝置101，係包含有：控制信號產生電路4 1 ·係通過外部控制信號輸入端子（節點）2至5接受設定的外部控制信號/ W、/ 0 E、/ R A S及/ C A C , Μ便產生内部控制信號；存儲單元陣列1 7，用Μ存儲單元Μ行列狀所配列 ;地址緩衝電路42,係通過地址信號輸入端子（節點）8接受設定的外部地址信號Α0〜Αί，在控制信號孝生電路41之控制下用Μ產生内部行地址信號及內部列地址信號；及行譯碼電路43，在控制信號產生電路41之控制下，可活性化，由地址媛衝電路42將設定的内部行地址信號譯碼，並選擇存儲單元陣列17之行（字線）。對外部控制信號輸入端子（節點）2設定的信號/ W,係指定 .數據寫入的允許寫入（Write enable)信號。對外部控制信號輸入端子（節點）3設定的信號/ ΟΕι係指定數據輸出的輸出允許信雕。對外部控制信號輸入端子（節點）4設定的信本料張尺度適用中國罔家橾準（CNS ) Λ4規格（210Χ297公釐） 9 ---------J 丨裝------ίτ-----人線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明（？）號/R AS,係使半導體記憶裝置之内部開始操作，且決定内部操作之活性期間的行地址選通（Strobe)信號。該信號/ RAS 之活性時，遷擇行譯碼電路43等之存儲單元陣列17之行有關操作之電路係呈現活性狀態。對外部控制信號輸入端子 (節點）5設定的信號/CAS ·係列地址選通信號，將選擇存儲單元陣列1 7的列之電路做為活性狀態。控制信號產生電路4 1，係按照外部行選通信號/ R A S，將内部行選通信號ZRASF及外部行選通信號/ RAS之值保持在一次閂鎖電路（未圖示）之後，用以比内部行選通信號ZRASF 持有固定延遲時間變化的閂鎖内部行選通信號ZRALF輸出。進而，控制信號產生電路41 ·係按照外部列選通信號/C AS, 及外部允許寫入信號，用Μ分別將内部列選通信號Z C A S F , 及内部允許寫人信號ZWEF輸出。進而，半導體記憶裝置101,係包含有：列譯碼電路45,用 Μ在控制信號產生電路41之控制下可活性化，由地址媛衝電路42將内部列地址信號譯碼，Μ便選擇存儲單元陣列17 之列而產生列選擇信號；讀出放大器（Sense Amplifier) ，用Μ檢測並放大接連於存黼單元陴列1 7所選擇後的行之存儲單元數據；I 0閘，用Κ由列譯碼電路4 5回答於列選擇信號將存儲單元陣列1 7所選擇後的列接連於内部數據,¾匕線 (Data Bus)48 ;及輸出媛衝電路49a〜49d ，用Μ在控制信號產生電路41之控制下，數據請出時，由内部數據總線48所讓出的内部謓出數據生成外部讀出數據DQ0〜DQj，

I 以便輸出到數據輸出入端子19a〜19d。在圖1中，讀出放本紙張尺度適用中阈國家標隼（CNS ) Λ4規格（210X 297公釐） ---------< -III (請先閱讀背面之注意事項4填寫本頁) 訂線 A7 295629 B7 五、發明説明（8 ) 大器和10閘係以一個之方塊18表示。輸出鍰銜電路49a〜 (讀先閱讀背面之注意事項再填寫本頁) 4 9(|，係按照輸出允許信號/ 0E使用控制信號產生電路41根據所產生的允許内部輸出信號OEM之活性化（變化到”Η ”電平）呈現活性狀態。半導體記憶裝置101，便包含有：老化模式設定電路46, 用Μ外部控制信號/W、/0Ε、/RAS、/CAS及外部地址信號 Α0〜Ai之中特定的外部地址信號，臀如，接受Α0和Al，Μ 便檢測指定的老化横式•而將老化横式檢测信號必ρ做為活性狀態（” L "電平狀態）；及老化模式狀態輸出控制電路 47，在老化模式中，接受外部控制信號/ W、/RAS、/CAS及 /0Ε由控制信號產生電路41按照所輸出的信號SRASF、 7, R A L F、Έ C A S F及2W E F和外部控制信號/ 0 E ( Ε X Τ、/ 0 Ε )之變化，以便檢測所要求的操作模式之確認，而將操作横式確認信號必w c b r做為活性狀態（” L ”電平狀態）經濟部中央標準局貝工消費合作社印製輸出鍰衡電路4 9 d，係由存儲單元陣列1 7接受讀出數據 RD4和老化横式檢測信號，而被允許内部輸出信號OEM 及操作横式確認信號於w c b r所控制進行以下之操作。即允許内部輸出信號及搡作模式確信號0 wcbr皆在不活性的狀態（信號0 E Μ係” L ”電平，信號4 w c b r係” Η ”電平），將輸出端子19d圼現於高阻抗狀態。允許内部輸出信號OEM為活性狀態（"丨丨”窜平），而操作横式確認信號必w c b r為不活性狀態 (·” Η ”電平）時，由存儲單元陣列1 7將讀出信號R D 4輸出到輸入輸出端子17d。允許内部輸出信號OEM為不活性（"L”電平 )，而操作核式確認信號4wcbr為活性狀態（"L”電平）時，本紙張尺度试用中國國家標準（CNS ) Μ規格（210X297公釐） -Η - A7 B7 五、發明説明（9 ) 將老化横式檢測丨〗茯0 輸出到輸入輸出端子1 9d。半導體記憶裝置101，更包含降壓電路14·用Μ接受外部電源電壓EXT.Vcc，控照老化檢測信號必ΒΒ ，做為内部電源電壓丨nt,Vcc，以便將降壓電壓Vhb或外部電源電壓 EXT.Vcc輸出。降懕電路14，在老化模式檢測信號0βΓ!為不活性狀態（” L ”電平）時，則輸出降壓甯壓νβ1ι，而老化模式檢測信號必Μ為活性狀態（” L ”電平）時，則輸出外部電源電壓EXT.Vcc 。其次，將本發明有關半導體記憶裝置101之搡作圖2 之時間圖，簡單加Μ說明。在以下說明中，係對於「老化」測試加Μ說明，但利用外部控制信號做為所指定的特殊測試模式使用其他操作横式亦可。老化測試操作模式，係包含3個期間。即、設定老化測試的設定操作期間，及實際上進行老化測試的老化測試横式期間，及再故定該老化測試的再測試操作期間。經濟部中央標準局員工消費合作杜印製 ------'——广裝丨丨 (錆先閱讀背面之注意事項再填寫本頁) 在設定操作中，於外部控制信號/R AS (EXT./R AS)下降之前，信號/ CAS及/ W皆圼現在活性狀態之”L”電平，並且外部地址信號之中，譬如*信號A0係設定在此通常操作時所設定高甯平（V I Η )更高的電壓電平上。進而，外部地址信號，譬如>將Α1設定在”Η”電平。換言之，所謂「WCBR + S.U p e r V c c」條件和外部地址信號A 1係利用同時符含” Η ”電平之條件，而設定老化測試模式。符含該條件，則老化橫式設定電路’46，係表示對輸出媛衝電路49d及降壓電路14 本紙張尺度適用中國國家樣準（CNS ) Λ4規格（210X 297公釐） ~ J2 = 經濟部中央標隼局員工消费合作社印裝 A7 B7 五、發明説明（10 ) 所指定的老化模式給與活性的老化模式檢測信號4 Μ。降壓電路14，係用以回答老化横式檢測信號*停止降壓操作，而將外部電源電壓EXT.Vcc直接輸出。所Μ，之後半導體記憶裝置101·成為使用比通常之操作電源電壓更高的外部電源電壓EXT.Vcc，實行加速試驗。老化測試模式中，係對於半導體記憶裝置1 0 1，實胞寫入，謓出循環等，成為進行是否產生操作不良之測試。在老化測試模式中，由外部為了檢測半導體記憶裝置 101是否設定於老化模式，譬如，在外部控制信號/RAS之下降前，信號/ CAS及/ W皆圼現在活性狀態之”L"電平，使符合於所謂「WCBR條件」，使外部控制信號變化。在老化測試模式中，將符合該條件以便檢測老化横式狀態輸出控制電路4 7，則老化模式狀態輸出控制電路4 7，係將活性的操作模式確認信號設定於輸出緩衝電路49d。輸出緩衝電路49d，係用Μ回答該操作模式確認信號步web r * 按照老化模式檢測信號4 Μ將信號輸出至輸入輸出端子 19d ° 所Μ，老化模式之設定係將所指定的老化模式設定電路 46正確檢測•而老化横式檢測信號必是否成為活性狀態 (” L ”電平），或檢測未能正確進行，老化横式檢測信號是否在不活性狀態（” Η ”電平）之情形，可Μ藉由監督輸入輸出端子1 9 d之輸出由外部加Μ確認。在老化測試模式之终了，再度指定WCBR + SuperVcc條件，並旦將外部地址信號A 1設定在” L ”電平。將使符合該條件，木紙張尺度適用中阀阈家標卒（CNS ) Λ4規格（2丨0X 297公f ) 13 I ! 八 —裝訂 n 一線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準扃員I-消費合作社印製 A7 B7 五、發明説明（11 ) 以便檢測老化模式設定電路4 6，則老化横式設定電路4 6係將不活性的老化模式檢測信號必(” Η ”電平）設定在輸出緩衡電路49d及降壓電路14。降壓電路1 4，係用以反應老化横式檢測信號必，再度開始降壓操作，將降壓外部電源電壓EXT.Vcc的電壓Vhtj做為内部電源電壓int.Vcc供入到半導體記憶裝置101中之電路。又，在上述之例，將老化模式是否設定之確認，藉由符合所謂「WCBR條件」使外部控制信號變化來進行，但，做為外部控制信號變化之組合並非僅限於該構成，有另外組合亦無妨。圖Μ槪念性地表示降壓路14之操作的方塊圃。圖3中，電壓變換電路12，係將外部電源電壓EXT.Vcc電平變換為降壓電源電壓電平的V μ。開關電路1 3，係按照老化模式檢測信號必RR ，將降壓電路1 4之輸出，在老化模式在時係變換為EXT.Vcc電平，在通常操作時係變換為VpLi 電平。該降壓電路1 4之輸出i n t . V c c，係分別供入到輸出入電路15，周邊電路16及存儲單元陣列17等。

ϋμί係表示降壓電路14之電路構成之一例的概略方塊圖。定電壓產生電路52，係用Μ將相當於降壓後的電源電壓 V&的定電壓VPE卩輸出。Ρ通道M0S晶體管Q1及（32之®源，皆和外部電源電壓EXT.Vcc接連，而漏極皆接連於電阻體56之一端。電阻體56之另一端，係和接地Vss接連著。P通道M0S 晶體管Q 1及Q 2之漏極和電阻體5 6之連接點的電位，係以内 1 部電源電壓int.Vcc輸出。差動放大器53 ，係將基準電本紙張尺度適用中阀阀家標率（CN.S ) Λ4規格（210X297公雜） 14 ------^---{丨裝------訂-----^線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 A7 B7 五、發明説明（l2 ) 位和降壓電源電歷藉由電阻體56將分壓後的電壓輸入，而利用其輸出信號，來控制P通道MOS晶體管Q1之閘極電位。所以，流通P通道MOS晶體管Q1的電流值，係由差動放大器5 3利用負反饋（N e g a t We f e e d b a c k )來控制，晶體管Q2為遮斷狀態時，埋接點之電位的降壓霄壓VPLl 係保持固定值。 P通道Μ 0 S晶體管Q 2之閘極電位，係藉由老化撗式檢測信號0 ρ Β來控制，老化模式檢測信號& &在不活性狀態（” Η ” 電平），則成為非導通狀態* Μ降壓電路1 4之輸出i n t . V c c 輸出降壓電懕V 。另外，老化横式檢測信號Φ 在活性狀態（” L ”電平），則P通道Μ 0 S晶體管Q 2成為導通狀態，降壓電路1 4，係以内部電味f壓int.Vcc，成為將外部電源電壓E X T . V c c直接輸出。圖5係外部電源電壓EXT.Vcc和内部電源電壓int. V c c的關係圖表，圖5 ( a )係表示在通常操作模式的關係，圖5 ( b )係表示在老化模式的關係。參考圖5(a)，在通常操作時，外加於輸出入電路15等的内部電源電壓丨n t . V C c電平，係外部電源窜壓E X T . V c c在固定值Μ上之領域，則固定於固定值Vt^。譬如，外部電源電壓 EXT.Vcc = 5V時，則内部電源電 ffiint.Vcc = 3.3V( = Vt>L) ，做為設計電壓變換電路12。 •參考圖5 ( b )，在老化模式時，内部電源窜壓ί n t . V c c，係成為和外部電源電壓EXT.Vcc相等。在通常老化模式時，係將int:Vcc = 4.5V或Μϋ電壓藉由外加注存齡單元陣列，本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 15 - (請先閱讀背面之注意事項再填寫本頁) 裝· 經涛部中夾標準局員工消費合作社印製 A7 B7 五、發明説明（13 ) 利用加速試驗進行篩選。圖表示圖1所示的老化模式設定電路46之具體的構成電路圖。圖6中，老化横式設定電路46，係包含有：P通道 MOS晶體管46a及46b，用Μ外部地址信號輸人端子8之中，而地址信號Α0係以串聯接連於輸入的端子8a和節點Na之間 ;及高電阻之電阻元件4 6 C，係接連於節點N a和接地節點 Vss之間。MOS晶體管46a，其電源係接連於地址輸入端子 8d，其閘極及漏極為相互接連。MOS晶體管46b，其電源係接連於MOS晶體管46a之閘極及漏極，在其閘棰接受操作電源電壓V c c，其漏極愫接連於節點N a。Μ 0 S晶體管4 6 a及4 6 b ，則具有非常強大的電流驅動力。老化横式設定電路46，進而，包含有：變換器46d及46e ，用以放大節點Na上之信號電位為2段逐次連接；閘電路46f ，用K接受控制信號/W及/CAS ;閘電路46g，用接受變換器46e之輸出信號和閘電路46f之輸出信號；轉換閘34h，用Μ反應控制信號/ RAS*將閘電路46g之输出信號傳達到節點N b ;閂鎖電路4 6 i，用Μ閂鎖節點N b上之信號電位Μ 2 段之變換器所構成；轉換閘46j，用以反應控制信號/RAS ，將信號0 μ放電在接地電位電平；及轉換閘46K，用以反應信號RAS，將節點Nb之信號Μ必衫輸出。閘電路46f，係信號/ W及/ C A S皆在” L ”電平時用Μ輸出” Η ”電平之信號。閘電路46g，係變換電路46e之輸出信號及閘電路46f之輸出信號皆在”Η ”電平時用Μ輸出” Η ”電平之信號。轉換閘 4 6 h及4 6 j，係Μ N通道Μ 0 S晶體管所構成，信號/ R A S在” Η ” 電平時為導通。轉換閘34Κ，譬如，係ΜΝ通道MOS晶體管所衣紙张尺度i4 ;n t阀园家ff;卒（CNS )〜規丨?，（；? 1 〇 y 2(Π >>犛） 18 ------—Λ 1裝------訂-----f 線 (請先閱讀背面之注意Ϋ項再填寫本頁) 餿濟部中央標準局員工消費合作社印製 9 A7 B7 五、發明説明（14 ) 構成，信號RAS在”Η”電平時為導通。控制信號/ W、/CAS及 /RAS係使用無圖示鍰衝電路之輸出信號亦可，又對於外部控制信號輸入端子使用設定信號亦可。老化横式設定電路46，更且，包含有：閘電路46i ，用 Μ輸入外部地址信號A1及信號;閘電路46m，用以輸入外部地址信號A1之倒置信號/ A1和信號於％ ;及SR正反器（FJMp-flop)電路46η。閘電路461 ，係外部地址信號Α1 及信號皆在”Η ”電平時，用Μ輸出” Η”電平之信號，而閘電路4 6 m，係信號/ A 1及信號必μ皆在” Η "電平時|用Μ 輸出"Η ”電平之信號。所Μ，信號為” Η ”電平時，則閘電路46Ϊ及46m之輸出信號，係相互對應於外部地址信號 A1成為互補的輸出，信號為"L”電平時，則閘電路46« 及4 6 m之輸出，皆成為” L ”電平。 SR正反器電路46η *係Μ設定信號，用Μ接受閘電路46戈之輸出，而Μ再設定信號R，用Κ接受閘電路46ηι之輸出信號。正反器電路46ra之輸出信號的倒置信號/Q,係Μ老化横式檢測信號0 做為輸出。其次，將該圖6所示的老化模式設定電路46之操作，參考其搡作波形的加以說明。對於老化測試模式之設定有關設定再設定的操作K外之操作模式（老化測試操作及存齡存取操作等）中，對於外部地址輸入端子8a設定的外部地址信號A1,係M ”L”電平或規格值所決定在高電平（VIH)之電平。M0S晶體管46b，其電源（接連於晶體管46a的節點）之電位*在Vcc + VthpM上時木从ίΜΙ度適川’丨’阀阀家榡卒（（’NS )八4现.格（2丨():< 297公筇） 17 —^1 ^^^1 ^^^1 n^i m t^— ^ l^i 士 n^i ^^^1 ^^1 n^i 一.OJ^^^1 I —^ϋ ^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（15 nn · 時通導在 a 6 4 管體晶 5 ο Μ ο 通導為壓 Ba HOT 值界臨其使到達 ❶ 傳源位電電之號6b 信 4 的管i二 a ο 8 Μ 子的端降入下輸分 ί Β· 地hp 部vt 外於對將及 a 6 4 管體晶 5 ο ΜΜ 所子端入輸址地 Β- ώ口 tr 夕對係為成在平電壓電的定設通導為皆時上Μ 的平流電則 C ， 46此阻因 "H電。之在平常，電通態位在狀電係通地平導接電非在壓為持電6b維之 4 則 ο 管 a asbn^ ^ ^ , 晶 iigs 節 tiio 1Π taM 而部則，外，通 , 時流 Μ 下不所以閘管不路發電觸 , 被平As 電/R 輯號埋信的使號即信而出，輸平之電 f Μ 6 L 4 Μ 路持 Β 隹然仍號信出輪之定設式横化老但 (請先閱讀背面之注意事項再填寫本頁) 裝·

平 S ο A 號信的定設 a 8 子端入輸號信址 "L地持部維外然該仍對-S ， β ώ. 面號方信一示另指

-IT 經濟部中央標準局員工消費合作社印製之電平的預定條件，換言之，設定在（V c c + 2 · V t h P ) Μ上，則晶體管4 6 a及4 β b為導通，而電流在電阻4 6 c流通。晶體管4 6 a及4 6 b之電走|&動能力則非常的大，又該等之〇 N電阻，係比電阻元件4 6 c之電阻值非常的小。微小電流在電阻元件4 6 c流通，節點N a之電位上昇到” H”電平（V c c電平），而轉由變換電路46d及46e放大，設定到閘锺路468。因為信號/W及/ CAS皆在”L”電平，所Μ閘電路46 f之輸出信號亦成為”丨丨”電平，而閘電路4 6 g之輸出信虢則為” Η ”電平。信號/ R A S為” Η ”罨平時，轉換閘4 6 h則為導通狀態*該閘電路4 6 g之輸出信號傳達到節點H b，而利用閂鎖電路4 6 i 來閂鎖。信號fi· AS '，係和信號/ R A S成為互補的信虢•在該狀態下，本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） -18 - X、發明説明U6 態 46狀閘通換導轉在 Α7 Β7 閘換轉為因係 C- Π* 號信 ο 態狀通導在和r 平 SB Q3T L 在持維 Μ 所 4e離閘分換Nb 轉點則節 , 和平則電部 L 出厂輸到 - 下46 As路 /R電號閘信而態狀通導非為成閘換轉又經濟部中央標準局貝工消費合作社印製亦成為非導通狀態。此時，信號RAS成為高電平，轉換閘 4 6 k為導通，而信號必％上昇到” Η ”電平。此時，外部地址信號Α1為” Η ”電平，則閛霣路4 6 1之輸出信號在” Η ”電平，閘電路4 6 m之输出則成為” L ”電平。所 Μ，SR正反器電路46η之輸出信號被設定，輸出信號之倒置信號的信號/ Q下降到” L "電平。換言之，老化模式檢測信號4 成為下降到” L ”電平。信號/ R A S下降到” Η ”電平，老化横式設定操作完成，則轉換閘46h成為導通狀態，另外，轉換閘46k成為非導通狀態。藉此，節點Nb之信號電位被禁止傳達。轉換閛46J藉由信號/ RAS成為導通狀態，而老化模式設定指示信號成為” L”電平。此時，閘電路46 ί及46m之输出，係無闞於外部地址信號A 1之信號電平，成為” L ”電平。所Μ，由S R 正反器電路46η所輸出的老化模式檢測信號*係成為維持” L ”電平。在老化模式設定操作中，同樣•亦為了符合WCBR + Super Vcc之條件，所Μ信號，係根據控制信號/RAS變化。總之，老化模式設定指示信號必再度上昇到” Η ”電平，此時，外部地址信號A 1維持在” L ”電平，則固為信號/ A 1在 I ” Η ”電平，所Μ閘電路4 6 m之輸出信號則成為” Η π電平，而閘木紙汴义度適用中阀阀家榡卒（CNS ) Λ4規格（2ΙΟΧ21)7公鲮） 19 --------一丨裝------訂-----{線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明（17) 電路4 6J?之輸出則成為”L”電平。因此，SR正反器電路46η 係再設定，所Μ，其輸出信號之倒置信號的老化模式檢測信號必阳，則變化為不活性狀態（” Η ”電平）。又，為了檢測Super Vcc條件設置多數個MOS晶體管46a 亦可。圖8^/表示圖1所示的半導體記憶裝置101中輸出緩衝電路49a之構成電路圖。又，輸出媛衡49b及49c之構成亦一樣。輸出緩衝罨路4 9 a，係包含有N A N D閘電路5 0Λ' ίΟ b、變換電路50c、50d、5 0e及N通直M0S晶體管50f、50g。 N通道MOS晶體管50f及50gM串聯接連於電源電位Vcc，和接地電位V s s之間晶體管5 0 f及5 0 g之間的節點HI，係和外部輸出端子1 9 a接連。 NAND W 50a *係在輸入端子接受允許内部輸出信號OEM及由數據總線48之信號RD1。而變換電路50C係接連於HAND閘 5 0a之輸出端子和晶體管50f閘極之間。 HAND閘50b ·係用Μ接受信號OEM和由數據總線48之信號 R D 1藉由變換電路5 0 e所倒置的信號。變換窜路5 0 d係接連於NAND閘50b之輸出端子和晶體管50g閘極之間。所以，輸出緩衝電路4 9 a係進行如下之搡作。信號0 E Μ在”丨,”電平時，不管信號R D 1之值·晶體管5 0 f及 50g係呈of f狀態，所W，外部輸出端子19a則里高阻抗狀態。另外，信號0 E Μ在” Μ ”電平時，而讀出數據R D 1為” Η ”電平 '"本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公嫠） -2〇 - (請先閲讀背面之注意事項再填寫本頁) -裝. 訂經濟部中央標準局貝工消費合作杜印製 A7 B7 五、發明説明（18 ) 時，則NAND閘電路50a之輸出成為”L”電平，變換電路50c 之輸出信號則成為” Η ”電平。總之，H通道Μ 0 S晶體管5 0 f係成為導通狀態。相對地，NAND閘電路50b之輸出係在”Η ”電平，則變換電路50d之輸出成為”L”電平。總之，Ν通道M0S 晶體管50g則成為遮斷狀態。所Μ，輸出端子19a之霣位成為” Η ”電平。另外，誚出數據R D 1為” L ”電平時，則上述的各信號電平成為相反值，Ν通道M0S晶體管50f里遮斷狀態時，則 N通道M0S晶體管50g成為導通狀態。所Μ *輸出端子19a成為”L”電平。 m Sj/表示輸出鍰衝電路4 9 d之構成電路圖。和輸出緩衡電路4 9 a〜4 9 c之差異點，不僅在於從存儲單元1 7之誚出數捕RP4，並且構成可Μ遛擇性的輸出對應於老化模式檢測信號4 ρρ的信號。換言之，輸出緩衝電路49d，擴大而言，包含有：輸出驅動電路5 0 1 ;讀出數據輸出控制電路5 0 3 ;及老化模式檢測信號輸出控制電路5 0 4。而老化横式檢測信號輸出控制電路5 0 4，係包含有：N 0 R電路5 1 a，用以接受老化模式檢測信號炎&及操作模式確認信號必w c b r ;變換電路5 1 c，用Μ接受老化模式檢測信號必Π ;及N 0 R電路5 1 b，用於接受變換電路5 1 e之輸出和操作横式確認信號必w c b r。讀出數據輸出控制電路503，係包含允許内部輸出信號OEM和謓出數據RD4之通輯積；複合閘電路51d，用K接受N0R電路5 la之輸出並輸出否定理輯和信號；變換電路本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -2 1"""""~ (請先閱讀背面之注$項再填寫本頁) 裝· 、11 A7 B7 五、發明説明（19) 經濟部中央標準局員工消費合作社印製 5 1 f，用Μ接受讀出信號灿4 ;及複合閘51e，用K輸出變換電路51f之輸出信號和信號OEM之理輯積值和NOR電路51b之輸出信號和否定埋輯和信號。所Μ，複合閘電路51d及51e 之第1個輸入，係由老化檢測模式信號輸出控制電路504按照老化横式檢測信號的信號分別輸入，而在第2個輸入，係分別用Μ輸人讀出信號RD4及其倒置信號。在複合閘電柃加及51e中，首先分別生成該諝出信號RD4及其倒置信號和允許内部輸出信號OEM之理輯積。換言之，按照信號OEM之值，上述理輯積值，雖然係信號RD4之值但却成為 ” L ”電平，而按照信號R D 4之值相互成為互補的值。另外* 老化模式檢測信號輸出控制電路504之輸出》亦操作撗式認信號必wcbr，雖然係老化模式檢測信號炎％之值但却成為"L”電平，而按照信號炎pp成為相互補的信號對。所 Μ，禊合閘電路51d及51e之輸出，係藉由允許内部輸出信號OEM按照所控制讀出信號RD4的信諕對和藉由操作模式確認信號Ψ w c b r按照所控制老化模式檢測信虢於/u、的信號對之中，將其中之一成為相互的互補信號之信號對用以堪擇性的輸出。輸出驅動電路501，係包含有：N通道M0S晶體管50f及 5〇g，以串聯接連於電源電位Vcc和接地電位Vss之間；變換電路5 0c，係接連於複合理輯閘電路51d和N通道M0S晶體管50f閘極之間；及變換電路50d，係接連於複合閘電路 51e之輸出和η通道M0S晶體管50g閘極之間。而N通道M0S晶體管50f和5〇g之連接點•係和輸入輸出端fl9d接連。 -22 --------{裝-- (請先閱讀背面之注意事項再填寫本頁) 本紙悵尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） A7 B7 五、發明説明（20 ) 下先 M首作操之電衝媛出 49輸路的電時衝作緩操出常輸於對對加情電該H" 0(" 明性說活化；老將51 於，路關此電無因閘通，)a式拎形萨i 路明以說加的作细操詳之更9d tt Μ 態狀平不係在，現出圼輸常之經lb 係5 t及 b a c 1 w 5 •^路號電信OR 認N 確，式模作操 M 所路出窜輸 R - ο 之之 ” 接 4 L —A D ” R 在用號皆入信而輸出 , 之謓平外和電 nREM 之為} P做 '^出號輸信之測la 檢號信為成係理定否其和號信RD 之號電信 L出 r讀汲和值 Μ I Ε 積 ο 的值積輯理之值和置倒輯Jfi 平電合複受為或Μ 所樣同 ο 號信輯號邏信閘合複 (請先閱讀背面之注意事項再填寫本頁) .裝. 電路51e之輸出，係成為信號OEM和讀出信號RD4之倒置信號和其理輯積值之倒置信號。所Μ，信號OEM在”L”電平時，無闞於謓出信號RD4之信號電平，而複合理輯閘電路51d及51e之輸出，皆成為”H” 電平。N通道M0S晶體管50f及50g之閘極•係用W輸人複合理輯閘51d及51e之輸出信號的倒置信號，所W，N通道M0S 晶體管50 f及50g皆成為非導通狀態。換言之，輸人輸出端子係成為高阻抗狀態。另外，信號0 E Μ在” Η "罨平，而讀出信虢R D 4亦在” Η ”電平時，複合邏輯閘51d之輸出信號*係成為”L”窜平而其倒置信號用以輸人於閘的Η通道M0S晶體管50f成為導通狀態。相反地，複合閘電路51e之輸出信號，係成為” Η ”電平，所 Μ其倒置信號用Μ輸入於閘的Ν通道M0S晶體管50g成為遮斷狀態。換言之，輸入输出端子19d之電位係成為”H”電平。 • 信虢OEM在”Η ”電平，而謓出信號RD4在” L”電平時，係和上述相反，Ν通道M0S晶體管50f係成為遮斷狀態，而Ν通道 M0S晶體管50g則成為導通狀態。所W，輸人輸出端子19d 之電位係成為”L”電平。本认浪尺度逋用中阀國家榡卒（CNS > Λ4規格（210X 297公婕） 23 、1Τ 線經濟部中央標準局員工消費合作杜印製經濟部中央標準局貝工消費合作社印製 A7 B7五、發明説明（21 ) 換言之，在通常操作中，信號OEM在”L”電平時，輸出端子19d係成為高阻抗狀態，而信號OEM在” Η ”電平時，輸入輸出端子19di，f位，《為按照謓出信號RD4的電位。其次，對於外部控制信號/ R A S、/ C A S及/ W和外部地址信號A 0，能符合前述的「W C B R + S u p e r V c c」條件變化後的輸出緩衝電路4 9 d之操作加以說明。該時，信號0 E Μ係經常在 ” L ”電平。該情形，半導體記憶裝置1 0 1在正常係設定於老化測試模式時，老化模式檢測信號hi?，係成為活性狀態（” L ”電平) 。如圖1 0之狀態中，係表示由外部進行確试考導體記憶裝置 1 0 1之操作模式時輸出緩衝電路4 9 d之搞作的時間圖。在老化測試模式中，為了由外部要確認半導體記憶裝置 1 0 1之操作橫式，如前述，罾如能使外部控制信號/ R A S、 / C A S及/ W變化符合於「W C B R條件」*則老化模式狀態輸出控制電路47，用K檢測所要求的確認操作模式，使操作模式確認信號4 wcbr變化為活性狀態（"L”電平）。該時，輸入信號必⑽及必wcbr皆成為”L”電平，而NOR電路51a之輸出則成為”Η "電平。相對地，另外i輸入的信號必wcbr在 (請先閱讀背而之注意事項再填寫本頁) 裝. ，1Τ m. 信的入輸之他其51 ，路平電電OR η Ν "L而在則出輸之之 a 11 5 路電 R ο N 將 Μ 所號 L I ” 輸 ’ 合平複 S ^ Η"入 -輸之外另Μ 用號信出平電為成則號 11-U 置出倒狀輸Η通勺之S&-専為成在號信置倒之

平 B 的閘於入輸Μ 用號信置倒的號 51信路出！電輸⑽ 閑之 5 複道通

5 管路體電晶 ralos 合 I 本炻張又度適用中國國家標準（CNS ) A4規格（210X297公釐} 2056^9 A7 B7 五、發明説明（22 ) (請先閱讀背而之注意事項再填寫本頁) 相對地，將N0R電路51b之輸出信號用於另外之輸入的複合閘電路5 1 e之輸出信號，則成為”丨丨”電平。該信號之倒置信號用以輸入於閘的N通道M0S晶體管50g則成為非導通吠態。所Μ，輸入輸出端子1 9 d，係由高阻抗狀態，變化為其輸出呈” Η ”電平的狀態。依據Κ上之操作，在老化測試模式中，由外部藉由外部控制信號之組合，對於半導體記憶裝置1 〇 1要求操作模式的確認，則控制老化模式操作的老化模式檢測信號為活性狀態時，輸入輸出端子1 9 d之電位成為”『電平，半導體記憶裝#1 0 1可Μ用K確認在老化測試横式狀態。另外，圖11係表示，能使外部控制信號/ R A S、/ C A S及/ ¥ 和外部地址信號A 0變化符合於「W C B R + S u p p e r V c c條件」後的情形，該當半導體記憶裝置1 0 1由於錯誤操作等不能設定於正常的老化横式時由外部對於要求確認操作模式的輸出鍰衝電路49d之操作時間圖。經濟部中央標準局員工消費合作杜印裝該情形，老化模式檢測信號4 係仍然保持在不-活性狀態 (” Η ”電平）。由外部做為要求確認操作模式，使外部控制信號/ R A S、/ C A S及/ W變化符合於「W C B R條件j ，則搡作横式確認信號Φ w c b r變化為"L ”電平。因為老化横式檢測信號於pp係在” Η ”電平，所Μ N 0 R閘電路5 1 a之輸出則成為” L ” 電平，而N 0 R閘電路5 1 b之輸出成為” Η ”電平。因此，複合閘電路5 1 d之輸出信號因成為” Η ”電平，所以，在閘上接受其倒置信號的Ν通道M0S晶體管50f會成為遮斷狀態。另’外，複合閘電路5 1 e之輸出信號成為” L ”電平，本紙張尺度適用中國國家搮準（CNS ) Λ4規格（210 X 297公釐）

經濟部中央標準局員工消費合泎.杜.S-$L A7 B7 五、發明説明（23 ) 在閘i:择受其倒置信號的N通道MOS晶體管50g則成為導通狀態。總之，輸入輸出端子，係由高阻抗狀態將其電位變化到” Η ”電平的狀態。依據Μ上之操作，能使外部控制信號/ R Λ S、/ C Λ S及/ W和外部地址信號A 0變化為符合於「W C B R + S u ρ p e r V c c條件」，對於半導體記憶裝置1 0 1的老化模式設定操作完成之後，藉由外部控制信號之組合做為要求確認操作橫式，控照老化模式檢測信號4 pp之狀態將電位變化圼現於輸入輸出端子 1 .J d。所Μ，譬如，將多數之半導體記憶裝置1 〇 1於迮聯進行老化測試時，亦可容易用Μ確認是否進行老化測試操作。換言之，可以縮短確認各半導體記憶裝置1 0 1之操作模式所須時間，可Μ達成測試時間之縮短和老化測试之信賴性的提高。圖1 示構成老化模式狀態輸出控制電路4 7之電路圖。參考圖1 2，老化橫式狀態輸出控制電路4 7，係包含有： N A Ν I)電路9 1，用Μ接受外部行地址選通信號，在控制信號產生電路4 1中所產生的Z R Λ S F信號或由該信號經過一定時間遲延變化的Z R AL· F信號中之其一為"L ”電平時輸出的” Η ” 電平；變換電路99，用Μ接令電路91之輸出；變換電路9 A，用Μ接受變i|’f路99之輸出；同步脈衝倒相（Clocked ί n v e r t e r )電路9 5，按照外部列地址選通信號/ C AS用控制信號產生電路4 1接受所產生的2C A S F信號，利用變換電路 9 9及9 A之輸出信號來控制，變換電路9 9及9 A之輸出分別在衣紙ί.Ι尺度;|用中阈同家標率（€阳）六4規格（210\297公犛) -2R~二 S ^ ^ *裝訂 (請先閱讀背面之注意事項洱填寫本頁) 經濟部中央橾準局員工消费合作社印製 A7 B7 五、發明説明（24 ) ” L ”電平及” Η ”電平時成為活性狀態；閂鎖電路9 F，利用變換電路99及9Α之輸出信號來控制，Μ變換電路99及9Α之輸出分別在” Η ”電平及” L ”電平時成為活性狀態的同步脈衝倒相電路96及變換電路9Β所構成的；變換電路9D，用Μ接受閂鎖電路9F之輸出；NOR電路9 3,用Μ接受信號ZROF及信號ZRALF; NAND電路92，用JiU妾受H0R電路93之輸出和變換電路9D之輸出；同步脈衝倒相電路97，按照外部寫入允許信號/ W用Μ接受Μ控制信號產生電路4 1所產生的信號2W E F ，利用變換電路99及9Α之輸出信號來控制，變換電路99及 9 Α之輸出分別在” L ”電平及” Η ”電平時成為活性狀態；閂_ 電路9 G，係利用變換電路9 9及9 Α之輸出信號來控制，變換電路9 9及9 A之輸出分別在” Η ”電平及” L "電平時'Μβ為活性狀態的同步脈衝倒相電路98和變換電路9C所構成的；NOR電路9 4，用Μ接受閂鎖電路9 G之輸出，和N A N D電路9 2之輸出 :變換電路9E，用以接受NOR電路94之輸出；緩衝電路9H ，用以接受允許外部輸出信號EXT· OE; NOR電路9J，用以接受鍰衝電路9H之輸出和變換電路9E之輸出；及變換電路 9 K，用Μ接受N 0 R電路9 J之輸出並輸出操作模式確認信號 Φ ν cbr ° 圖1表示老化模式狀態輸出控制電路操作的時間圖。參考圖1 3，Μ下對於老化模式狀態輸出控制電路4 7之操作加Μ說明。 Κ下允許外部輸出信號E 5( Τ · 0 Ε係做為在活性狀態（” L ” 電平）。在_刻11，外部控制信號/ C A S及/ W係由” Η "電平變本紙張尺度適用中阈阈家標準（CNS ) Λ4規格（21〇X 297公犛） -27 (請先閱讀背而之注意事項再填艿本頁) -------^---^ -¾衣· 、-° Μ'"部中央標準局貝工消費合作社印聚木用中同同孓疗卒（) λ4«.热（？丨〇〆297公錶） A7 B7______ 五、發明説明（) 化為活性狀態的”L ”電平’則按此控制信號產生電路4 1 ’ 係在時刻t2中使内部列選通信號ZCASF及允許内部寫入信號ZWEF皆變化為”L”電平。該時’因為信號ZRASF及信號 ZRALF皆在"H”電平，所以NAND電路91之輸出係在"L”電平，而變換電路9 9及9 A之輸出，則分別成為” H "電平及L電平。因此，同步脈衝倒相電路95及97成為活性狀態，分別用Η輸出信號ZCASF及信號ZWEF之倒置信號。在時刻t3中，外部行選通信號/RAS、由”Η”電平變化為 ” L ”電平，則按此的控制信號產生電路4 1，係在時刻t 4中使内部行選通信號ZRA5F變化為”L”電平。該時NAND電路91 之輸出信號亦變化為，’H”電平，而變換電路99及9A之輸出，則分別變化為” L "及，，丨丨，，電平。所以，罔鎖電路9 F及9 G成為開狀態，分別保持同步脈衝倒相電路95及97之輸出信號。總之，Μ後閂鎖電路9 F及9 G之狀態到再設定為止’問鎖電路9F及9G皆成為用W輸出” L”甯平之信號。變換電路9D，係用Μ接受閂鎖電路9F之輸出’並輸出 ” Η ’，電平之信號。從時刻t 4到15之期間’内部行選通fe號 ZRASF係在”L”電平，内部閂鎖行選通信號^以17係在” H"電平，所M H 0 R閘電路9 3之輸出係在"L ”電平。因此，接受 NOR閘電路93之輸出和變換電路9D之輸出的NAND電路92之輸出係在” 電平。接受NAND電路92之輸出和問鎖電路9G 之輸出的NOR閘電路之輸出，係在”L”電平。接受NAND電路 9 2之輸出和閂鎖電路9 G之輸出的N 0 R閘電路之輸出’係在 ” L”電平）而接受該N0R閘電路94之輸出的變換電路9E之輸 28 ~ -----!--从 ——裝------訂-----属 .¾--- (請先閱讀背而之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（2 6 ) 出信號，係在”丨丨電平。所以，一方面之輸入在” L ”電平，另外一方面之輸入在”H”電平的NOR閘電路9J之輸出，係在 ”L”電平，而以變換電路9K之輸出信號的操作模式確認信號4 w c b r係在”丨丨”電平。在時刻t 5中，内部閂鎖行選通信號Z R A L F由” Η ”電平變化為” L ”電平，則Ν 0 R電路9 3之輸出•係變化為” Η ”電平。所 Μ，NAND電路92之輸出信號亦變化為”L”電平，按此NOR 閘電路94亦變化為”Η”電平，所以，按照在時刻t6中接受 NOR電路94之輸出的變換電路9E之輸出信號成為”L”電平，因此，信號6 w c b r亦變化為” L ”電平。換言之，外部控制信號/ R A S、/ C A S及/ W，藉由變化為符合於所謂「W C B R條件」，使操作模式確認信號4 w c b r，成為由” Η ”電平變化為” L ”電平。在時刻t 9中，外部行選通信號/ R A S由” L ”電平變化為"Η ’ 電平做為反應，而在時刻t / 0中，控制信號產生電路4 1使内部行選通信號Z R A S F由” L "電平變化為” Η ”電平。該時，接受信號ZRASF及信號ZRALF的H0R閘電路92之輸出，係變化為”L”電平。所Μ，接受NOR閘電路93之輸出做為一方面之輸入的NAND電路92之輸出，儘管在另一方面的變換電路 9 D之信號電平，但仍然變化為” Η ”電平。接受N A N D閘電路 92之輸出做為一方面之輸入的NOR閘電路94之輸·出，儘管在另一方面的閂鎖電路9 G之輸出信號電平，但仍然成為” L ” .電平。所以，在接受其倒置信號和” L”電平信號的NOR閘電路9 J輸出之倒置信號的操作模式確認信號炎w c b r，係在時刻11 1中，變化為” FT電平。

I 誠如K上說明*允許外部輸出信號E X T * 0 E在” L ”電平時本紙張尺度適川十國國家標準（C’NS ) Λ·4规格（2)ΟΧ2()7公筇） 2 9 ( 料衣訂一線 (請先閱讀背面之注意事項再填商本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（27 ) ，老化模式狀態輸出控制電路4 7，係外部控制信號/ R A S、 / C A S及/ W，在符合於所謂「W C B R條件」時，成為使輸出信號必v c b r變化為活性裝態C ” L ”電平）。另夕卜，βφ❼椅邮號EXT . 0E在不活性狀態（”H ”電平）時，老化楨式狀態輸出控制電路47之輸出信號必wcbr，係、維持非活性狀( ” 電平）。總之，將多數之半導體記憶裝置]0 1 Μ並聯進行測試時，由外部賴由允許外部輸出信號Ε X Τ · Ο Ε所指定的半導體記憶裝置，在輸人輸出端子1 9 d接照老化模式檢測信號必p成為用Μ輸出信號。在老化模式操作中，為了將操作模式確認信號0 w c b r做為活性狀態，K上述之構成使外部控制信號變化為符合於「W C B R條件」之構成，但，並不限定於如上述的構成，使用其^也之外部控制信號的組合亦可。藉由如Μ上之構成*在老化橫式中，利用外部控制信號之組合*將操作模式確認信號於w c b r做為活性狀態啪照老 ! 化模式檢測信號4 h之電位電平，可Μ使輸入輸出端子 19d之電位電平變化。換言之，使用監視輸入輸出端子19d 之電位電平，半導體記憶裝置1 0 1可Μ用以確認是否設定於老化模式。 [實施之形態2 ] ' 係表示，在本發明之實施形態2的半導體記憶裝置中，在輸入輸出端子1 9 d輸出信號的輸出媛衝電路4 9 f之構成電路圖。’ 本紙張尺度適用中國國家榡準（CNS ) Λ4規格（210X297公釐） _ 3〇 - (請先閱讀背面之注意事項再填寫本頁) ^—^1 - - J I -I— In —^ϋ m - - >^—^1 i . 士- 、va --k 經濟部中央標隼局負工消費合作社印製 A7 B7 五、發明説明（28 ) 其他部分之構成，係和實胞之形態1中的半導體記憶裝置1 0 1同樣，Μ下省略其說明。實施之形態2中的輸出緩衝電路4 9 f ·和實胞態1中的 4 9 σ之不同點，有以下2點。即，第1點，在謓出數據輸出控制電路5 0 6中，N A N D電路 5 2 a係岭受信號在謓出數據信號 R 0 4，而信號Ο E Μ和謓出數據信號RD4係W變換電路52c將倒置的信號由NAND電路 5 2 b接受所構成的。第2點，係在輸出驅動電路5 0 5中，由謓出數據輸出控制電路506按照其輸出信號所控制的1對之N通道MOS晶體管 5 0 f及5 0 g以並聯所構成，而由老化模式檢測信號輸出控制電路5 0 4按照其輸出信號所控制具有另一對之N通道Μ 0 S晶體管5 2 h及5 2 i所構成的。因此，]對之Ν通道Μ 0 S晶體管5 2 h } 及52i之閘寬，係設定為此另1對之N通道M0S晶體管52f及 5 2 g之閘寬更小的值。在實施之形態1的輸出緩衝電路4 9 d中，輸出驅動電路 5 0 1，係在通常操作中由讀出數據輸出控制電路5 0 3玲照其輸出信號所控制，在老化模式中，由老化模式撿測信號輸出控制電路5 0 4按照其輸出信號所控制形成構成。如此，為了將輸出驅動電路50h構成謓出數據之輸出和老化橫式檢測信號之輸出所共有，必須使用複合閘電路5 1 d及5 1 e。可是，在一般，CMOS閘電路之操作速度，係随著輸入信號數之增加而有下降的傾向，所Μ，Μ如此的構成在逄常操作中蛇儲單元11的U憶數據之讀出操作速度會有惡化之缺點。本紙€尺度適用中國國家標準（€邶）八4規格（210/ 297公釐） -31 - f 裝------訂------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 Λ7 B7 五、發明説明（29 ) 在實施之形態2中，為了解決如上述的間題，在通常操作中以個別設置按照謓出數據用K控制輸入輸出端子1 9d 之電位的N通道MOS晶體管對52f及52g，及在老化模式中按照老化模式檢測信號用K控制輸入輸出端子1 9 d之電位的N 通道MOS晶體管對52h及52i做為構成。換言之，輸出緩衝電路49f，擴大而言，係包含有：老化模式檢測信號輸出控制電路504;輸出驅動電路505;及謓出數據輸出控制電路5 0 6。老化模式檢測信號輸出控制電路5 0 4，係包含有：N 0 R閘電路5 1 a，用Μ接受老化模式檢測信號必μ和操作模式確認信號0wcbr;變換電路51c，用Μ接受信號炎μ ;及N0R 阑電路5 1 b，用Μ接受變換電路5 1 c之輸出和信號必W c b r。讀出數據輸出控制電路5 0 6，係包含有：H A H D電路Γ> 2 a，用Κ接受允許内部寫人信號0 Ε Μ和謓出數據信號R D 4 ;變換霄路52c，用Μ接受讓出數據信號RD4;及HAND電路52b，用Μ接受變換電路5 2之輸出和信號0 Ε Μ。輸出驅動電路5 0 5，係包含有：1對之Ν通道Μ 0 S晶體管 5 2 f及5 2 g，以串聯接連於電源電位V c c和接地電位V s s之間 :另1對之N通道M0S晶體管52h及52i;變換電路52d，係接連於N A M D電路5 2和N通道Μ 0 S晶體管5 2 f閘極之間；及變換電路5 2 e，係接連於N A N D電路5 2 b和N通道Μ 0 S晶體管5 2 g閘極之間。N通道M0S晶體管52h之閘極係和N0R閘電路51a之輸出接連，而N通道M0S晶體管52i之閘極係和N0R閘電路51b

I 之輸出接連著。 . // ^ .1:4 )ί t m T ? ( tns ) λ i ^ ( 21 n ^ ->〇7 ：\ n ) 32 ·. ^ —裝 i 一線 (請先閱讀背面之注意事項再填Ϊ5本頁) 經濟部中央標準局負工消費合作社印掣 595629 ΑΊ Β7五、發明説明（3〇 ) 所以，在通常操作中，和實施之形態1相同•信號OEM在 ”L”電平時，NAHD電路52a及52b之輸出信號皆成為”Η ”電平，藉由其倒置信號所控制的H通道Μ 0 S晶體管5 2 f及5 2 g皆成為遮斷狀態，而接連於此等之連接點的輸出入端子19d係成為高阻抗狀態。信號0 E Μ在” Η ”電平時，則讀出數據R D 4在” Η ”電平時，N 通道M0S晶體管52f成為導通狀態，Ν通道M0S晶體管52g成為遮斷狀態，而輸入輸出端子1 9 d之電位則成為” Η ”電平。另外、信號0 Ε Μ在” Η ”電平，而讀出數據R D 4在” L ”電平時，則Ν通道M0S晶體管52f成為遮斷狀態，Ν通道M0S晶體管52g 則成為導通狀態，而輸出入端子19d之電位為”L”電平。換言之，信號0 Ε Μ在” L ”電平時，則輸人輸出端子1 9 d在高姐抗狀態，而信號0 Ε Μ在” Η ”電平時，則輸入輸出端子 1 9 d之電位，成為按照謓出數據R D 4而變化。在老化模式中，老化模式檢測信號係在活性狀態（” L ”電平），所Μ |操作橫式確認信號0 w c b「成為活性狀態（” L ” 電平），則NOR閘電路51a之輸出信號在”H”電平，NOR閘電路51b之輸出成為”L”電平。所Μ，H通道M0S晶體管52h成為導通狀態，H通道M0S晶體管52ί成為遮斷狀態，而輸入輸出端子1 9 d之電位則成為” Η ”電平。另外，操作橫式確認信號《w c b r成為” L ”電平時，老化橫式檢測，信號Φ _在不活性狀態（” Η ”電平）時，則N通道 (請先閱讀背面之注意事項再填莴本I) -----------{ 1等、1Τ 線木'me適用中闪同’Πί彳（CNS ) ΛΊ現格（2!0乂 297公帑） 33 經濟部中央標率局負工消費合作社印製 A7 B7 五、發明説明（31 ) MOS晶體管52i成為導通狀態，N通道MOS晶體管52h成為遮斷狀態，而輸人輸出端子1 9 d之電位則成為” L ”電平。即，和實胞之形態1相同，藉由如上述的構成，在老化模式中，利用外部控制信號之組合，將操作横式確認信號 0WCbr做為活性狀態，用Μ監視輸出入端子19d之電位，半導體記憶裝置1 0 1由外部可K用以確認是否設定於老化橫式。該時，在通常操作時控制輸入輸出端子1 9 d之電位的信號之傳達經路中不存在複合閘，本質上成為和圖8相同之構成，所Μ，謓出速度亦不會下降。而且，在操作模式之確認操作中，輸入輸出端子19d之電位•係不必要變化如通常操作中的記憶數據之讀出操作時的高速。因此，N通道Μ 0 S晶體管對5 2 h及5 2 ί之電流驅動能力，可Μ比Ν通道Μ 0 S晶體管對5 2 f及5 2 g更小，餮如，Ν通道 MOS晶體管52h及52i之閘寬，可以比N通道MOS晶體管對52f 及52g之閘寬更小。所Μ，在輸出驅動電路505中，設置N 通道M0S晶體管52f及52g之另外H通道M0S晶體管對52h及 5 2 i時，亦可Μ抑制配置面積之增大。 [圖式之簡單說明] 爵1係表示本發明實胞形態1之半導體記憶裝置之構成的概略方塊圖。係表示實施形態1之操作時間圖。 #3係表示在實施形態1中構成降壓電路之概略方塊圖。 \^4係表示在實施形態1中構成降壓電路之電路圖。 5係表示降壓電路之操作的操作說明圖，（a )係表示在 -----；--..X.—裝------訂-----一線 (靖先間讀背面之注意事項再填寫本頁) 34 Λ7 B7 五、發明説明（32 ) 通常操作中降壓電路之操作的操柞說明圖，（b)係表示在老化模式中降壓電路之操作钔〗辨t㈣lg。 <6係表示在實施之形態1中構成老化模式設定電路之電路圖。 7係表示老化模式設定電路之操作的時間圖。 ^8係表示在實施形態1中構成第1之輸出鍰衝電路之電路圖。 9係表示在實胞形態1中構成第2之輸出；?i衝電路之電 (請先閱讀背面之注意事項再填寫本頁) n^i i-·--·1·-I flu m· n^— n^i r ‘ 圖路態形胞宵第第在。示示示圖表表表路係係係電 ο 1 2 勺 11 //Γ 11 11 ¥\/r路電圖圖間間時時之之 1 2 第第 tiu 作作操操之之路路 8 S 撰媛緩出出輸輸之之制控出輸態狀式模化老成構 .m 圖間時的作操之路電制控出輸態狀態式形模胞化實老在示示表表係係圖路電之路 Asa 衝緩 UJJJ 輸成構中、-e 明說之號經濟部中央標準局貝工消費合作社印萸子子端端入入輸輸號號信信入出寫輸許許允允 2 3 子端入輸號信通選行子子端端入入輸輸號號信信址通地 &.部 nu 卜歹夕 2 τί - 4 il 路電換路，路變電電壓關壓瑁開降本紙張尺度適用中國國家橾準（CNS ) Λ4規格（2丨0X297公釐） A7 B7 五、發明説明（33 ) 15輸人輸出電路 1 6周邊電路 1 7存儲單元陣列 18讀出放大器+ 10電路 19a、19b、19c、19d、輸入輸出端子 4 1控制信號產生電路 42地址緩衝電路 43行譯碼電路 45列譯碼電路 46老化模式設定電路 4 7老化模式狀’態輸出控制電路 48數據總線 49a、49b、 49c、49d、 49f 輸出媛衝電路。 (請先閱讀背面之注意事項再填寫本頁) -裝. 經濟部中央標準局員工消費合作杜印裝 -3r 本紙張尺度適用中阈阈家標隼（CNS ) Λ4規格（210Χ 297公犛）

Claims

經濟部中央扰準局貝工消资合作社印製 2<:^β29 ?8 D8 六、申請專利範圍 ^一種半導體記憶裝置，係具備有：存儲單元陣列，具有Μ行列狀所配置的多數之存儲單元；存櫧單元選擇裝置，按照外部地址信號，在和對應的存儲單元之間用Μ進行記憶數據之誚出操作；模式檢測裝置，反應操作模式指定信號，藉由前述操作椹式指定信號用Μ檢測指定預先規定的特定之操作橫式，而將模式檢測信號做為活性狀態；操作確認控制裝置，用Κ反應多數之外部控制信號之預定組合，檢測要求前述操作模式的確認，而將操作模式確認信號做為活性狀態；及輸出媛衝裝置，接受藉由前述存儲單元選擇裝置所謓出的前述記憶數據和前述模式檢測信號*按照由外部之輸出控制信號及前述操作模式確認信號，將其中之一輸出者。如申請專利範圍第1項之半導體記憶裝置，更具備有：輸出節點，按照應輸出的信號，用Μ控制電位電平；而前述輸出鍰衝裝置，係前述輸出控制信號及前述操作模式確認信號皆在不活性狀態時，將前述輸出節點做為高阻抗狀態，前述輸出控制信號為活性，而前述操作橫式確認信號為不活性時，將前述輸出節點做為按照前述記憶數據的電位，前述輸出控制信號為不活性，前述操作模式確認信號為 \活性時，將前述輸出節點做為按照前述模式檢測信號的電位。 V.如申請專利範圍第2項之半専體記憶裝置，係具備有：片度岣用巾同汽窄f?肀（rNS ) Λ4規格（ΉΟΧ297公錶） • 1^1^1 nn nn nn n^i m n^— 1^1 - ί-1-* I» I —^ϋ n-i--aJ—I— n^— —i- l»k - - -I 1 --· i ^in ml ^^^1 ml I-—I n 1^1 (請先閱讀背面之注意事項再填寫本頁) 經济部t央標卒局負工消費合作社印製 Λ8 B8 C8 D8 六、申請專利範圍前述輸出媛衝裝置，係包含第1之輸出控制裝置，用以接受前述記憶數據*按照前述輸出控制信號，輸出第1之内部輸出信號對；而前述第1之輸出控制裝置*更包含第2之輸出控制裝置，作為前述第1之内部輸出信號對，係前述輸出控制信號為活性時，輸出對應於前述記憶數據的相互補信號，而在前述輸出控制信號為不活性時，一起輸出不活性的信號，接受前述模式檢測信號，按照前述操作模式確認信號，輸出第2之内部信號對，而前述第2之輸出控制裝置，更包含驅動信號選擇裝置，作為前述第2之内郜輸出信號對，係前述操作模式確認信號為活性時，輸出對應於前述模式檢測信號的相互補信號，在前述操作模式確認信號為不活性時•一起輸出不活性的信號，接受前述第1及前述第2之內部輸出信號，而皆為不活性時輸出不活性的驅動信號，其中之一方為活性時輸出對應的相互補的驅動信號對；及第1導電型的第1之MOS晶體管對，閘電位係藉由前述驅動信號對來控制，以串聯接連於第1及第2之電源間，且相互的連接點係接連於前述輸出節點。 /如申請專利範圍第2項之半導體記憶裝置，係具備有：前述輸出媛衝裝置，係包含第1之輸出控制裝置，用Μ接受前述記憶數據，按照前述輸出控1制信號，輸出第1之内部輸出信號對； (請先閱讀背而之注意事項再填寫本頁) 、va 级經满部中央標準局員工消費合作社印製 A7 B7 五、發明説明（）而前述第1之輸出控制裝置，更包含第2之輸出控制裝置，作為前述第1之内部輸出信號，係前述輸出控制信號為活性時輸出對應於前述記憶數據的相互補信號，在前述輸出控制信號為不活性時一起輸出不活性的信號，接受前述模式檢測信號，按照前述操作模式確認信號，輸出第2之内部信號對；而前述第2之輸出控制裝置，更包含第1導電型的第1之MOS晶體管對，作為前述第2之內部輸出信號，係前述操作模式確認信號為活性時輸出對應於前述撗式檢測信號的相互補的信號，在前述操作模式確認信號為不活性時一起輸出不活性的信號輸出，.而閘電位係藉由前述第1之內部信號對來控制，Μ串聯接連於第1及第2 之電源間，且相互的連接點係接連於前述輸出節點；及第1導電型的第2之MOS晶體管對·閘電位係藉由前述第2 之内部信號對來控制，Μ串聯接連於第1及第2之電源閘，且相互的連接點係接連於前述輸出節點。 <如申請專利範圃第4項之半導體記憶裝置，前述第2之 M9S晶體管對之閘寬，比前述第1之MOS晶體管對之閘寬小。 -------一—裝------訂-----ί 線 (請先閱讀背而之注意事項再填寫本頁)