KR960032488A - 연상메모리장치 - Google Patents

연상메모리장치 Download PDF

Info

Publication number
KR960032488A
KR960032488A KR1019960002599A KR19960002599A KR960032488A KR 960032488 A KR960032488 A KR 960032488A KR 1019960002599 A KR1019960002599 A KR 1019960002599A KR 19960002599 A KR19960002599 A KR 19960002599A KR 960032488 A KR960032488 A KR 960032488A
Authority
KR
South Korea
Prior art keywords
data line
potential
memory device
associative memory
data
Prior art date
Application number
KR1019960002599A
Other languages
English (en)
Inventor
쓰요시 오히라
Original Assignee
도자끼 시노부
가와사끼 세이데즈 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도자끼 시노부, 가와사끼 세이데즈 가부시끼가이샤 filed Critical 도자끼 시노부
Publication of KR960032488A publication Critical patent/KR960032488A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

고속으로 동작할 수 있음과, 동시에, 소비전력을 충분히 저감할 수 있는 본 발명의 연상메모리장치는, 모든 워드메모리의 동일 비트마다 설치되고, 스탠바이 상태시에 데이터선 및 반전데이터선을 프리차지전위로 프리차지하는 프리차지회로, 및 데이터의 기록동작 및 검색동작시에 데이터선 및 반전데이터선을 데이터에 따라서 드라이브하는 데이터선 드라이버와, 모든 프리차지회로에 동일한 프리차지전위를 공급하는 데이터선 전위발생 회로를 비치하고, 적어도 검색동작 개시전의 스탠바이 상태시의 데이터선 및 반전데이터선의 프리차지전위를, 전원전위 보다도 낮고, 또한 그라운드전위보다도 높은 중간전위, 바람직하기는 대략 중앙전위에 설정하는 것이다.

Description

연상메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 연상메모리장치의 1실시예의 블록도,
제2도(a)는 본 발명의 연상메모리장치에 있어서 사용되는 데이터선 전위발생회로의 1실시예의 구성회로도,
제3도는 본 발명의 연상메모리장치에 있어서 사용되는 데이터선 드라이버의 실시예의 구성회로도.

Claims (5)

  1. 소정비트열의 연상메모리셀로 된 워드메모리를 소정 워드행 가지고, 상기 모든 워드메모리의 동일 비트마다 데이터선 및 반전데이터선을 가지는 어레이메모리와, 상기 모든 워드메모리의 동일 비트마다 설치되고, 스탠바이 상태시에 상기 데이터선 및 반전데이터선을 프리차지전위로 프리차지하는 프리차지회로, 및 데이터의 기록동작 및 검색동작시에 상기 데이터선 및 반전데이터선을 상기 데이터에 따라서 드라이브하는 데이터선 드라이버와, 상기 모든 프리차지회로에 동일한 상기 프리차지전위를 공급하는 데이터선 전위 발생회로를 비치하고, 적어도 상기 검색동작 전의 상기 스탠바이 상태시의 상기 데이터선 및 반전데이터선의 상기 프리차지전위를, 전원전위보다도 낮고, 또한 그라운드전위보다도 높게 설정하는 것을 특징으로 하는 연상메모리장치.
  2. 제1항에 있어서, 상기 데이터선 드라이버와 상기 프리차지회로가 일체화되어서 이루어지는 연상메모리장치.
  3. 제1항 또는 제2항에 있어서, 또한 상기 워드메모리로부터의 데이터의 판독출력동작시에 발생하는 상기데이터선 및 반전데이터선의 차전압의 차이를 보정하는 데이터선 레벨컨트롤회로를 가지는 연상메모리장치
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 적어도 상기 검색동작 개시전의 상기 스탠바이 상태시의 상기 데이터선 및 반전데이터선의 상기 프리차지전위를, 상기 전원전위 및 상기 그라운드전위의 대략 중앙전위로 설정하는 연상메모리장치.
  5. 제1항 내지 제4항중의 어느 한 항에 있어서, 상기 연상메모리셀의 기억부는, SRAM 또는 ROM셀인 연상 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002599A 1995-02-03 1996-02-03 연상메모리장치 KR960032488A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7016969A JPH08212791A (ja) 1995-02-03 1995-02-03 連想メモリ装置
JP95-16969 1995-02-03

Publications (1)

Publication Number Publication Date
KR960032488A true KR960032488A (ko) 1996-09-17

Family

ID=11930924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002599A KR960032488A (ko) 1995-02-03 1996-02-03 연상메모리장치

Country Status (3)

Country Link
US (1) US5602770A (ko)
JP (1) JPH08212791A (ko)
KR (1) KR960032488A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999434A (en) * 1992-01-10 1999-12-07 Kawasaki Steel Corporation Hierarchical encoder including timing and data detection devices for a content addressable memory
US5619446A (en) * 1992-01-10 1997-04-08 Kawasaki Steel Corporation Hierarchical encoder including timing and data detection devices for a content addressable memory
US6182224B1 (en) 1995-09-29 2001-01-30 Cisco Systems, Inc. Enhanced network services using a subnetwork of communicating processors
US6035105A (en) * 1996-01-02 2000-03-07 Cisco Technology, Inc. Multiple VLAN architecture system
US5893929A (en) * 1996-04-29 1999-04-13 Intel Corporation Mutually controlled match-line-to-word-line transfer circuit
US6243667B1 (en) 1996-05-28 2001-06-05 Cisco Systems, Inc. Network flow switching and flow data export
US6308148B1 (en) * 1996-05-28 2001-10-23 Cisco Technology, Inc. Network flow data export
US5978885A (en) * 1996-06-17 1999-11-02 Hewlett Packard Co. Method and apparatus for self-timing associative data memory
US6212182B1 (en) 1996-06-27 2001-04-03 Cisco Technology, Inc. Combined unicast and multicast scheduling
US6434120B1 (en) 1998-08-25 2002-08-13 Cisco Technology, Inc. Autosensing LMI protocols in frame relay networks
US6304546B1 (en) 1996-12-19 2001-10-16 Cisco Technology, Inc. End-to-end bidirectional keep-alive using virtual circuits
EP0859366A1 (en) * 1997-02-12 1998-08-19 STMicroelectronics S.r.l. Associative memory device with optimized occupation, particularly for the recognition of words
US6862284B1 (en) * 1997-06-17 2005-03-01 Cisco Technology, Inc. Format for automatic generation of unique ATM addresses used for PNNI
US6212183B1 (en) 1997-08-22 2001-04-03 Cisco Technology, Inc. Multiple parallel packet routing lookup
US6512766B2 (en) * 1997-08-22 2003-01-28 Cisco Systems, Inc. Enhanced internet packet routing lookup
US6157641A (en) 1997-08-22 2000-12-05 Cisco Technology, Inc. Multiprotocol packet recognition and switching
US6343072B1 (en) 1997-10-01 2002-01-29 Cisco Technology, Inc. Single-chip architecture for shared-memory router
US7570583B2 (en) * 1997-12-05 2009-08-04 Cisco Technology, Inc. Extending SONET/SDH automatic protection switching
US6111877A (en) 1997-12-31 2000-08-29 Cisco Technology, Inc. Load sharing across flows
US6853638B2 (en) * 1998-04-01 2005-02-08 Cisco Technology, Inc. Route/service processor scalability via flow-based distribution of traffic
US6308219B1 (en) 1998-07-31 2001-10-23 Cisco Technology, Inc. Routing table lookup implemented using M-trie having nodes duplicated in multiple memory banks
US6182147B1 (en) * 1998-07-31 2001-01-30 Cisco Technology, Inc. Multicast group routing using unidirectional links
US6101115A (en) 1998-08-07 2000-08-08 Cisco Technology, Inc. CAM match line precharge
US6389506B1 (en) 1998-08-07 2002-05-14 Cisco Technology, Inc. Block mask ternary cam
US6771642B1 (en) 1999-01-08 2004-08-03 Cisco Technology, Inc. Method and apparatus for scheduling packets in a packet switch
KR100661669B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래시 메모리의 캠셀 검출회로
JP4732596B2 (ja) * 2000-03-03 2011-07-27 川崎マイクロエレクトロニクス株式会社 連想メモリ装置
CA2345845C (en) * 2001-04-30 2012-03-27 Mosaid Technologies Incorporated Bitline precharge
US6496439B1 (en) * 2001-06-29 2002-12-17 Stmicroelectronics, Inc. Content addressable memory (CAM) with battery back-up and low current, stand-by mode controller
US7019999B1 (en) * 2003-10-08 2006-03-28 Netlogic Microsystems, Inc Content addressable memory with latching sense amplifier
KR100532508B1 (ko) * 2004-03-12 2005-11-30 삼성전자주식회사 고속 동작이 가능한 캠
US7499303B2 (en) * 2004-09-24 2009-03-03 Integrated Device Technology, Inc. Binary and ternary non-volatile CAM
US20070247885A1 (en) 2006-04-25 2007-10-25 Renesas Technology Corp. Content addressable memory
US20080229154A1 (en) * 2007-03-13 2008-09-18 Esteves James I Self-referencing redundancy scheme for a content addressable memory
JP6441708B2 (ja) * 2015-02-25 2018-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144589A (en) * 1977-07-08 1979-03-13 Xerox Corporation Precharged data line driver

Also Published As

Publication number Publication date
JPH08212791A (ja) 1996-08-20
US5602770A (en) 1997-02-11

Similar Documents

Publication Publication Date Title
KR960032488A (ko) 연상메모리장치
US5319589A (en) Dynamic content addressable memory device and a method of operating thereof
US6504783B2 (en) Semiconductor device having early operation high voltage generator and high voltage supplying method therefor
JPH06282984A (ja) セルフリフレッシュによるｄｒａｍの電力管理装置および方法
JPH07211079A (ja) スタティックｒａｍ
KR970023375A (ko) 데이터 유지회로
KR100510484B1 (ko) 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치
JP2006040519A (ja) 単位ｓｒａｍ単位で初期化できる半導体装置
US20040013024A1 (en) Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating
KR970008622A (ko) 반도체 집직접회로장치
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
KR100491578B1 (ko) Srammos트랜지스터메모리셀의구동방법
JP3751740B2 (ja) 半導体メモリ装置の隔離ゲート制御方法及び回路
KR20040019927A (ko) 스태틱형 반도체 기억 장치 및 그 제어 방법
KR920006974A (ko) 다이너믹형 반도체기억장치
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
US5301160A (en) Computer including an integrated circuit having a low power selection control arrangement
US4380055A (en) Static RAM memory cell
US7102425B2 (en) High voltage generation circuit
KR100294450B1 (ko) 반도체메모리장치의어레이내부전원전압발생회로
KR960025776A (ko) 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치
JPH05198172A (ja) データ保有モードにおけるリフレッシュ短縮回路を備える半導体メモリ装置
US6125073A (en) Integrated semiconductor memory
US6137715A (en) Static random access memory with rewriting circuit
US6442055B1 (en) System and method for conserving power in a content addressable memory by providing an independent search line voltage

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid