KR950006854A - 반도체 기억장치 및 그 구동방법 - Google Patents

반도체 기억장치 및 그 구동방법 Download PDF

Info

Publication number
KR950006854A
KR950006854A KR1019940021444A KR19940021444A KR950006854A KR 950006854 A KR950006854 A KR 950006854A KR 1019940021444 A KR1019940021444 A KR 1019940021444A KR 19940021444 A KR19940021444 A KR 19940021444A KR 950006854 A KR950006854 A KR 950006854A
Authority
KR
South Korea
Prior art keywords
bit line
memory array
line pair
sense amplifier
driving
Prior art date
Application number
KR1019940021444A
Other languages
English (en)
Other versions
KR100263574B1 (ko
Inventor
야쓰히로 다사까
데쓰야 다나베
사또루 다노이
Original Assignee
진구지 준
오끼덴끼고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진구지 준, 오끼덴끼고오교 가부시끼가이샤 filed Critical 진구지 준
Publication of KR950006854A publication Critical patent/KR950006854A/ko
Application granted granted Critical
Publication of KR100263574B1 publication Critical patent/KR100263574B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

제1의 메모리 어레이(31)에 대한 기입 및 판독 장치의 리셋트 동작과, 다음에 활성화되는 제2의 메모리 어레이(32)에 대한 기입 및 판독동작의 셋트 동작과를, 타이밍적으로 오버랩하여 실시하는 것을 가능케하고, DRAM의 점유면적을 넓히지 않고 메모리 동작시간의 단축화를 도모한다.
메모리어레이(31)에 대한 엑세스 종료한 후, 전환소자(51a)를 오프하고, 워드선 WL31을 리셋트하고, 센스 앰프열(40)을 리셋트하여 비트선쌍 이퀼라이즈 소자(51b)에서 비트선쌍 BL31a/BL31b을 이퀄라이즈 하므로서 리셋트 동작과 타이밍적으로 중복하여, 메모리 어레이(32)의 워드선 WL32를 구동하고, 비트선쌍 이퀄라이즈소자(52b)을 오프한 후에 전환소자(52a)를 온하고, 이 메모리 어레이(32)에 대한 엑세스를 실시한다.

Description

반도체 기억장치 및 그 구동방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예를 나타내는 DRAM의 요부 구성도이다.

Claims (3)

  1. 복수의 워드선 및 비트선쌍의 교차 개소에 각각 접속된 정보 축적용의 메모리셀이 배열된 적어도 2개의 제1 및 제2의 메모리 어레이와, 상기 제1과 제2의 메모리어레이 사이에 배열되고, 상기 비트선쌍의 전위차를 검지, 증폭하는 센스 앰프열과, 상기 제1의 메모리어레이와 상기 센스 앰프열을 접속하는 제1의 스윗치 수단과, 상기 제2의 메모리 어레이와 상기 센스 앰프열을 접속하는 제2의 스윗치 수단을 구비하고, 로우 어드레스에 의거하는 상기 워드선의 선택동작과, 칼럼어드레스에 의거하는 상기 비트선쌍의 선택 동작과에 의하여, 상기 메모리셀에의 정보의 기입 또는 정보의 판독을 하는 반도체 기억장치에 있어서, 상기 센스 앰프열은, 상기 비트선쌍의 전위차가 나타나는 검지, 증폭단자상의 이 전위차를 검지, 증폭하는 복수의 센스 앰프와, 상기 검지, 증폭단자를 동전위로 하는 센스앰프 프리셋트 소자를 가지며, 상기 제1의 스윗치 수단은, 상기 제1의 메모리 어레이 비트선쌍을 동전위로 하는 제1의 비트선쌍 이퀄라이즈 소자와, 상기 센스앰프를 접속하는 제1의 전환소자와를 갖이며, 상기 제2의 스윗치 수단은, 상기 제2의 메모리 어레이의 비트선쌍을 동전위로하는 제2의 비트선쌍 이퀄라이즈 소자와, 상기 센스 앰프를 접속하는 제2의 전환소자를 갖는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 제1의 메모리 어레이의 워드선의 비활성동작 및 상기 비트선쌍을 동전위로 하는 이퀄라이즈 동작과, 상기 제2의 메모리 어레이의 비트선쌍의 전위차의 검지, 증폭동작과가, 전부 또는 일부에 있어서 중복하는 타이밍으로 실행되도록 상시 센스 앰프를 구동하는 제1의 구동회로와, 상기 제1, 제2의 비트선쌍 이퀄라이즈 소자를 각각 구동하는 제2, 제4의 구동회로와, 상기 제1, 제2의 전환소자를 각각 구동하는 제3, 제5의 구동회로와, 상기 센스 앰프프리셋트 소자를 구동하는 제6의 구동회로와, 상기 로우 어드레스에 의거하여 상기 제1또는 제2의 메모리 어레이가 선택된 동작에 이어서 제2또는 제1의 메모리 어레이가 선택된 것을 검지하는 기능을 가지며, 상기 제, 제2, 제3, 제4, 제5및 제6의 구동회로를 각각 독립적으로 제어하는 메모리 어레이 선택 상태 검출수단을, 설치한 것을 특징으로 하는 반도체 기억장치.
  3. 청구항 제1항의 반도체 기억장치를 이용하여, 상기 제1의 메모리 어레이에 대한 엑세스가 종료한 후, 상기 제1의 전환소자를 오프상태로 하고, 상기 제1의 메모리 어레이의 워드선을 리셋트하고, 상기 센스 앰프열을 리셋트하여 상기 제1의 비트선쌍 이퀄라이즈 소자로 상기 제1의 메모리 어레이의 비트선쌍을 이퀄라이즈하는 리셋트 동작을 실행하는 동시에, 상기 리셋트 동작과 타이밍적으로 중복하여, 상기 제2의 메모리 어레이의 워드선을 구동하고, 상기 제2의 비트선쌍 이퀄라이즈 소자를 오프상태로 한후에, 상기 제2의 전환소자를 온 상태로 하고, 상기 제2의 메모리 어레이에 대한 엑세스를 행하는 셋트 동작을, 실행하는 것을 특징으로 하는 반도체 기억장치의 구동방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940021444A 1993-08-31 1994-08-29 반도체 메모리 장치 KR100263574B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21602893A JP3178946B2 (ja) 1993-08-31 1993-08-31 半導体記憶装置及びその駆動方法
JP93-216028 1993-08-31

Publications (2)

Publication Number Publication Date
KR950006854A true KR950006854A (ko) 1995-03-21
KR100263574B1 KR100263574B1 (ko) 2000-08-01

Family

ID=16682170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021444A KR100263574B1 (ko) 1993-08-31 1994-08-29 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US5511030A (ko)
EP (1) EP0640976B1 (ko)
JP (1) JP3178946B2 (ko)
KR (1) KR100263574B1 (ko)
DE (1) DE69421480T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
JP2001501352A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト Ｄｒａｍ
US6094398A (en) * 1996-09-30 2000-07-25 Siemens Aktiengesellschaft DRAM including an address space divided into individual blocks having memory cells activated by row address signals
KR100269597B1 (ko) * 1997-05-29 2000-10-16 김영환 반도체 메모리
US7218564B2 (en) * 2004-07-16 2007-05-15 Promos Technologies Inc. Dual equalization devices for long data line pairs
CN105139888B (zh) * 2013-03-19 2018-11-09 西安紫光国芯半导体有限公司 一种存储器
US10090027B2 (en) * 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power
KR20200123802A (ko) * 2018-02-23 2020-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치 및 그 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253093A (ja) * 1984-05-30 1985-12-13 Fujitsu Ltd 半導体記憶装置
JPS6363196A (ja) * 1986-09-02 1988-03-19 Fujitsu Ltd 半導体記憶装置
JPS63166090A (ja) * 1986-12-26 1988-07-09 Toshiba Corp スタティック型メモリ
JPH01171195A (ja) * 1987-12-25 1989-07-06 Sony Corp メモリ装置
KR940008296B1 (ko) * 1991-06-19 1994-09-10 삼성전자 주식회사 고속 센싱동작을 수행하는 센스앰프
JPH0516117A (ja) * 1991-07-16 1993-01-26 Kubota Corp 無機質押出建材の凹凸模様付け方法

Also Published As

Publication number Publication date
JPH0773663A (ja) 1995-03-17
EP0640976A3 (en) 1995-10-11
DE69421480D1 (de) 1999-12-09
US5511030A (en) 1996-04-23
EP0640976B1 (en) 1999-11-03
KR100263574B1 (ko) 2000-08-01
EP0640976A2 (en) 1995-03-01
DE69421480T2 (de) 2000-06-15
JP3178946B2 (ja) 2001-06-25

Similar Documents

Publication Publication Date Title
KR100239958B1 (ko) 반도체 기억장치
KR970029841A (ko) 감소 칩 영역을 가진 반도체 메모리 소자
KR100197757B1 (ko) 다이나믹형 반도체메모리장치
KR920013447A (ko) 기록 주기동안 데이터의 변화에 따라 등화하는 열을 가지는 반도체메모리
KR930006725A (ko) 반도체 기억장치
KR100799945B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 워드선 다중선택 시험 방법
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
US6292383B1 (en) Redundant memory cell for dynamic random access memories having twisted bit line architectures
KR900003770B1 (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
US5323345A (en) Semiconductor memory device having read/write circuitry
KR940008202B1 (ko) 다이내믹형 반도체 기억장치
US5361233A (en) Semiconductor memory apparatus
KR950006854A (ko) 반도체 기억장치 및 그 구동방법
KR920013440A (ko) 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리
US6067270A (en) Multi-bank memory devices having improved data transfer capability and methods of operating same
US5894440A (en) Semiconductor memory device and data transferring structure and method therein
US5644543A (en) Semiconductor memory apparatus having sense amplifiers connected to both ends of a pair of bit lines
JP3678117B2 (ja) 半導体記憶装置およびその検査方法
KR880014569A (ko) 반도체 기억장치
KR20110006449A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리 장치 및 그 구동 방법
US5479373A (en) Semiconductor memory device having a plurality of blocks
US6324090B1 (en) Nonvolatile ferroelectric memory device
KR100298434B1 (ko) 센스 앰프 구동 회로
KR890004324A (ko) 선택적인 행 기입능력을 가진 해독/기입 메모리
KR910005309A (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee