KR930006725A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR930006725A KR930006725A KR1019920015948A KR920015948A KR930006725A KR 930006725 A KR930006725 A KR 930006725A KR 1019920015948 A KR1019920015948 A KR 1019920015948A KR 920015948 A KR920015948 A KR 920015948A KR 930006725 A KR930006725 A KR 930006725A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- internal data
- column
- data transfer
- internal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/34—Accessing multiple bits simultaneously
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
센스, 입출력게이트(1)은, 각 비트선대에 대응해 설치되고, 게이트와 드레인이 교차 결합된 MOS트랜지스터(9), (10)게이트드레인간에 설치된 분리트랜지스터(11)및 (12)와, 트랜지스터(9), (10)의 드레인을 내부 데이터 전달선에 접속하는 열선택게이터(7), (8)을 포함한다. 이 반도체기억장치는 테스트 모드시에 내부데이터 저달선을 소정전위에 프리차지하는 부하회로(4)와, 이 내부데이터 전달선의 전위변화에 의해, 불량한 메모리셀이 존재하는지의 여부를 판별하는 라인테스트회로(5)를 포함한다. 데이터 판독시에는, 분리트랜지스터가 오프상태에서 열선택게이트(7), (8)이 도통상태가 되고, 내부데이터 전달선의 전위가 트랜지스터(9)또는 (10)의 방전을 통해서 변화한다.
이구성은 센스앰프와 판독게이트가 공용되는 구성이므로, 고속으로 데이터의 판독이 가능하고 또 최대 1행의 메모리셀의 테스트를 동시에 실행할 수 있기 때문에 테스트 시간이 단축되는 고집적화된 반도체 기억장치를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한실시예인 반도체기억장치의 전체의 구성을 개략적으로 표시하는 블록도,
제4도는 이 발명의 한 실시예인 반도체기억장치의 동작을 표시하는 신호 파형도.
Claims (2)
- 행 및 열로된 매트릭상으로 배열된 복수의 메모리셀을 포함하는 메모리셀 어레이, 각각에 상기 매트릭스의 일열의 메모리셀이 접속되는 복수의 열선, 내부기록 데이터 및 내부판독 데이터를 전달하기 위한 내부데이터 전달선, 주여된 어드레스에 응답해서 열선택신호를 발생하기 위한 열선택수단 상기 열선택신호에 응답해서 대응하는 열선을 상기 내부데이터 전달선에 접속하기 위한 열접속수단, 각 상기 열선에 설치되고, 대응하는 열선상의 전위를 검지하고 증폭하기 위한 증폭수단, 상기 증폭수단은 이 대응하는 열선상의 전위를 검출하기 위한 검출노드와 이 검출된 전위를 증폭하고 또 래치하기 위한 래치노드를 구비하고 있고, 또 상기 래치노드는 상기 열 접속수단에 결합되고, 각 상기 증폭수단의 상기 래치노드와 상기 검출노드 사이에 설치되고, 이 래치노드와 검출노드를 분리하기 위한 분리수단, 부여된 어드레스에 응답해서 상기 매트릭스의 대응하는 1행의 메모리셀을 선택하기 위한 행선택수단, 및 상기 행선택수단에 의해 행선택 및 열선택신호 발생후, 상기 래치노드와 상기 검출노드를 접속하도록 분리제어 신호를 발생해 상기 분리수단에 부여하기 위한 제어수단을 구비하는 반도체 기억장치.
- 행 및 열로부터 되는 매트릭스상으로 배열된 복수의 메모리셀을 포함하는 메모리셀 어레이, 각각에 상기 매트릭스의 1열의 메모리셀이 접속되는 복수이 열선, 내부기록데이터 및 내부판독 데이터를 전달하기 위한 내부데이터 전달선, 상기 내부데이터 전달선을 소정전위에 프리차지하기 위한 프리차지수단, 각 상기열선에 대응해서 설치되고, 대응하는 열선상의 전위를 검지하고 중폭하기 위한 증폭수단, 상기 증폭수단을 대응하는 열선상의 전위를 검출하기 위한 검출노드와 이 검출된 전위를 증푹하고 또 래치하기 위한 래치노드를 포함하고, 상기 래치노드와 상기 검출노드사이에 설치되고, 이 래치노드와 이 검출노드를 분리하기 위한 분리수단, 테스트모드 지시신호에 응답해서 상기 내부데이터 전달선에 관련되는 모든 열선을 상기 내부데이터 전달선에 접속하기 위한 열 접속수단, 상기 열 접속수단은 상기 래치노드를 상기 내부데이터 전달선에 접속하고 또 상기 테스트 모드지시신호와 상기 내부데이터 전달선상의 전위에 응답해서 상기 내부데이터 전달선에 접속된 열선의 결함메모리셀이 존재하는지의 여부를 판별하기 위한 판별수단을 구비한, 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP91-221863 | 1991-09-02 | ||
JP3221863A JPH0620465A (ja) | 1991-09-02 | 1991-09-02 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930006725A true KR930006725A (ko) | 1993-04-21 |
KR950014559B1 KR950014559B1 (ko) | 1995-12-05 |
Family
ID=16773373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920015948A KR950014559B1 (ko) | 1991-09-02 | 1992-09-02 | 반도체 기억장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5305261A (ko) |
JP (1) | JPH0620465A (ko) |
KR (1) | KR950014559B1 (ko) |
DE (1) | DE4214970C2 (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450426A (en) * | 1992-12-18 | 1995-09-12 | Unisys Corporation | Continuous error detection using duplicate core memory cells |
US5864565A (en) | 1993-06-15 | 1999-01-26 | Micron Technology, Inc. | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit |
EP0634751B1 (en) * | 1993-06-30 | 2001-03-14 | STMicroelectronics, Inc. | Method and apparatus for parallel testing of memory |
KR0121777B1 (ko) * | 1994-05-23 | 1997-12-05 | 김영환 | 고속 동작용 감지 증폭기 |
US5511164A (en) | 1995-03-01 | 1996-04-23 | Unisys Corporation | Method and apparatus for determining the source and nature of an error within a computer system |
US5610867A (en) * | 1995-09-28 | 1997-03-11 | International Business Machines Corporation | DRAM signal margin test method |
KR100413637B1 (ko) * | 1995-12-25 | 2004-03-31 | 오끼 덴끼 고오교 가부시끼가이샤 | 개량된열선택신호를출력하는열디코더를구비한반도체메모리장치 |
US5883844A (en) * | 1997-05-23 | 1999-03-16 | Stmicroelectronics, Inc. | Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof |
US5901078A (en) * | 1997-06-19 | 1999-05-04 | Micron Technology, Inc. | Variable voltage isolation gate and method |
KR100333536B1 (ko) * | 1998-05-29 | 2002-08-27 | 주식회사 하이닉스반도체 | 센스앰프를이용하여테스트를수행하는메모리소자 |
US6018484A (en) * | 1998-10-30 | 2000-01-25 | Stmicroelectronics, Inc. | Method and apparatus for testing random access memory devices |
JP3535766B2 (ja) | 1999-04-13 | 2004-06-07 | Necエレクトロニクス株式会社 | 半導体記憶装置 |
JP2002170399A (ja) * | 2000-12-05 | 2002-06-14 | Fujitsu Ltd | 半導体装置 |
US6418044B1 (en) * | 2000-12-28 | 2002-07-09 | Stmicroelectronics, Inc. | Method and circuit for determining sense amplifier sensitivity |
KR100400309B1 (ko) | 2001-05-04 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 내부 동작명령 발생장치 및 방법 |
JP2003085997A (ja) * | 2001-09-07 | 2003-03-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
EP1363132B1 (en) * | 2002-05-13 | 2007-09-05 | STMicroelectronics Pvt. Ltd | A method and device for testing of configuration memory cells in programmable logic devices (PLDS) |
JP2003331578A (ja) * | 2002-05-14 | 2003-11-21 | Toshiba Corp | メモリシステム及びそのデータ書き込み方法 |
DE10244516B4 (de) * | 2002-09-25 | 2006-11-16 | Infineon Technologies Ag | Integrierte Schaltung mit einer Eingangsschaltung |
US6972994B2 (en) * | 2004-03-09 | 2005-12-06 | Silicon Storage Technology, Inc. | Circuit and a method to screen for defects in an addressable line in a non-volatile memory |
DE102005000841B4 (de) * | 2005-01-05 | 2007-04-05 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit Anpassung des Bewertungsverhaltens von Leseverstärkern |
US7152192B2 (en) * | 2005-01-20 | 2006-12-19 | Hewlett-Packard Development Company, L.P. | System and method of testing a plurality of memory blocks of an integrated circuit in parallel |
KR100649351B1 (ko) * | 2005-03-31 | 2006-11-27 | 주식회사 하이닉스반도체 | 저전압용 반도체 메모리 장치 |
KR100824779B1 (ko) * | 2007-01-11 | 2008-04-24 | 삼성전자주식회사 | 반도체 메모리 장치의 데이터 출력 경로 및 데이터 출력방법 |
DE102016100630B4 (de) * | 2016-01-15 | 2020-10-01 | Infineon Technologies Ag | Speichervorrichtung und Verfahren zum Testen einer Speichervorrichtung |
CN109093032A (zh) * | 2018-07-02 | 2018-12-28 | 江苏赫芝电气有限公司 | 一种三极管自动切筋机及其切割方法 |
EP4258266A4 (en) * | 2022-02-18 | 2024-04-17 | Changxin Memory Tech Inc | TEST METHOD FOR MEMORY CHIP AND RELATED DEVICE |
CN116580750B (zh) * | 2023-07-07 | 2023-12-01 | 长鑫存储技术有限公司 | 存储器的工艺缺陷筛选方法、装置、电子设备和存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6425399A (en) * | 1987-07-21 | 1989-01-27 | Fujitsu Ltd | Programmable device and its test method |
JPH01106400A (ja) * | 1987-10-19 | 1989-04-24 | Hitachi Ltd | 半導体記憶装置 |
JPH01264692A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 半導体メモリ回路 |
EP0387379B1 (de) * | 1989-03-16 | 1995-01-18 | Siemens Aktiengesellschaft | Integrierter Halbleiterspeicher vom Typ DRAM und Verfahren zu seinem Testen |
JP2779538B2 (ja) * | 1989-04-13 | 1998-07-23 | 三菱電機株式会社 | 半導体集積回路メモリのためのテスト信号発生器およびテスト方法 |
JP2518401B2 (ja) * | 1989-06-14 | 1996-07-24 | 三菱電機株式会社 | 半導体記憶装置 |
JPH0395794A (ja) * | 1989-09-06 | 1991-04-22 | Sharp Corp | 差動増幅器 |
JP2792258B2 (ja) * | 1991-04-19 | 1998-09-03 | 松下電器産業株式会社 | ダイナミックramの読み出し回路 |
-
1991
- 1991-09-02 JP JP3221863A patent/JPH0620465A/ja active Pending
-
1992
- 1992-04-23 US US07/873,431 patent/US5305261A/en not_active Expired - Lifetime
- 1992-05-06 DE DE4214970A patent/DE4214970C2/de not_active Expired - Fee Related
- 1992-09-02 KR KR1019920015948A patent/KR950014559B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0620465A (ja) | 1994-01-28 |
US5305261A (en) | 1994-04-19 |
DE4214970A1 (de) | 1993-03-04 |
DE4214970C2 (de) | 1995-06-01 |
KR950014559B1 (ko) | 1995-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930006725A (ko) | 반도체 기억장치 | |
US4464750A (en) | Semiconductor memory device | |
US4879692A (en) | Dynamic memory circuit with improved sensing scheme | |
US5181205A (en) | Short circuit detector circuit for memory arrays | |
KR870000708A (ko) | 동작검사를 행하는 반도체 메모리 장치 | |
KR890012312A (ko) | 반도체 기억장치 | |
KR910010519A (ko) | 반도체 메모리 회로장치 | |
KR920013474A (ko) | 용장 기억 소자를 포함하는 메모리를 가진 집적회로 및 메모리의 동작 방법 | |
KR920013447A (ko) | 기록 주기동안 데이터의 변화에 따라 등화하는 열을 가지는 반도체메모리 | |
US4897817A (en) | Semiconductor memory device with a built-in test circuit | |
KR920013472A (ko) | 반도체 기억장치 | |
US5519712A (en) | Current mode test circuit for SRAM | |
KR890004332A (ko) | 반도체 기억장치 | |
KR920005161A (ko) | 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거최적화회로 및 방법 | |
KR970022773A (ko) | 다중 뱅크 메모리 설계 및 그를 이용한 시스템과 방법 | |
US5323345A (en) | Semiconductor memory device having read/write circuitry | |
KR970010078B1 (ko) | 반도체 기억장치 | |
KR860003604A (ko) | 반도체 메모리 장치 | |
US4045785A (en) | Sense amplifier for static memory device | |
EP0023655B1 (en) | Semiconductor memory device | |
JPH04212799A (ja) | テスト回路内蔵半導体メモリ | |
KR960008849A (ko) | 반도체 기억장치 | |
KR920013440A (ko) | 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리 | |
US5299163A (en) | Semiconductor memory device with discriminator for diagnostic mode of operation | |
KR960012791B1 (ko) | 칩의 신뢰성검사를 위한 테스트회로와 이를 구비하는 반도체메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081201 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |