KR890004332A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR890004332A
KR890004332A KR1019880009903A KR880009903A KR890004332A KR 890004332 A KR890004332 A KR 890004332A KR 1019880009903 A KR1019880009903 A KR 1019880009903A KR 880009903 A KR880009903 A KR 880009903A KR 890004332 A KR890004332 A KR 890004332A
Authority
KR
South Korea
Prior art keywords
complementary data
data line
coupled
data lines
semiconductor memory
Prior art date
Application number
KR1019880009903A
Other languages
English (en)
Other versions
KR0127680B1 (ko
Inventor
야스시 다까하시
마사미찌 이시하라
가즈히꼬 가지가야
도시유끼 사꾸다
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62196203A external-priority patent/JPS6442100A/ja
Priority claimed from JP62211185A external-priority patent/JP2558290B2/ja
Priority claimed from JP62263495A external-priority patent/JPH01106400A/ja
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890004332A publication Critical patent/KR890004332A/ko
Application granted granted Critical
Publication of KR0127680B1 publication Critical patent/KR0127680B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

요약없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 관한 다이나믹형 RAM의 제 1 실시예를 도시한 회로도, 제 2 도는 본 발명에 관한 다이나믹형 RAM의 제 2 실시예를 도시한 주요부 회로도, 제 3 도는 본 발명에 관한 다이나믹형 RAM의 제 3 실시예를 도시한 주요부 회로도.

Claims (16)

  1. 각각의 메모리셀이 결합된 여러개의 데이타선, 상기 메모리셀에 결합된 워드선, 상기 워드선에 결합된 선택수단, 상기 메모리셀에 데이타를 라이트하기 위한 리이트 수단, 상기 여러개의 데이타선에 접속되고 각 데이타선의 전위가 실질적으로 서로 같은가, 다른가를 검출하는 검출수단을 갖는 반도체 기억장치.
  2. 제 1 의 상보 데이타선쌍, 상기 제 1 의 상보 데이타선쌍 중 한쪽의 데이타선에 결합된 메모리셀, 상기 제 1 의 상보 데이타선쌍에 결합되고 그 사이의 전위차를 증폭하기 위한 증폭수단, 제 2 의 상보 데이타선쌍, 상기 제 2 의 상보 데이타선쌍 중 한쪽의 데이타선에 결합된 메모리셀, 상기 제 2 의 상보 데이타선쌍에 결합되고 그 사이의 전위차를 증폭하기 위한 증폭수단, 상기 메모리셀에 데이타의 라이트를 행하는 라이트수단, 상기 제 1, 제 2 의 상보 데이타선의 각각에 있어서의 한쪽의 데이타선이 결합되는 제 1 의 입력단자와 상기 제 1 , 제 2 의 상보 데이타선의 각각에 있어서의 다른쪽의 데이타선이 결합되는 제 2 의 입력단자를 갖고 상기 제 1, 제 2 의 입력단자 사이에서의 전위차에 따른 검출신호를 형성하는 검출수단을 갖는 반도체 기억장치.
  3. 메모리셀이 결합되는 상보 데이타선의 신호가 게이트에 공급된ㄴ MOSFET와 상기 MOSFET의 드레인으로부터의 출력신호에 따라서 대응하는 상보 데이타선의 레벨의 일치/불일치를 검출하는 검출수단을 갖는 반도체 기억장치.
  4. 특허청구의 범위 제 3 항에 있어서, 상기 MOSFET는 비반전과 반전의 상보 데이타선에 각각 대응한 것이 병렬형태로 결합되고, 그 출력신호는 상기 검출수단에 입력되는 반도체 기억장치.
  5. 특허청구의 범위 제 3 항에 있어서, 상기 MOSFET는 비반전과 반전의 상보 데이타선에 각각 대응한 것이 직렬형태로 결합되고, 그 출력신호는 상기 검출수단에 입력되는 반도체 기억장치.
  6. 특허청구의 범위 제 3 항에 있어서, 상기 MOSFET는 그 소오스가 기준전위점에 결합되고, 그 드레인의 출력은 상보 데이타선의 증폭 출력으로서도 사용되고, 리드용 칼럼스위치 MOSFET를 거쳐서 리드용 공통 상보 데이타선에 결합되고, 상기 리드용 칼럼스위치는 소정의 동작모드일 때 여러개의 상보 데이타선에 대응한 것이 동시에 ON 상태로 되는 기능이 부가되어 상기 공통 상보 데이타선에 상기 검출수단이 마련되는 반도체 기억장치.
  7. 특허청구의 범위 제 3 항에 있어서, 상기 MOSFET의 드레인의 출력은 선택된 워드선이 존재하는 메모리 어레이에 대응한 것이 실질적으로 유효하게 되는 반도체 기억장치.
  8. 특허청구의 범위 제 3 항에 있어서, 상기 상보 데이타선은 서로 형팽으로 배치되고, 여러개로 되는 같은 수의 다이나믹형 메모리셀의 입출력 노드와 센스 증폭기의 1쌍의 입출력노드가 결합되는 반도체 기억장치.
  9. 메모리셀의 데이타 입출력단자가 결합되는 여러개의 비트선을 입력 캐패시터를 거쳐서 공통 데이타선에 접속하는 제 1 스위치 소자와 상기 제 1 스위치소자를 선택적으로 전원단자에 접속 가능하게 하는 제 2 스위치 소자를 포함하는 리드용 선택 스위치회로, 상기 리드용 선택 스위치회로에 포함되는 제 2 스위치소자를 일괄 선택할 수 있는 선택수단, 상기 선택수단에 의해 제 2 스위치 소자가 일괄 선택될 때 공통 데이타선의 레벨의 일치/불일치를 판정하는 판정수단을 갖는 반도체 기억장치.
  10. 특허청구의 범위 제 9 항에 있어서, 상기 선택수단은 테스트 모드의 설정에 응답해서 상기 제 2 스위치 소자를 일괄 선택할 수 있는 칼럼 어드레스 디코더인 반도체 기억장치.
  11. 특허청구의 범위 제 9 항에 있어서, 상기 판정수단은 공통 데이타선쌍의 레벨에 대해서 배타적 논리합을 취해서 서로 레벨의 일치/불일치를 판정하는 반도체 기억장치.
  12. 특허청구의 범위 제 11항에 있어서, 상기 메모리셀은 다이나믹형 메모리셀인 반도체 기억장치.
  13. 소정의 동작모드의 지정에 의해 센스증폭기가 동작을 개시한 다음에 메모리셀이 결합되는 여러개의 상보 데이타선을 서로 단락하는 수단을 갖는 다이나믹형 RAM.
  14. 특허청구의 범위 제 13항에 있어서, 상기 상보 데이타선의 서로를 단락하는 수단은 상보 데이타선을 공통 상보 데이타선에 선택적으로 결합하는 칼럼스위치를 다중선택에 의해 실행되는 다이나믹형 RAM.
  15. 특허청구의 범위 제 14항에 있어서, 상기 칼럼스위치의 선택단자에 공급되는 다중선택을 위한 선택레벨은 통상의 선택레벨에 대해서 낮은 레벨로 설정되는 다이나믹형 RAM.
  16. 특허청구의 범위 제 15항에 있어서, 상기 소정의 동작모드일 때 공통 상보 데이타선의 신호는 양신호의 일치/불일치를 검출하는 검출수단에 입력되고, 이 검출수단의 출력신호는 출력버퍼를 통해서 외부단자에서 출력되는 다이나믹형 RAM.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019880009903A 1987-08-07 1988-08-03 반도체 기억장치 KR0127680B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP62196203A JPS6442100A (en) 1987-08-07 1987-08-07 Dynamic type ram
JP62-196203 1987-08-07
JP62-211185 1987-08-25
JP62211185A JP2558290B2 (ja) 1987-08-25 1987-08-25 半導体記憶装置
JP62263495A JPH01106400A (ja) 1987-10-19 1987-10-19 半導体記憶装置
JP62-263495 1987-10-19

Publications (2)

Publication Number Publication Date
KR890004332A true KR890004332A (ko) 1989-04-21
KR0127680B1 KR0127680B1 (ko) 1998-04-03

Family

ID=27327211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009903A KR0127680B1 (ko) 1987-08-07 1988-08-03 반도체 기억장치

Country Status (2)

Country Link
US (1) US4991139A (ko)
KR (1) KR0127680B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063202A (ko) * 2017-11-06 2020-06-04 보레알리스 아게 조합된 순차적인 병렬 반응기 구성

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346188A (ja) * 1989-07-13 1991-02-27 Mitsubishi Electric Corp 半導体記憶回路
US5168501A (en) * 1990-02-06 1992-12-01 Unisys Corporation Method for checking hardware errors
JP2825135B2 (ja) * 1990-03-06 1998-11-18 富士通株式会社 半導体記憶装置及びその情報書込読出消去方法
US5301155A (en) * 1990-03-20 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Multiblock semiconduction storage device including simultaneous operation of a plurality of block defect determination circuits
US5231605A (en) * 1991-01-31 1993-07-27 Micron Technology, Inc. DRAM compressed data test mode with expected data
JPH04322000A (ja) * 1991-04-23 1992-11-11 Hitachi Ltd 半導体記憶装置
JPH0554654A (ja) * 1991-08-27 1993-03-05 Nec Corp ダイナミツクｒａｍ
JP2991546B2 (ja) * 1991-10-07 1999-12-20 株式会社東芝 半導体集積回路
US5241500A (en) * 1992-07-29 1993-08-31 International Business Machines Corporation Method for setting test voltages in a flash write mode
US5809038A (en) * 1997-07-24 1998-09-15 Micron Technology, Inc. Method and apparatus for reading compressed test data from memory devices
US6023428A (en) * 1997-07-28 2000-02-08 Texas Instruments Incorporated Integrated circuit device having a memory array with segmented bit lines and method of operation
JP3820006B2 (ja) * 1997-09-19 2006-09-13 株式会社ルネサステクノロジ 半導体装置
EP0947994A3 (en) * 1998-03-30 2004-02-18 Siemens Aktiengesellschaft Reduced signal test for dynamic random access memory
US6295618B1 (en) * 1998-08-25 2001-09-25 Micron Technology, Inc. Method and apparatus for data compression in memory devices
JP3874234B2 (ja) * 2000-04-06 2007-01-31 株式会社ルネサステクノロジ 半導体集積回路装置
KR100610015B1 (ko) * 2004-09-10 2006-08-09 삼성전자주식회사 오픈 비트라인 셀 구조의 번인 테스트 스킴을 갖는 메모리장치 및 그 방법
JP2008191444A (ja) * 2007-02-06 2008-08-21 Nec Electronics Corp 表示ドライバｉｃ
TWI550293B (zh) * 2015-09-09 2016-09-21 力晶科技股份有限公司 晶圓級動態預燒測試方法
CN113345509B (zh) * 2021-05-25 2022-05-13 长江存储科技有限责任公司 地址线的测试样品及其测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53134337A (en) * 1977-03-25 1978-11-22 Hitachi Ltd Sense circuit
US4654849B1 (en) * 1984-08-31 1999-06-22 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
US4686456A (en) * 1985-06-18 1987-08-11 Kabushiki Kaisha Toshiba Memory test circuit
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
JP2523586B2 (ja) * 1987-02-27 1996-08-14 株式会社日立製作所 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063202A (ko) * 2017-11-06 2020-06-04 보레알리스 아게 조합된 순차적인 병렬 반응기 구성

Also Published As

Publication number Publication date
KR0127680B1 (ko) 1998-04-03
US4991139A (en) 1991-02-05

Similar Documents

Publication Publication Date Title
US4464750A (en) Semiconductor memory device
KR890004332A (ko) 반도체 기억장치
KR910000738B1 (ko) 동작 테스트실행에 적합한 반도체 집적회로
US5243573A (en) Sense amplifier for nonvolatile semiconductor storage devices
US4428068A (en) IC with built-in electrical quality control flag
KR930006725A (ko) 반도체 기억장치
KR870010551A (ko) 다이나믹 ram
US4720818A (en) Semiconductor memory device adapted to carry out operation test
KR900008526A (ko) 반도체 기억장치
KR0161510B1 (ko) 반도체 메모리 장치
KR880010422A (ko) 반도체 기억장치
US5519712A (en) Current mode test circuit for SRAM
KR870009395A (ko) 불휘발성 메모리 회로
KR920022291A (ko) 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치
KR880013172A (ko) 반도체 메모리
US4045785A (en) Sense amplifier for static memory device
KR910001744A (ko) 반도체 기억장치
KR910013285A (ko) 불휘발성 반도체메모리
KR970030584A (ko) 반도체 기억장치
US4899309A (en) Current sense circuit for a ROM system
KR930018592A (ko) 병렬 테스트 회로
KR950001773A (ko) 반도체 메모리 장치
KR900008523A (ko) 반도체 메모리 소자
KR880014569A (ko) 반도체 기억장치
JP2513623B2 (ja) スタティック型メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021011

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee