KR950006211B1 - 바꿔쓰기 및 일괄소거 가능한 불휘발성 반도체기억장치(Flash EEPROM) - Google Patents

바꿔쓰기 및 일괄소거 가능한 불휘발성 반도체기억장치(Flash EEPROM) Download PDF

Info

Publication number
KR950006211B1
KR950006211B1 KR1019910003747A KR910003747A KR950006211B1 KR 950006211 B1 KR950006211 B1 KR 950006211B1 KR 1019910003747 A KR1019910003747 A KR 1019910003747A KR 910003747 A KR910003747 A KR 910003747A KR 950006211 B1 KR950006211 B1 KR 950006211B1
Authority
KR
South Korea
Prior art keywords
memory cell
memory cells
memory
high voltage
source
Prior art date
Application number
KR1019910003747A
Other languages
English (en)
Other versions
KR910020739A (ko
Inventor
다께시 나까야마
야스시 데라다
가즈오 고바야시
마사노리 하야시고시
요시가즈 미야와끼
Original Assignee
미쓰비시뎅끼가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시뎅끼가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시뎅끼가부시끼가이샤
Publication of KR910020739A publication Critical patent/KR910020739A/ko
Application granted granted Critical
Publication of KR950006211B1 publication Critical patent/KR950006211B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

내용 없음.

Description

바꿔쓰기 및 일괄소거 가능한 불휘발성 반도체기억장치(Flash EEPROM)
제1도는 이 발명의 한 실시예에 의한 불휘발성 반도체기억장치의 블럭도.
제2도는 제1도의 기억장치에 외부 CPU가 접속된 상태를 표시하는 도면.
제3도는 제1도의 기억장치의 소거동작의 동작을 표시하는 플로우챠트도.
제4도는 제1도의 기억장치의 각종동작에 있어서의 워드선, 비트선 및 소스선의 전위의 상태를 표시하는 도면.
제5도는 이 발명의 다른 실시예에 의한 불휘발성 반도체기억장치의 블럭도.
제6도는 이 발명의 또다른 실시예에 의한 불휘발성 반도체기억장치의 블럭도.
제7도는 종래의 불휘발성 반도체장치의 블럭도.
제8도는 제7도의 메모리셀 어레의 메모리셀의 구체적배열을 표시하는 도.
제9도는 제7도의 메모리셀의 구체적 구조를 표시하는 도면.
제10a도는 제7도의 메모리셀의 기록동작에서 소거동작으로 옮겼을 경우의 메모리 트랜지스터의 스레숄드전압의 변화를 표시하는 도면.
제10b도는 제7도에 있어서 기록동작후에 일괄 소거를 행한 경우의 메모리 트랜지스터의 스레숄드전압의 변화를 표시하는 도면.
제11도는 제10a도에 대응하는 소거동작의 동작을 표시하는 플로우챠트도.
제12도는 제7도에 있어서 각종동작에 있어서의 워드선, 비트선 및 소스선의 전위의 상태를 표시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 콘트롤게이트 2 : 플로팅게이트
3 : 드레인 4 : 소스
5 : 반도체기판 6 : 절연막
7 : 어드레스버퍼 8 : 컬럼디코더
9 : 로우디코더 10 : 고전압스위치
13 : Y케이트 14 : 메모리셀어레이
15 : 비트선 16 : 워드선
17 : 소스선 18 : 메모리셀
19 : 고전압제어회로 20 : 제어신호버퍼
21 : 제어회로 22 : 어레이소스스위치
23 : 소거동작제어회로 24 : 고전압발생회로
25 : 소거펄스발생회로 26 : 자동소거제어회로
27 : 블럭디코더 28 : 고전압제어회로
29 : 소거동작제어회로 30 : 제어신호버퍼
또한, 각도중 동일부호는 동일 또는 상당부분을 표시한다.
이 발명은 불휘발성 반도체기억장치에 관한 것으로서, 특히 전기적으로 바꿔쓰기 가능하고 또한 일괄소거 가능한 불휘발성 반도체기억장치(FLASH EEPROM)에 관한 것이다.
제7도는 종래의 불휘발성 반도체기억장치의 블록도이다. 도면에 있어서, 불휘발성반도체기억장치는, 기억하여야 할 메모리셀의 어드레스가 입력되는 어드레스버퍼(7)와, 칼럼어드레스가 입력되는 컬럼디코더(8)와, 로우어드레스가 입력되는 로우디코더(9)와, 워드선의 전위를 전환하는 고전압스위치(10)와, 데이터의 입출력이 행하여지는 I/O버퍼(11)와, 판독된 데이터의 증폭 또는 기록데이타를 유지하기위한 센스앰프/기억드라이버(12)와, 소정의 비트선을 선택하기위한 Y게이트(13)와, 매트릭스중에 배열된 메모리셀이 배치되는 메모리셀어레이(14)와, 메모리셀어레이(14)에 주어지는 고전압을 제어하는 고전압제어회로(19)와, 제어신호가 입력되는 제어신호버퍼(20)와, 각종의 동작을 제어하기 위한 제어회로(21)와, 메모리셀어레이의 소스의 전위를 전환하는 어레이 소스스위치(22)와를 포함한다. 메모리셀어레이(14)에는 1개의 메모리셀의 구성이 대표적으로 도시되어 있다. 메모리셀(18)은 1개의 비트선(15)과 워드선(16)과의 교차부에 배치된다. 메모리셀(18)의 드레인에는 비트선(15)가 접속된다. 메모리셀(18)의 소스에는 소스선(17)이 접속되고 소스선(17)의 다른쪽은 어레이소스스위치(22)에 접속된다.
메모리셀(18)의 플로팅게이트에는 워드선(16)이 접속된다.
다음에 이상과 같이 구성된 불휘발성 반도체기억장치의 동작에 관하여 설명한다.
이 불휘발성 반도체기억장치의 동작은 기록, 소거, 판독 동작의 각각으로 나누어지며 기록동작전에는 반드시 전(全)어드레스의 메모리셀에 포함되어 있는 정보의 소거를 행할 필요가 있다. 우선, 기록동작에 관하여 설명한다. 기록을 행하려고하는 어드레스의 어드레스데이터를 어드레스버퍼(7)를 사이에두고 입력하고 기록을 가능하게하는 제어신호를 제어신호버퍼(20)를 사이에두고 입력한다.
다음에 고전압제어회로(19)의 고전압(VPP)을 준다. 입력된 어드레스데이터는 로우디코더(9)에 의하여 디코드되고 1개의 워드선이 선택된다. 입력된 고전압(VPP)은 고전압제어회로(19)에서 제어되고, 고전압 스위치(10)에 인가된다. 선택된 워드선의 고전압스위치(10)는 선택된 워드선을 고전압으로 하고, 다른 비선택의 워드선의 고전압스위치는 OV를 출력한다.
한편, I/O버퍼(11)를 사이에 두고 입력된 데이타는 기록드라이버(12)에 있어서 래치된다. 기록드라이버(12)는 컬럼디코더(8)에 의하여 선택된 Y게이트(13)을 사이에 두고 정보 "0"을 기록하는 비트를 포함한 비트선에 고전압을 정보 "1"를 기록하는 비트를 포함하는 비트선에 OV의 전위를 준다. 이때, 소스선(17)의 전위는 제어회로(21)에서 출력된 신호에 의거하여 전환된 어레이 소스스위치(22)에 의하여 그 전위는 OV로 유지된다.
여기서 메모리셀(18)의 개략구조에 관하여 제9도를 참조하여 설명한다. 반도체기판(5)의 주면상에 소정의 간격을 두고 2개의 불순영역이 형성되고 그 한쪽의 드레인(3)으로되며 그 다른쪽이 소스(4)로 된다. 드레인(3)과 소스(4)와의 사이에 끼워진 반도체기판(5)의 영역상에 절연막(6)이 형성되고, 다시금 그위에 플로팅게이트(2)가 형성된다. 플로팅게이트(2)상에 절연체를 사이에두고 제어전극(1)이 형성된다.
이와같은 구성에 있어서 정보 "0"이 기록되는 메모리셀에 있어서는 콘트롤게이트(1) 즉, 워드선(16)에 고전압(VPP), 드레인(3) 즉 비트선(15)에 기록전압(VBR), 소스(4) 즉, 소스선(17)에 전위 OV가 인가되어 있다.
따라서 이 상태에 있어서 메모리셀의 드레인(3) 근방에서 애벌랜치(Avalanche)항복이 일어나며, 핫일렉트론(열전자)이 발생한다. 콘트로게이트(1)의 고전압에 의하여 가속된 핫일렉트론이 산화막(6)에 의한 장벽을 뛰어넘어서 플로팅게이트(2)에 주입되어 거기서 축적된다. 이 기록동작에 의하여 정보"0"를 기록한 메모리 트랜지스터의 스레숄드전압은 기록동작전에 보다 높게되고 즉 콘트롤게이트(1)에 전원전압(Vcc)(5V)을 부여하여도 트랜지스터는 ON하지 않게 된다.
한편, 정보"1"를 기록한 메모리셀에서는 비트선(15)의 전위가 OV이므로, 핫일렉트론이 발생하지않으므로 기록전의 상태와 변함이 없다.
즉, 이 상태는 소거상태이고 스레숄드전압이 낮은 상태이다. 다음에 소거동작에 관하여 설명한다. 소거동작은 2개의 동작으로 되어있으며 한개의 동작은 전어드레스에 정보"0"의 기록이고, 또 하나의 동작은 전 어드레스의 메모리셀로 부터의 일괄소거이다.
여기서 전어드레스에 정보"0"의 기록이 필요하게 되는 이유를 제10a도 및 제10b도를 사용하여 설명한다. 제10a도는 종래의 장치에 있어서의 기록 및 소거동작을 행하였을 경우의 메모리 트랜지스터의 스레숄드전압의 변화를 표시한 도면이며, 제10b도는 종래의 장치에서 소거동작에 있어서의 전어드레스의 정보"0"의 기록동작을 생략한 경우의 메모리 트랜지스터의 스레숄드전압의 변화를 표시한 도면이다. 일괄소거동작에 있어서는 메모리셀의 콘트롤게이트(1)에는 전위가 OV 드레인(3)은 플로팅상태, 소스(4)는 고전압이 각각 주어지고 있다.
이 전압조건에 있어서는 소스(4)와 플로팅게이트(2)와의 사이에 고전계가 발생하게되며 이 고전계에 의하여 콘트롤게이트(2)에 포함되어 있는 전자가 소스(4)로 빼내어저서 결과로서 메모리 트랜지스터의 스레숄드전압은 낮게 된다.
그런데 원래의 스레숄드전압이 낮은 상태(정보"1"기록상태)에서 이 소거동작을 행하면 제10b도에 표시한 것과 같이 본래정보 "1"상태이었던 메모리셀의 스레숄드전압은 음의 값으로 되고 만다.
이것에 의하여 정보의 판독에 있어서 좋지않은 상태가 발생하게 된다.
제8도는 제7도의 메모리셀(14)에 배치되어 있는 매트릭스상의 메모리셀의 일부를 인출하여 그 구성을 표시한 개략도이다. 도면에 있어서 메모리셀(M11∼M44)이 워드선(W1∼W4) 및 비트선(B1∼B4)의 교차점에 배치되어 있다.
또 각각의 메모리셀의 소스는 소스선(S1∼S4)에 접속되어 있다. 이 제8도의 구성에 의거하여 상기외 판독시에 있어서의 좋지 않은 상태에 관하여 설명한다.
우선, 이 장치의 판독동작은 선택된 메모리셀의 워드선 즉 콘트롤 게이트(1)에 전원전압(VCC)을 기타의 선택되어있지 않은 메모리셀의 워드선에 전위 OV를 주어, 이 상태에서 선택된 메모리셀의 메모리 트랜지스터의 ON하는지 아니하는지에 관하여 즉 그 비트선에 전류가 흐르는지 아니흐르는지를 검지한다.
예를들면 제8도에 있어서 메모리셀(M22)이 선택된 메모리셀로 하고 메모리셀(M42)이 상기에 표시한것과 같이 일괄소거에 의하여 그 스레숄드전압이 통상보다 낮은 상태로 되어 있을 경우를 상정한다. 이 경우, 워드선(W2)이 선택되어 전원전압(Vcc)이 인가되지만 워드선(W4)은 선택되지 않으므로, 그 전위는 OV그대로이다. 메모리셀(M22)에 예를들면 정보"0"이 기록되어 있을 경우라면 워드선(W2)의 선택에 의하여서도 메모리 트랜지스터는 ON되지 않고 즉 비트선(B2)에 전류는 발생하지 않는다.
그러나 메모리셀(M42)의 스레숄드전압이 음의 값으로 되어 있는 경우 그 워드선(W4)이 선택되어 있지않은 상태에서도 이 메모리 트랜지스터는 ON하게 된다.
결과로서 메모리 트랜지스터(M42)에 접속하는 비트선(B2)에 전류가 생겨서 이것은 메모리트랜지스터(M22)가 마치 정보"1"이 기록되어 있는 것으로서 판단된다.
이와같이 비트선이 접속하는 메모리셀 중 한개라도 그 스레숄드 전압이 음의 값으로 되어 있다면 그 메모리셀이 비선택인 상태로 있어도 그 비트선에 전류가 흐르게되고 말기 때문에 선택된 메모리셀의 올바른 정보가 판독되지 않게 된다.
이상과 같은 문제를 해결하기 위하여 제10a도에 표시한 것과 같이 메모리셀의 일괄소거동작전에는 전 어드레스의 메모리셀에 대하여 정보"0"의 기록동작을 행하는 것이다.
즉 모든 메모리셀의 스레숄드전압을 일단 높은 스레숄드상태로 한후부터 그것으로부터 일괄소거를 행하는 것이다.
이것에 의하여 소거된 메모리셀의 스레숄드전압은 양의 값이고 또한 전원전위(VCC)보다 낮은 값으로 통일하게 되며 신뢰성이 향상된다. 이 전어드레스의 메모리셀에 정보"0"의 기록을 행할경우의 동작은 통상의 기록동작과 마찬가지이며, 모든 어드레스에 대하여 순차 정보"0"를 기록하는 것이다. 다음에 일괄소거동작에 관하여 설명한다.
일괄소거는 고전압제어회로(19)에 고전압을 주어 일괄소거를 가능하게하는 제어신호 버퍼(22)에 입력하는 것에 의하여 시작된다. 입력된 고전압은 고전압제어회로(19)에서 제어되고, 어레이소스 스위치(22)에 주어된다. 어레이 소스스위치(22)는 제어회로(21)부터의 제어신호 즉 소거 개시의 신호를 받아서 소스선(17)에 고전압을 출력한다. 이때 메모리셀어레이(14)의 워드선(16)의 모든것은 그 전위가 OV이고 비트선(15)의 모든것은 플로팅상태로 유지되어 있다. 이 상태는 제9도에서이면 모든 메모리셀의 소스(4)는 고전압 콘트롤게이트(1)은 OV드레인(3)은 플로팅상태로 되어 있다.
이것에 의하여 메모리 트랜지스터의 플로팅게이트(1)와 소스(4)과의 사이에 고전계가 발생하고 플로팅게이트(2)에 포함되어 있는 전자가 소스(4)에 터널현상에 의하여 이동하고 메모리 트랜지스터의 스레숄드전압은 그 소거동작전 보다 낮게 된다. 최후에 판독동작에 관하여 설명한다.
판독동작에 있어서 판독하려는 정보를 유지하는 메모리셀의 어드레스를 지정하는 어드레스데이터가 어드레스버퍼(7)에 기록된다.
그래서 기록동작과 마찬가지의 동작에 의하여 메모리셀어레이(14)의 1개의 워드선이 선택되고 한편 컬럼디코더(8)에 의하여 디코드된 정보에 의거하여 Y게이트(13)에 의하여 소정의 비트선(15)이 선택된다.
선택된 워드선만이 전원전압(VCC)으로되며 다른워드선의 전위는 OV로 되어 있다.
이것에 의하여 선택된 워드선에 접속되어 있는 메모리셀의 메모리 트랜지스터는 ON상태 낮은(스레숄드전압)인가 OFF상태(높은 스레숄드전압)인가를 선택된 비트선(15)에 접속한 센스앰프(12)에서 검출된다. ON상태이면 정보 "1", OFF상태이면 정보"0"을 1/O버퍼(1)를 사이에 두고 외부로 출력한다. 상기와 같은 종래의 불휘발성 반도체기억장치에서는 소거동작을 행할때에 전 어드레스의 메모리셀에 정보 "0"의 기록동작을 행할 필요가 있다.
제11도는 이 소거동작의 내용을 표시하는 플로챠트도이며, 제12도는 기록동작에 판독 동작까지의 각동작에 있어서의 워드선, 비트선 및 소스선의 전위의 변화를 표시한 도면이다. 제11도에 표시되어 있는 것과 같이 소거동작이 시작되면 스텝(S11)에서 모든 어드레스의 메모리셀에 격납되어 있는 정보가 "0"인가 아닌가 판별된다. 정보가 모두 "0"이 아닐때 스텝 (S13)에서 기록하여야 할 어드레스를 1인 클리먼트하여 스텝(S15)에서 정보 "0"을 기록한다. 다음에 스텝(S17)에서 기록하여야 할 어드레스가 라스트 어드레스인가 아닌가가 판별된다.
어드레스가 라스트어드레스가 아닌 경우, 스텝(S13)으로 되돌아와 마찬가지로 정보"0"의 기록동작이 되폴이 되어 이 동작이 어드레스 번호가 라스트 어드레스로 될때까지 계속된다. 어드레스가 라스트어드레스로되며 모든 어드레스의 메모리셀에 정보 "0"이 기록된 후 스텝(S19)에서 모든것의 메모리셀의 정보가 "1"로 되는 소거동작이 행하여진다.
스텝(S21)에서 모든 메모리셀의 정보가 "1"로 되어 있는지 아닌지가 판별되고 모든 메모리셀의 정보가 "1" 즉 소거상태로 될때까지 이 동작이 되풀이되며 모든 메모리셀의 정보가 "1"로 된 상태에서 소거 동작은 종료한다.
제12도에 있어서는 우선 기록동작이 선택된 어드레스의 메모리셀에 대하여 도면과 같은 전위조건에서 행하여진다. 다음에 소거동작으로 들어가면 통상의 기록동작과 똑같은 요령으로 모든 어드레스의 메모리셀에 정보 "0"이 기록된다.
즉 통상의 기록동작과 소거동작으로 들어간 기록동작에 있어서는 정보"0"의 기록동작으로서는 워드선, 비트선 및 소스선의 전위의 상태가 마찬가지로 되어 있다.
일괄소거동작에 있어서는 소스선 만이 고전압(VPP)으로 되어 있으며 워드선 및 비트전위는 OV로 되어 있다. 판독동작에 있어서는 워드선이 전원전압(VCC), 비트선이 판독전위(VBR) 및 소스선이 OV로 되어 있다.
그런데, 기억장치의 용량이 대용량화로되면 상기에 표시한 소거 동작에 있어서의 전 어드레스의 메모리셀으로의 정보 "0"의 기록 동작에 요하는 시간이 대단히 길게된다.
예를들면 1메가의 FLASH EEPROM에 있어서는 전어드레스에 "0"의 기록동작에 요하는 시간이 1 내지 2초로 되어 있다. 전 어드레스 기록동작에 요하는 시간이 길다는 것은 소거동작에 시간을 요하는 것을 의미하며 유저에 있어서는 불편없이 사용하는데는 나쁘다.
이 발명은 이러한 과제를 해결하기 위하여 이루어진 것이며, 전어드레스의 메모리셀으로의 정보 "0"의 기록에 요하는 시간을 단축하여 소거동작을 단시간으로하여 불편없이 사용하기에 좋은 불휘발성 반도체기억장치를 제공하는 것을 목적으로 한다.
구체적으로 상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 불휘발성 반도체기억장치는 복수의 메모리셀어레이블록으로 형성되어 있고, 상기 메모리셀어레이블록의 각각은, 행과 열의 매트릭스상으로 배열되어 있되, 각각이 제어게이트와 플로팅게이트와 소스 및 드레인을 갖고, 상기 플로팅게이트내에 포함되어 있는 전자량에 의거한 정보를 저장하는 복수의 메모리셀과 ; 각각이 상기 메모리셀의 행에 대응하여 설치되어 있되, 상기 대응하는 메모리셀의 각각의 드레인에 접속된 복수의 비트선과 ; 각각이 상기 메모리셀의 열에 대응하여 설치되어 있되, 상기 대응하는 메모리셀의 각각의 제어게이트에 접속된 복수의 워드선과 ; 전위를 인가하는 것에 의해 상기 워드선의 어느것을 선택하고, 상기 전위를 소정의 전위로 설정하는 것에 의해 상기 비트선의 어느것을 선택하며 그리고 상기 선택된 워드선과 상기 비트선의 교차부분에 대응하는 상기 메모리셀의 플로팅게이트내에 포함되어 있는 전자량을 소정의 상태로 설정하는 기입수단과 ; 상기 워드선의 모두를 선택되지 않은 상태로 설정하고 그리고 소정의 전위를 상기 메모리셀의 각각의 소스에 인가하는 것에 의해 상기 메모리셀의 각각의 플로팅게이트내에 포함되어 있는 전자를 빼내는 소거수단을 구비하고 ; 게다가 상기 소거동작을 지령하는 지령수단과 ; 상기 지령수단으로부터 출력된 지령에 응답하여, 소정의 메모리셀블록내에 포함되어 있는 상기 소거동작을 능동화하기 전에, 상기 소정의 메모리셀블록내에 포함되어 있는 상기 기입수단을 제어하여서 상기 소정의 메모리셀블록내에 포함되어 있는 소거될 상기 메모리셀의 모든 플로팅게이트에 전자가 동시에 주입되도록 하는 제어수단을 구비한다. 이 발명에 있어서는 일괄소거동작으로 들어가기전에 모든 메모리셀의 플로팅게이트에 동시에 전자를 주입한다.
[실시예]
제1도는 이 발명의 한 실시예에 의한 불휘발성 반도체기억장치(EEPROM)의 블록도이며, 제2도는 제1도의 EEPROM에 대하여 제어신호를 주는 CPU(30)과의 접속상태를 표시한 도면이다. 메모리셀 어레이(14) 둘레의 구성에 있어서는 제7도로 표시한 종래의 불휘발성 반도체기억장치와 기본적으로는 동일하므로 여기서는 제7도와 다른점에 관하여 주로 설명한다. 제7도의 종래예와 다른점은 제어신호버퍼(20)로부터의 신호를 받는 소거동작제어회로(23)와 소거동작제어회로(23)로 부터의 제어신호 및 고전압(VPP)을 받는 고전압제어회로(24)가 새롭게 설치되어 있는 점이다.
소거동작제어회로(23)의 출력은 또 어레이 소스스위치(22) 및 로우디코더(9)에 대하여 출력되고 고전압제어회로(24)의 출력은 고전압스위치(10)로 출력된다.
다음에 이 불휘발성 반도체기억장치의 동작에 관하여 설명한다. 기록동작 및 판독동작에 관하여서는 종래예의 동작과 마찬가지이므로 여기서의 설명은 되풀이하지 않고 소거동작에 관하여서 주로 설명한다.
제3도는 이 소거동작의 흐름을 표시하는 플로챠트도이며, 외부CPU(30)로부터 제어신호버퍼(20)에 주어지는 제어신호에 의하여 제어되는 것이다. 소거동작에 들어가면 우선 스텝(S1)에서 모든 어드레스메모리의 데이터가 "0"으로 되어 있는가가 판별된다.
모든 데이타 "0"으로 되어있지 않은 경우 스텝 (S3)에서 모든 어드레스의 메모리셀에 정보"0"을 기록하는 동작이 행하여 진다.
즉, 소거동작에 들어가면 제어신호버퍼(20)로부터 주어지는 제어신호에 의하여 소거동작제어회로(23)는 우선 로우디코더를 모두 활성화하여 메모리셀 어레이(14)의 워드선을 모두 선택한다.
한편, 메모리셀어레이(14)의 모든 비트선 및 소스선의 전위는 OV로 된다. 또 고전압(VPP)이 입력되어 있는 고전압제어회로(24)는 소거동작 제어회로(23)의 출력에 응답하여 고전압을 고전압스위치(10)에 주어 거기서 모든 고전압스위치(10)는 워드선(16)의 모든 고전압을 출력한다.
즉 제4도의 일괄기록동작에 있어서 표시되어 있는것과같이 이 전압인가조건에서는 모든 메모리셀의 콘트롤게이트에는 고전압(12V+α)이 드레인 및 소스에는 OV의 전위가 주어져 있다.
이 전압인가 조건에 있어서 모든 메모리셀의 플로팅게이트와 드레인과의 사이에 고전계가 발생하고 일렉트론이 플로팅게이트에 터널현상에 의하여 주입된다.
이 동작에 의하여 모든 메모리셀의 메모리트랜지스터의 스레숄드은 높은 스레숄드 상태로 되어 있다. 다음에 스텝(S5)에 있어서 일괄소거동작이 행하여진다. 즉 소거동작제어회로(23)는 제어신호버퍼(20)를 사이에 두고 주어진 신호에 의하여 로우디코더(9)를 모두 비활성으로하여 전 워드선을 비선택한다. 그래서 전 비트선을 플로팅상태로하여 어레이소스 스위치(22)를 활성화한다. 활성화된 어레이소스스위치(22)에 의하여 모든 소스선에 고전압이 주어지고 종래예와 마찬가지로 모든 메모리셀에 기록된 정보 "0"은 소거되어 이 실시예에 있어서의 소거동작은 종료한다.
또한 상기에 표시한 전워드선을 고전압으로하는 동작 및 일괄 소거의 동작에 있어서의 고전압을 인가하는 기간은 소거동작제어회로(23)에 내장된 타이머에 의하여 제어되고 있다.
제5도는 이 발명의 다른 실시예에 의한 불휘발성 반도체기억장치의 블럭도 이다.
먼저의 실시예에서는 소거동작에 있어서의 모든 메모리셀에 정보"0"을 기록하는 동작을 회부 CPU에 의하여 제어하는 예를 표시하고 있으나 이 실시예에 있어서는 기억장치내의 내부제어에 의거하여 이 기록 동작을 행하는 것이다.
이 실시예가 먼저의 실시예와 다른점으로서는 먼저의 실시예의 소거 동작제어회로가 자동제어회로(26)에 고전압제어회로(24)가 소거펄스 발생회로(25)에 각각 변환되어 있는 것이다. 자동소거제어회로(26)는 자동 소거모드를 제어하는 것이며, 소거펄스 발생회로(25)는 자동소거모드로 들어가면 결정된 펄스폭의 소거펄스를 출력하는 것이다. 이 실시예에 있어서도 기록동작 및 판독동작에 관하여서는 종래예와 마찬가지이므로 소거동작에 관하여 주로 설명한다. 자동소거모드를 가능하게하는 제어신호가 제어신호버퍼(20)로 입력되면 자동소거제어회로(26)가 그 입력을 검지한다.
그래서 어레이 소스스위치(22)를 사이에두고 메모리셀어레이(14)의 소스선(17)의 모든것을 "L"레벨로하고 로우디코더(9)를 사이에 두고 모든 워드선(16)을 활성화한다. 동시에 소거펄스 발생회로(25)가 미리정하여진 펄스폭의 일괄기록 펄스를 고전압제어회로(19)에 주어 이것을 사이에 두고 고전압스위치(10)에 이 펄스를 준다.
이것에 의하여 모든 워드선에 고전압의 소거펄스가 인가되어 모든 메모리셀에 대하여 "0"의 정보의 기록동작이 행하여지고 모든 메모리트랜지스터의 스레숄드는 높은 스레숄드전압 상태로 된다. 다음에 자동소거제어회로(26)는 로우디코더(9)를 사이에 두고 워드선(16)의 모든것을 "L"레벨로하고 역으로 어레이소스 스위치(22)를 사이에 두고 모든 소스선(17)을 활성화 한다.
동시에 소거펄스발생회로(25)가 미리결정된 펄스폭의 소거펄스를 고전압제어회로(19)롤 사이에두고 어레이소스스위치(22)에 준다. 이것에 의하여 소스선(17)의 모든 것은, 고전압상태로 되며 모든 메모리셀은 낮은 스레숄드상태로 된다.
제6도는 이 발명의 또다른 실시예이며 메모리어레이가 블럭분할되어 있는 경우의 불휘발성 반도체기억장치의 블럭도이다. 도에 표시한것과 같이 메모리셀어레이는 복수의 블럭(M-1∼M-N)으로 분할되어 있다. 1개의 메모리셀어레이(14a)의 주변에 구비되어 있는 컬럼디코더, 로우디코더, 고전압스위치등은 제1도에 표시한것과 마찬가지이다. 이 불휘발성반도체기억장치에 있어서는 어드레스신호가 어드레스버퍼(7)로 입력되면 그 신호는 블럭디코더(27)에 주어지고 소정의 블럭의 로우디코더가 선택되어 그 블럭의 메모리셀어레이에 있어서의 소정의 어드레스가, 선택된다. 각 블럭에 있어서의 기록동작 및 판독동작에 관하여서는 블럭 분할이 되어 있지 않은 먼저의 실시예에 있어서의 동작과 마찬가지이므로 여기서의 설명은 되풀이하지 않는다. 따라서 이 실시예에 있어서는 소거동작에 관하여서 주로 설명한다.
소정의 블럭의 소거동작으로 들어가면 고전압제어회로(28)로부터 출력되는 고전압신호를 블럭디코더(27)에 의하여 디코드하며 그 고전압이 선택된 블럭의 고전압 스위치 및 어레이 소스스위치에 주어지고 그 블럭내에 있어서의 메모리셀의 소거동작이 행하여진다. 각 블럭에 있어서의 소거동작은 먼저의 실시예와 마찬가지이다. 이와같이 블럭디코더(27)의 제어에 의하여 소망의 블럭의 소거 동작이 행하여 진다.
한편, 분할된 블럭의 모든 메모리셀의 일괄소거를 행하는 경우에 있어서는 블럭디코더(27)의 출력을 모두 활성화하여 고전압제어회로(28)로부터 출력된 고전압을 모든 블럭의 고전압 스위치 또는 어레이 소스 스위치에 부여하는 것에 의하여 모든 블럭의 일괄소거가 가능하게 된다. 또한 이 실시예에 있어서는 제1도의 실시예와 마찬가지로 외부 CPU의 제어에 의하여 소거동작을 행하고 있으나 제5도와 같은 구성을 채용하여 내부제어에 의한 자동소거 모드에 의하여 각 블럭마다의 또는 전 블럭에 있어서의 메모리셀의 소거동작을 행하는 것도 가능하다.
이 발명은 이상 설명한 것과 같이 일괄소거동작으로 들어가기전에 모든 메모리셀의 플로팅게이트에 동시에 전자를 주입하므로 소거동작에 요하는 시간이 단축되고 또한 소거동작후의 각 메모리셀간에 있어서 그 스레숄드에 차가 생기지 않고 신뢰성이 향상한다.

Claims (1)

  1. 복수의 메모리셀어레이블록으로 형성된 불휘발성 반도체기억장치에 있어서, 상기 메모리셀어레이블록의 각각은, 행과 열의 매트릭스상으로 배열되어 있되, 각각이 제어게이트와 플로팅게이트와 소스 및 드레인을 갖고 상기 플로팅게이트내에 포함되어 있는 전자량에 의거한 정보를 저장하는 복수의 메모리셀과 ; 각각이 상기 메모리셀의 행에 대응하여 설치되어 있되, 상기 대응하는 메모리셀의 각각의 드레인에 접속된 복수의 비트선과 ; 각각이 상기 메모리셀의 열에 대응하여 설치되어 있되, 상기 대응하는 반도체기억장치의 각각의 제어게이트에 접속된 복수의 워드선과 ; 전위를 인가하는 것에 의해 상기 워드선의 어느것을 선택하고, 상기의 전위를 소정의 전위로 설정하는 것에 의해 상기 비트선의 어느것을 선택하며 그리고 상기 선택된 워드선과 상기 비트선의 교차부분에 대응하는 상기 메모리셀의 플로팅게이트내에 포함되어 있는 전자량을 소정의 상태로 설정하는 기입수단과 ; 상기 워드선의 모두를 선택되지 않은 상태로 설정하고 그리고 소정의 전위를 상기 메모리셀의 각각의 소스에 인가하는 것에 의해 상기 메모리셀의 각각의 플로팅게이트내에 포함되어 있는 전자를 빼내는 소거수단을 구비하고 : 상기 불휘발성 반도체기억장치는, 상기 소거동작을 지령하는 지령수단과 ; 상기 지령수단으로부터 출력된 지령에 응답하여, 소정의 메모리셀블록내에 포함되어 있는 상기 소거동작을 능동화하기 전에, 상기 소정의 메모리셀블록내에 포함되어 있는 상기 기입수단을 제어하여서 상기 소정의 메모리셀블록내에 포함되어 있는 소거될 상기 메모리셀의 모든 플로팅게이트에 전자가 동시에 주입되도록 하는 제어수단을 구비하는 것을 특징으로 하는 불휘발성 반도체기억장치.
KR1019910003747A 1990-05-18 1991-03-08 바꿔쓰기 및 일괄소거 가능한 불휘발성 반도체기억장치(Flash EEPROM) KR950006211B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2129991A JPH0426995A (ja) 1990-05-18 1990-05-18 不揮発性半導体記憶装置
JP2-129991 1990-05-18
JP90-129991 1990-05-18

Publications (2)

Publication Number Publication Date
KR910020739A KR910020739A (ko) 1991-12-20
KR950006211B1 true KR950006211B1 (ko) 1995-06-12

Family

ID=15023451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003747A KR950006211B1 (ko) 1990-05-18 1991-03-08 바꿔쓰기 및 일괄소거 가능한 불휘발성 반도체기억장치(Flash EEPROM)

Country Status (3)

Country Link
US (1) US5544117A (ko)
JP (1) JPH0426995A (ko)
KR (1) KR950006211B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0961289B1 (en) * 1991-12-09 2002-10-02 Fujitsu Limited Flash memory with improved erasability and its circuitry
US6781895B1 (en) * 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
JP2904645B2 (ja) * 1992-05-28 1999-06-14 株式会社東芝 不揮発性半導体メモリ
US5555204A (en) * 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US5563823A (en) * 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design
JP2725564B2 (ja) * 1993-09-27 1998-03-11 日本電気株式会社 半導体記憶装置及びそのデータ書込み方法
US5889698A (en) * 1995-01-31 1999-03-30 Hitachi, Ltd. Nonvolatile memory device and refreshing method
JP2780674B2 (ja) * 1995-06-20 1998-07-30 日本電気株式会社 不揮発性半導体記憶装置
US6052306A (en) * 1996-11-04 2000-04-18 Siemens Aktiengesellschaft Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM
US5805499A (en) * 1997-02-28 1998-09-08 Advanced Micro Devices, Inc. Channel hot-carrier page write for NAND applications
US6011721A (en) * 1998-08-12 2000-01-04 Advanced Micro Devices Method for sensing state of erasure of a flash electrically erasable programmable read-only memory (EEPROM)
US6097636A (en) * 1999-09-03 2000-08-01 Silicon Storage Technology, Inc. Word line and source line driver circuitries
JP4747023B2 (ja) * 2006-04-27 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体記憶装置
US7916544B2 (en) 2008-01-25 2011-03-29 Micron Technology, Inc. Random telegraph signal noise reduction scheme for semiconductor memories
JP2011128440A (ja) * 2009-12-18 2011-06-30 Fujitsu Ltd 電圧供給回路及び表示装置
KR101799962B1 (ko) * 2011-05-12 2017-11-22 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 동작 방법
US10062440B1 (en) * 2017-06-20 2018-08-28 Winbond Electronics Corp. Non-volatile semiconductor memory device and reading method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336603A (en) * 1980-06-18 1982-06-22 International Business Machines Corp. Three terminal electrically erasable programmable read only memory
US4763305A (en) * 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
US4979005A (en) * 1986-07-23 1990-12-18 Texas Instruments Incorporated Floating-gate memory cell with tailored doping profile
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
JP2644270B2 (ja) * 1988-04-25 1997-08-25 株式会社日立製作所 半導体記憶装置
US4890259A (en) * 1988-07-13 1989-12-26 Information Storage Devices High density integrated circuit analog signal recording and playback system

Also Published As

Publication number Publication date
US5544117A (en) 1996-08-06
KR910020739A (ko) 1991-12-20
JPH0426995A (ja) 1992-01-30

Similar Documents

Publication Publication Date Title
KR950006211B1 (ko) 바꿔쓰기 및 일괄소거 가능한 불휘발성 반도체기억장치(Flash EEPROM)
KR960011958B1 (ko) 다수의 소거블록을 갖춘 불휘발성 반도체 메모리시스템
US7800953B2 (en) Method and system for selectively limiting peak power consumption during programming or erase of non-volatile memory devices
KR970003095B1 (ko) 메모리 셀 트랜지스터를 과잉 소거 상태로 되게 하는 기능을 구비한 비휘발성 반도체 메모리 장치와 그 장치에서의 데이타 기록 방법
JP3940570B2 (ja) 半導体記憶装置
US4903236A (en) Nonvolatile semiconductor memory device and a writing method therefor
JP3332152B2 (ja) 不揮発性半導体記憶装置
JP3080744B2 (ja) 電気的に書き込み一括消去可能な不揮発性半導体記憶装置
KR960005370B1 (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
US6661709B2 (en) Nonvolatile semiconductor memory device
KR19980087105A (ko) 불휘발성 반도체 메모리
KR970051349A (ko) 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법
KR950008674B1 (ko) 불휘발성 반도체 기억장치 및 그의 데이타소거방법
JP2004355675A (ja) 不揮発性半導体記憶装置及びその制御方法
KR930006738A (ko) 자동 기입-검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램가능한 불휘발성 반도체 메모리
KR100290106B1 (ko) 메모리 디바이스
JP2022191629A (ja) 半導体記憶装置
KR960003400B1 (ko) 불휘발성 반도체 기억장치
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
JP2510521B2 (ja) Ｅｅｐｒｏｍ装置
KR100732633B1 (ko) 비연속적인 비트라인 디코딩을 수행하는 플래시 메모리장치
KR100382331B1 (ko) 비휘발성 반도체 메모리 장치
JP3258956B2 (ja) 不揮発性半導体メモリ
JPH10269793A (ja) 不揮発性メモリとその管理方法
JP3615348B2 (ja) 不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990531

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee