KR101799962B1 - 비휘발성 메모리 장치 및 그 동작 방법 - Google Patents

비휘발성 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR101799962B1
KR101799962B1 KR1020110044769A KR20110044769A KR101799962B1 KR 101799962 B1 KR101799962 B1 KR 101799962B1 KR 1020110044769 A KR1020110044769 A KR 1020110044769A KR 20110044769 A KR20110044769 A KR 20110044769A KR 101799962 B1 KR101799962 B1 KR 101799962B1
Authority
KR
South Korea
Prior art keywords
voltage
memory block
word line
high voltage
memory device
Prior art date
Application number
KR1020110044769A
Other languages
English (en)
Other versions
KR20120126742A (ko
Inventor
김남경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110044769A priority Critical patent/KR101799962B1/ko
Priority to US13/347,064 priority patent/US8537616B2/en
Publication of KR20120126742A publication Critical patent/KR20120126742A/ko
Application granted granted Critical
Publication of KR101799962B1 publication Critical patent/KR101799962B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

비휘발성 메모리 장치 및 그 동작 방법이 제공된다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 복수의 메모리 블록; 및 상기 복수의 메모리 블록 각각에 구비되고, 소거 동작시 비선택된 메모리 블록의 워드라인에 고전압을 인가한 후 플로팅시키는 고전압 인가부를 포함한다.

Description

비휘발성 메모리 장치 및 그 동작 방법{NONVOLATILE MEMORY DEVICE AND METHOD OF OPERATING THE SAME}
본 발명은 비휘발성 메모리 장치 및 그 동작 방법에 관한 것으로, 보다 상세하게는 소거 동작을 수행하는 비휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
비휘발성 메모리 장치는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 장치이다. 현재 다양한 비휘발성 메모리 장치로 예컨대, NAND형 플래쉬 메모리 등이 널리 이용되고 있다.
비휘발성 메모리 장치의 주요 동작으로는, 메모리 셀에 데이터를 기록하는 프로그램(program) 동작, 메모리 셀에 기록된 데이터를 지우는 소거(erase) 동작 및 메모리 셀에 기록된 데이터를 읽는 리드(read) 동작이 있다.
여기서, 비휘발성 메모리 장치의 소거 동작은 메모리 블록 단위로 수행되며, 이를 보다 구체적으로 설명하면 아래와 같다.
소거 동작이 시작되면, 선택된 메모리 블록의 워드라인들에는 접지전압(0V)이 인가되는 반면, 비선택된 메모리 블록의 워드라인들은 접지전압(OV)이 인가된 후 플로팅 상태에 있게 된다. 이러한 상태에서 기판에 소거 전압이라 불리는 고전압이 인가되면, 선택된 메모리 블록에 속하는 메모리 셀의 데이터는 워드라인에 인가된 접지전압과 기판에 인가된 소거 전압 간 차이에 의하여 소거된다. 반면, 비선택된 메모리 블록의 워드라인은 플로팅 상태에 있기 때문에, 기판에 소거 전압 인가시 부스팅(boosting)되고 그에 따라 워드라인과 기판 간의 전압 차이가 없어지므로, 결국 비선택된 메모리 블록에 속하는 메모리 셀의 데이터가 소거되는 것이 억제된다.
그러나, 위와 같은 소거 동작시, 비선택된 메모리 블록에서는 메모리 셀의 데이터 소거가 억제되어야함에도 불구하고 실질적으로 메모리 셀 일부의 데이터가 소거되는 일명 소거 디스터브(disturb) 현상이 발생하고 있다. 이는 비선택된 메모리 블록의 플로팅된 워드라인의 전압이 충분히 부스팅되지 못하고 일정 수준 이하로 낮아지기 때문이다.
이와 같이 소거 디스터브 현상이 발생하는 경우, 비휘발성 메모리 장치의 신뢰성이 저하되고 불량이 야기되는 등 여러가지 문제가 발생할 수 있다.
본 발명이 해결하려는 과제는, 소거 동작 특성을 개선할 수 있는 비휘발성 메모리 장치 및 그 동작 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 비휘발성 메모리 장치는, 복수의 메모리 블록; 및 상기 복수의 메모리 블록 각각에 구비되고, 소거 동작시 비선택된 메모리 블록의 워드라인에 고전압을 인가한 후 플로팅시키는 고전압 인가부를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법은, 소거 동작 모드에서 비선택된 메모리 블록의 워드라인에 고전압을 인가하는 단계; 상기 고전압이 인가된 워드라인을 플로팅시키는 단계; 및 상기 기판에 소거 전압을 인가하는 단계를 포함한다.
본 발명의 비휘발성 메모리 장치 및 그 동작 방법에 의하면, 소거 동작 특성을 개선할 수 있다.
도 1는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성을 나타낸 도면이다.
도 2는 도 1의 장치의 동작 방법을 설명하는 도면이다.
도 3은 도 1의 고전압 인가부의 일례를 나타낸 도면이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
실시예를 설명함에 있어, 본 발명의 특징과 관련된 소거 동작에 초점을 맞추어 설명을 진행하기로 하며, 리드 동작 또는 프로그램 동작에 관한 상세한 설명은 생략하기로 한다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치 및 그 동작 방법을 설명하기로 한다. 도 1는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성을 나타낸 도면이고, 도 2는 도 1의 장치의 동작 방법을 설명하는 도면이고, 도 3은 도 1의 고전압 인가부의 일례를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 메모리 블록(100), 로우 디코더(200), 컬럼 디코더(300) 및 고전압 인가부(400)를 포함한다. 본 도면에는, 하나의 메모리 블록(100) 및 이에 구비되는 로우 디코더(200), 컬럼 디코더(300) 및 고전압 인가부(400)를 도시하였으나, 본 실시예의 비휘발성 메모리 장치가 복수의 메모리 블록 및 이들 각각에 구비되는 로우 디코더, 컬럼 디코더 및 고전압 인가부를 포함할 수 있음을 물론이다.
메모리 블록(100)은 일 방향 예컨대, 열 방향으로 연장되는 복수의 비트라인(BL0~BLM)과, 타 방향 예컨대, 행 방향으로 연장되는 공통 소스라인(CSL)과, 비트라인(BL0~BLM) 각각 및 공통 소스라인(CSL) 사이마다 배치되는 복수의 스트링(ST0~STM)을 포함한다. 여기서, 각각의 스트링(ST0~STM)은 직렬로 연결된 소스 선택 트랜지스터(SST), 복수의 메모리 셀(MC) 및 드레인 선택 트랜지스터(DST)를 포함한다. 각 스트링(ST0~STM)의 소스 선택 트랜지스터(SST)의 게이트는 행 방향으로 연장되는 소스 선택 라인(SSL)에 연결되고, 각 스트링(ST0~STM)의 복수의 메모리 셀(MC)의 게이트는 행 방향으로 연장되는 워드라인(WL0~WLN)에 연결되고, 각 스트링(ST0~STM)의 드레인 선택 트랜지스터(DST)의 게이트는 행 방향으로 연장되는 드레인 선택 라인(DSL)에 연결된다.
소거 동작은, 이와 같은 메모리 블록(100) 단위로 수행된다. 즉, 후술하는 로우 디코더(200)에 입력되는 신호에 따라 메모리 블록(100)은 소거 대상인 선택된 메모리 블록이거나, 또는, 선택된 메모리 블록의 소거시 소거되지 않아야 하는 비선택된 메모리 블록으로 구분된다.
로우 디코더(200)는 메모리 블록(100)의 일측에 배치되고, 상기 드레인 선택 라인(DSL), 워드라인(WL0~WLN) 및 소스 선택 라인(SSL)에 전기적으로 연결될 수 있다. 로우 디코더(200)는 소거/리드/프로그램 등의 각 동작 모드에 따라 요구되는 적절한 동작 전압을 드레인 선택 라인(DSL), 워드라인(WL0~WLN) 및 소스 선택 라인(SSL)에 인가한다.
특히, 로우 디코더(200)는 소거 동작 모드에서 메모리 블록(100)이 선택된 메모리 블록인지 또는 비선택된 메모리 블록인지 여부에 따라, 메모리 블록(100)의 워드라인(WL0~WLN)에 접지전압(OV)을 인가하거나 또는 워드라인(WL0~WLN)을 플로팅시킨다.
컬럼 디코더(300)는 메모리 블록(100)의 다른 일측에 배치되고, 비트라인(BL0~BLN)에 전기적으로 연결되어 소거/리드/프로그램 등의 각 동작 모드에 따라 비트라인(BL0~BLN)을 제어한다. 컬럼 디코더(300) 내에는 잘 알려진 바와 같이 복수의 페이지 버퍼(page buffer) 등이 구비될 수 있으며, 구체적인 도시 및 설명은 생략하기로 한다.
고전압 인가부(400)는 소거 동작 모드에서 메모리 블록(100)이 비선택된 메모리 블록인 경우, 소정 레벨의 고전압을 워드라인(WL0~WLN) 각각에 인가하기 위한 회로로서, 메모리 블록(100)의 또다른 일측에 배치되어 로우 디코더(200)에 연결되지 않은 워드라인(WL0~WLN)의 타단에 전기적으로 연결될 수 있다. 다시 말하면, 메모리 블록(100)의 워드라인(WL0~WLN) 일단은 로우 디코더(200)에 연결되고 타단은 고전압 인가부(400)에 연결될 수 있다.
실질적으로 워드라인(WL0~WLN)은 대부분의 동작 시간 동안 로우 디코더(200)에 의해 제어되고, 소거 동작 모드에서 일부 시간 동안만 고전압 인가부(400)에 의해 제어된다.
이하, 도 1 및 도 2를 함께 참조하여, 도 1의 비휘발성 메모리 장치의 동작 방법 특히, 소거 동작 방법에 관하여 설명하기로 한다. 본 설명에 있어, 메모리 블록(100)은 비선택된 메모리 블록(100)이라 가정한다.
먼저, 로우 디코더(200)에 소거 명령 신호 및 소거 대상 메모리 블록을 선택하기 위한 블록 선택 신호가 입력되면, 로우 디코더(200)는 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)에 후술하는 소거 전압에 비하여 매우 낮은 전압 예컨대, 접지 전압(0V)을 인가한다(S21). 이때, 전술한 바와 같이, 본 설명에서 메모리 블록(100)은 비선택된 메모리 블록(100)이라 가정하였으므로, 로우 디코더(200)에 인가되는 블록 선택 신호는 비선택 신호일 것이다. 본 단계에서, 도시되지 않은 선택된 메모리 블록의 워드라인에도 이에 구비된 로우 디코더에 의하여 접지 전압(OV)이 인가된다. 이때, 소거 명령 신호 및 블록 선택 신호는 고전압 인가부(400)에도 입력될 수 있으며, 후술하겠으나, 고전압 인가부는 비선택 신호 입력시 동작할 것이다.
이어서, 로우 디코더(200)는 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)을 플로팅시킨다(S22). 본 단계에서, 도시되지 않은 선택된 메모리 블록의 워드라인은 접지 전압(OV)이 인가된 상태로 유지된다.
비선택된 메모리 블록(100)의 워드라인(WL0~WLN)을 플로팅시키는 것은, 예를 들어, 다음과 같은 방법에 의하여 수행될 수 있다. 로우 디코더(200)는 워드라인(WL0~WLN) 각각의 일단에 연결되는 고전압 패스 트랜지스터들(미도시됨)을 포함할 수 있는데, 이들 고전압 패스 트랜지스터를 턴오프시킴으로써, 로우 디코더(200)와 워드라인(WL0~WLN)의 전기적 연결을 차단하여 워드라인(WL0~WLN)을 플로팅시킬 수 있다. 로우 디코더(200)에 포함되는 고전압 패스 트랜지스터의 구성은 이미 널리 알려져 있으므로, 본 명세서에서는 구체적인 도시 및 설명은 생략하기로 한다.
상기 S22 단계가 완료되면, 이를 알리는 감지 신호가 고전압 인가부(400)로 전달될 수 있다.
고전압 인가부(400)는 상기 소거 명령 신호 및 비선택 신호에 더하여 상기 감지 신호가 입력되면, 플로팅 상태에 있는 비선택된 메모리 블록(100)의 워드라인(WL0~WLN) 각각에 소정 레벨의 고전압을 인가한다(S23). 본 단계에서, 도시되지 않은 선택된 메모리 블록에 연결된 고전압 인가부는 선택 신호에 따라 동작하지 않으며 그에 따라 선택된 메모리 블록의 워드라인은 접지 전압(OV)이 인가된 상태로 유지된다.
여기서, 상기 소정 레벨의 고전압은, 기판에 소거 전압이 인가될 때(S25 단계 참조) 비선택된 메모리 블록(100)의 메모리 셀들(MC)의 데이터 소거가 억제되는 정도의 값을 갖도록 조절된다. 예를 들어, 후술하는 S24 단계에서 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)이 다시 플로팅되고 S25 단계에서 기판에 소거 전압이 인가되었을 때의 부스팅된 워드라인(WL0~WLN) 전압을 부스팅 전압이라 할 때, 상기 소정 레벨의 고전압은 (소거 전압)-(부스팅 전압)에 대응하는 값을 갖도록 조절될 수 있다. 예를 들어, 소거 전압은 약 15V일 때, 상기 소정 레벨의 고전압은 5 내지 7V 정도의 값을 가질 수 있다.
이어서, 고전압 인가부(400)는 상기 고전압이 인가된 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)을 플로팅시킨다(S24). 본 단계에서, 상기 S23 단계와 마찬가지로, 도시되지 않은 선택된 메모리 블록의 워드라인에 구비되는 고전압 인가부는 동작하지 않고 그에 따라 선택된 메모리 블록의 워드라인은 접지 전압(OV)이 인가된 상태로 유지된다.
고전압 인가부(400)가 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)을 플로팅시키는 것은, 예를 들어, 다음과 같은 방법에 의하여 수행될 수 있다. 고전압 인가부(400)는 로우 디코더(200)에 연결되지 않는 워드라인(WL0~WLN) 각각의 타단에 연결되는 패스 트랜지스터들(미도시됨)을 포함할 수 있고, 이들 패스 트랜지스터들을 턴오프시킴으로써, 고전압 인가부(400)와 워드라인(WL0~WLN)의 전기적 연결을 차단하여 워드라인(WL0~WLN)을 플로팅시킬 수 있다. 고전압 인가부(400)의 구체적인 구성에 대하여는 이하의 도 3을 참조하여 예시적으로 설명하기로 한다.
이어서, 기판에 소거 전압을 인가한다(S25). 이때, 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)은 고전압이 인가된 상태에서 플로팅되어 있기 때문에, 기판에 소거 전압 인가시 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)은 (고전압)+(부스팅 전압)에 해당하는 만큼 높은 전압을 갖는다. 따라서, 비선택된 메모리 블록(100)의 메모리 셀들(MC)의 데이터가 소거되는 현상이 방지될 수 있다. 반면, 본 단계에서, 도시되지 않은 선택된 메모리 블록의 워드라인은 접지전압이 인가된 상태로 유지되므로 워드라인과 기판 간 전압 차이로 인하여 메모리 셀들의 데이터가 소거된다.
이하, 도 3을 참조하여, 고전압 인가부(400)의 구체적인 구성 및 동작을 예시적으로 설명하기로 한다.
고전압 인가부(400)는 래치부(410) 및 스위치부(420)를 포함한다.
래치부(410)는 상기 고전압에 대응하는 하이 레벨의 전압을 저장한다. 래치부(410)는 두 개의 인버터(411, 412)를 포함할 수 있으며, 그에 따라 외부에서 입력되는 로우 레벨의 전압을 하이 레벨의 전압으로 반전시켜 저장할 수 있다.
스위치부(420)는 복수의 패스 트랜지스터(PT)를 포함한다. 복수의 패스 트랜지스터(PT)의 일단은 각각 메모리 블록(100)의 워드라인(WL0~WLN)에 연결된다. 복수의 패스 트랜지스터(PT)의 타단은 래치부(410)에 연결되며, 특히 하이 레벨의 전압으로 반전된 노드에 연결된다. 복수의 패스 트랜지스터(PT)의 게이트들을 연결하는 게이트 라인은 도시되지 않은 소정 전압 인가부에 연결되고, 이 전압 인가부에 의하여 턴온 또는 턴오프가 제어된다.
이러한 고전압 인가부(400)에서는, 고전압에 대응하는 하이 레벨의 전압은 래치부(410)에 저장되어 있다가, 로우 디코더(200)에 의해 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)이 플로팅 되면, 스위치부(420)의 패스 트랜지스터(PT)의 턴온에 의하여 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)에 인가된다. 이어서, 스위치부(420)의 패스 트랜지스터(PT)가 턴오프됨으로써 비선택된 메모리 블록(100)의 워드라인(WL0~WLN)이 고전압이 인가된 상태에서 플로팅될 수 있다.
이와 같이 도 3에서는 패스 트랜지스터(PT)를 포함하는 스위치부(420) 및 래치(410)를 이용하여 고전압 인가부(400)를 설계한 예를 도시하였으나, 메모리 블록(100)의 워드라인(WL0~WLN)에 고전압을 인가할 수 있는 회로들이 다양하게 설계될 수 있음은 당연하다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100: 메모리 블록 200: 로우 디코더
300: 컬럼 디코더 400: 고전압 인가부

Claims (8)

  1. 복수의 메모리 블록; 및
    상기 복수의 메모리 블록 각각에 구비되고, 소거 동작시 비선택된 메모리 블록의 워드라인에 고전압을 인가한 후 플로팅시키는 고전압 인가부를 포함하는
    비휘발성 메모리 장치.
  2. 제1 항에 있어서,
    상기 복수의 메모리 블록 각각에 구비되고, 메모리 블록의 워드라인의 일단에 연결되는 로우 디코더를 더 포함하고,
    상기 고전압 인가부는, 상기 메모리 블록의 상기 워드라인의 타단에 연결되는
    비휘발성 메모리 장치.
  3. 제2 항에 있어서,
    상기 로우 디코더는,
    소거 동작시 비선택된 메모리 블록의 워드라인에 접지 전압을 인가한 후 플로팅시키는 동작을 수행하고,
    상기 로우 디코더의 상기 동작은, 상기 고전압 인가부의 동작 전에 수행되는
    비휘발성 메모리 장치.
  4. 제1 항에 있어서,
    상기 고전압 인가부는,
    상기 고전압에 대응하는 전압을 저장하는 래치부; 및
    상기 래치부에 저장된 전압을 상기 비선택된 메모리 블록의 워드라인에 전달하기 위한 스위치부를 포함하는
    비휘발성 메모리 장치.
  5. 제1 항에 있어서,
    상기 고전압과 상기 비선택된 메모리 블록의 워드라인의 부스팅된 전압의 합은, 기판에 인가되는 소거 전압에 대응하는
    비휘발성 메모리 장치.
  6. 소거 동작 모드에서 비선택된 메모리 블록의 워드라인에 고전압을 인가하는 단계;
    상기 고전압이 인가된 워드라인을 플로팅시키는 단계; 및
    기판에 소거 전압을 인가하는 단계를 포함하는
    비휘발성 메모리 장치의 동작 방법.
  7. 제6 항에 있어서,
    상기 고전압 인가 단계 전에,
    상기 비선택된 메모리 블록의 워드라인에 접지전압을 인가한 후 플로팅시키는 단계를 더 포함하는
    비휘발성 메모리 장치의 동작 방법.
  8. 제6 항에 있어서,
    상기 고전압과 상기 비선택된 메모리 블록의 워드라인의 부스팅된 전압의 합은, 상기 소거 전압에 대응하는
    비휘발성 메모리 장치의 동작 방법.
KR1020110044769A 2011-05-12 2011-05-12 비휘발성 메모리 장치 및 그 동작 방법 KR101799962B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110044769A KR101799962B1 (ko) 2011-05-12 2011-05-12 비휘발성 메모리 장치 및 그 동작 방법
US13/347,064 US8537616B2 (en) 2011-05-12 2012-01-10 Nonvolatile memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044769A KR101799962B1 (ko) 2011-05-12 2011-05-12 비휘발성 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20120126742A KR20120126742A (ko) 2012-11-21
KR101799962B1 true KR101799962B1 (ko) 2017-11-22

Family

ID=47141794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044769A KR101799962B1 (ko) 2011-05-12 2011-05-12 비휘발성 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US8537616B2 (ko)
KR (1) KR101799962B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402382A (en) 1991-10-04 1995-03-28 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device capable of erasing by a word line unit
US5544117A (en) 1990-05-18 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device with improved collective erasing operation
US6711058B1 (en) 1999-06-21 2004-03-23 Sharp Kabushiki Kaisha Erase method for nonvolatile semiconductor storage device and row decoder circuit for fulfilling the method
US7551492B2 (en) 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
US7649775B2 (en) 2007-11-01 2010-01-19 Samsung Electronics Co., Ltd. Flash memory device applying erase voltage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544117A (en) 1990-05-18 1996-08-06 Mitsubishi Denki Kabushiki Kaisha Non-volatile semiconductor memory device with improved collective erasing operation
US5402382A (en) 1991-10-04 1995-03-28 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device capable of erasing by a word line unit
US6711058B1 (en) 1999-06-21 2004-03-23 Sharp Kabushiki Kaisha Erase method for nonvolatile semiconductor storage device and row decoder circuit for fulfilling the method
US7551492B2 (en) 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
US7649775B2 (en) 2007-11-01 2010-01-19 Samsung Electronics Co., Ltd. Flash memory device applying erase voltage

Also Published As

Publication number Publication date
US20120287713A1 (en) 2012-11-15
KR20120126742A (ko) 2012-11-21
US8537616B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
KR100705221B1 (ko) 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
TWI451416B (zh) 用於ｎａｎｄ快閃記憶體技術領域的寫入方法
EP1077450A2 (en) NAND type nonvolatile memory
US20070047366A1 (en) Non-Volatile Memory Device
KR100967000B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP6492202B1 (ja) 半導体記憶装置および消去方法
JP2013200932A (ja) 不揮発性半導体記憶装置
KR20080039053A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의프로그램, 독출 및 소거 방법
CN101847440A (zh) 非易失性半导体存储装置及其读取方法
KR20120069533A (ko) 불휘발성 반도체 기억 장치
KR101044466B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
JP2014067466A (ja) 半導体記憶装置
JP2009117015A (ja) フラッシュメモリ装置
KR100855962B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 독출방법
KR101756924B1 (ko) 반도체 메모리 장치
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
KR20120069115A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR101124333B1 (ko) 전류 소모를 감소시킬 수 있는 비휘발성 메모리 장치 및 그 구동방법
JP2010218623A (ja) 不揮発性半導体記憶装置
KR101799962B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
KR20120043514A (ko) 메모리 장치 및 그의 동작 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR101131559B1 (ko) 비휘발성 메모리 장치
KR100763078B1 (ko) 낸드 플래시 메모리의 소거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right