TWI715160B - 隨機位元電路及隨機位元電路的操作方法 - Google Patents

隨機位元電路及隨機位元電路的操作方法 Download PDF

Info

Publication number
TWI715160B
TWI715160B TW108130040A TW108130040A TWI715160B TW I715160 B TWI715160 B TW I715160B TW 108130040 A TW108130040 A TW 108130040A TW 108130040 A TW108130040 A TW 108130040A TW I715160 B TWI715160 B TW I715160B
Authority
TW
Taiwan
Prior art keywords
volatile memory
terminal
memory unit
coupled
operating voltage
Prior art date
Application number
TW108130040A
Other languages
English (en)
Other versions
TW202013175A (zh
Inventor
吳建翰
盧俊宏
林俊宏
黃正達
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202013175A publication Critical patent/TW202013175A/zh
Application granted granted Critical
Publication of TWI715160B publication Critical patent/TWI715160B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

隨機位元電路包含揮發性記憶體單元、第一非揮發性記憶體單元、第二非揮發性記憶體單元、第一選擇電晶體及第二選擇電晶體。第一非揮發性記憶體單元耦接於揮發性記憶體單元的第一資料端，而第二非揮發性記憶體單元耦接於揮發性記憶體單元的第二資料端。第一選擇電晶體具有第一端耦接於揮發性記憶體單元的第一資料端，第二端耦接於第一位元線，及控制端耦接於字元線。第二選擇電晶體具有第一端耦接於揮發性記憶體單元的第二資料端，第二端耦接於第二位元線，及控制端耦接於字元線。

Description

隨機位元電路及隨機位元電路的操作方法
本發明是有關於一種隨機位元電路，特別是指一種能夠產生並儲存隨機位元的隨機位元電路。
隨著電子裝置的應用越來越廣泛，電子裝置之間及其內部的資訊安全也受到了大眾的關注。由於晶片及電子裝置的逆向工程的自動化程度提高，物理及旁通道攻擊也變得越來越強大且能夠負擔。因此，要防止未授權者存取電子裝置中的資訊也就變得越來越困難。
在先前技術中，因為物理不可複製函數(Physical Unclonable Function，PUF)電路的原生特質，使得物理不可複製函數電路常被用來產生隨機數值以作為保護系統免受物理攻擊的安全金鑰。舉例來說，物理不可複製函數電路常會包含兩組元件，由於這兩組元件在其製程中會產生微小的特質差異，因此可以在註冊操作中，透過強化兩者的特質差異來產生隨機位元。然而，隨著物理不可複製函數電路所使用的元件不同，以及其在註冊操作中強化兩者差異的程度不同，物理不可複製函數電路也可能會不同，導致控制上的困難。
本發明的一實施例提供一種隨機位元電路，隨機位元電路包含揮發性記憶體單元、第一非揮發性記憶體單元、第二非揮發性記憶體單元、第一選擇電晶體及第二選擇電晶體。
揮發性記憶體單元具有一第一資料端及一第二資料端。第一非揮發性記憶體單元耦接於揮發性記憶體單元的第一資料端，而第二非揮發性記憶體單元耦接於揮發性記憶體單元的第二資料端。
第一選擇電晶體具有第一端、第二端及控制端，第一選擇電晶體的第一端耦接於揮發性記憶體單元的第一資料端，第一選擇電晶體的第二端耦接於第一位元線，而第一選擇電晶體的控制端耦接於字元線。第二選擇電晶體具有第一端、第二端及控制端，第二選擇電晶體的第一端耦接於揮發性記憶體單元的第二資料端，第二選擇電晶體的第二端耦接於第二位元線，而第二選擇電晶體的控制端耦接於字元線。
在註冊操作中，第一非揮發性記憶體單元及第二非揮發性記憶體單元中的其中一者的編程狀態被改變。在註冊操作之後的載入操作中，揮發性記憶體單元根據第一非揮發性記憶體單元及第二非揮發性記憶體單元的編程狀態儲存隨機位元。
本發明的另一實施例提供一種操作隨機位元電路的方法，隨機位元電路包含揮發性記憶體單元、第一非揮發性記憶體單元及第二非揮發性記憶體單元。揮發性記憶體單元具有第一資料端及第二資料端，第一非揮發性記憶體單元耦接於揮發性記憶體單元的第一資料端，而第二非揮發性記憶體單元耦接於揮發性記憶體單元的第二資料端。
隨機位元電路的操作方法包含執行註冊操作以根據第一非揮發性記憶體單元及第二非揮發性記憶體單元的原生特性，改變第一非揮發性記憶體單元及第二非揮發性記憶體單元中的其中一者的編程狀態，及在執行註冊操作 後，執行載入操作以根據第一非揮發性記憶體單元及第二非揮發性記憶體單元的編程狀態將隨機位元儲存至揮發性記憶體單元。
100、300:隨機位元電路
110、310:揮發性記憶體單元
120A、120B、320A、320B:非揮發性記憶體單元
130A、130B、330A、330B:選擇電晶體
ND1、ND2:資料端
WL:字元線
BL1、BL2:位元線
200:方法
S210至S240:步驟
312、314:致能電晶體
316、318:反相器
322A、322B:反熔絲變容
324A、324B:隨閘電晶體
AF:反熔絲控制線
FL:隨閘控制線
IL:隔離控制線
340:隔離電晶體
NVS:參考電壓端
NVR:電壓源端
SIGEN1、SIGEN2:致能訊號
VL:參考電壓
VPP:編程電壓
VH1、VH2、VH3:操作電壓
第1圖是本發明一實施例的隨機位元電路的示意圖。
第2圖是第1圖的隨機位元電路的操作方法的流程圖。
第3圖是本發明另一實施例的隨機位元電路的示意圖。
第4圖是第3圖的隨機位元電路在註冊操作時所接收到的電壓示意圖。
第5圖是第3圖的隨機位元電路在載入操作時所接收到的電壓示意圖。
第1圖是本發明一實施例的隨機位元電路100的示意圖。隨機位元電路100包含揮發性記憶體單元110，非揮發性記憶體單元120A及120B，以及選擇電晶體130A及130B。
揮發性記憶體單元110具有第一資料端ND1及第二資料端ND2。非揮發性記憶體單元120A可耦接於揮發性記憶體單元110的第一資料端ND1，而非揮發性記憶體單元120B可耦接於揮發性記憶體單元110的第二資料端ND2。
選擇電晶體130A具有第一端、第二端及控制端，選擇電晶體130A的第一端耦接於揮發性記憶體單元110的第一資料端ND1，選擇電晶體130A的第二端耦接於位元線BL1，而選擇電晶體130A的控制端耦接於字元線WL。選擇電晶體130B具有第一端、第二端及控制端，選擇電晶體130B的第一端耦接於揮發性記憶體單元110的第二資料端ND2，選擇電晶體130B的第二端耦接於位元線BL2，而選擇電晶體130B的控制端耦接於字元線WL。
在有些實施例中，隨機位元電路100可以利用非揮發性記憶體單元120A及120B產生隨機位元，並將隨機位元儲存在揮發性記憶體單元110中。
第2圖是本發明一實施例的隨機位元電路100的操作方法200的流程圖。方法200包含步驟S210至S240。
S210：執行註冊操作以改變非揮發性記憶體單元120A及120B中的其中一者的編程狀態；S220：執行載入操作以將隨機位元儲存至揮發性記憶體單元110；S230：執行讀取操作以讀取揮發性記憶體單元110中所儲存的隨機位元；S240：執行再編程操作以強化非揮發性記憶體單元120A及120B的編程狀態差異。
在步驟S210的註冊操作中，由於非揮發性記憶體單元120A及120B的原生特性有所差異，因此非揮發性記憶體單元120A及120B的其中一者的編程狀態會產生變化，而另一者則會保持不變。
在隨機位元電路100完成註冊之後，非揮發性記憶體單元120A及120B的編程狀態就可以用來表示隨機位元電路100的隨機位元。在此情況下，步驟S220便會在註冊操作之後執行載入操作。在載入操作中，隨機位元會被載入到揮發性記憶體單元110中並加以儲存。
由於隨機位元可以載入到揮發性記憶體單元110中，因此當系統需要隨機位元時，便可自揮發性記憶體中讀取。舉例來說，在步驟S230的讀取操作中，就可以透過選擇電晶體130A及130B以及位元線BL1及BL2將儲存在揮發性記憶體單元110中的隨機位元讀取出來。由於讀取操作可以透過揮發性記憶體單元110來執行，因此讀取速度及準確度都可以提升，使得隨機位元電路100的讀取控制能夠被簡化。
在有些實施例中，在隨機位元被讀取之後，還可執行步驟S240中的再編程操作以強化非揮發性記憶體單元120A及120B的編程狀態差異。也就是說，非揮發性記憶體單元120A及120B的編程狀態差異可以再被放大，使得隨機位元能夠更加快速地載入至揮發性記憶體單元110。
然而，在有些實施例中，如果非揮發性記憶體單元120A及120B的編程狀態差異已經足夠明顯，則也可以將步驟S240省略。也就是說，再編程操作可以是選擇性的，並且可以只有在有需要的時候才執行。
此外，在有些實施例中，在隨機位元電路100提供系統所需的隨機位元之後，揮發性記憶體單元110也可以用作系統暫存資料的儲存空間。也就是說，系統可以將預定的資料寫入揮發性記憶體單元110中以供後續使用。由於非揮發性記憶體單元120A及120B的編程狀態仍然記錄著隨機位元，因此在重新執行載入操作及讀取操作之後，系統仍然可以存取到先前產生的隨機位元。也就是說，隨機位元電路100可以用來提供隨機位元，並且也可以用來提供系統所需的常規儲存空間。
在第1圖中，非揮發性記憶體單元120A及120B可以是磁阻式隨機存取記憶體(magnetoresistive random access memory，MRAM)單元或可變電阻式記憶體(resistive random access memory，ReRAM)單元。此外，揮發性記憶體單元110可以是靜態隨機存取記憶體(static random access memory，SRAM)單元。然而，在有些其他實施例中，非揮發性記憶體單元120A及120B以及揮發性記憶體單元110也可以根據系統的需求而利用其他類型的記憶體單元來實作。
第3圖是本發明另一實施例的隨機位元電路300的示意圖。隨機位元電路300及100具有相似的結構並且可以根據相似的原理操作。非揮發性記憶體單元320A及320B可以利用反熔絲變容來實作，而揮發性記憶體單元310可以利用交互耦合(cross coupled)的閂鎖器來實作。
在第3圖中，非揮發性記憶體單元320A可包含反熔絲變容322A及隨閘電晶體324A。反熔絲變容322A具有第一端、第二端及控制端，反熔絲變容322A的控制端耦接於反熔絲控制線AF。隨閘電晶體324A具有第一端、第二端及控制端，隨閘電晶體324A的第一端耦接於反熔絲變容322A的第二端，隨閘電晶體324A的第二端耦接於揮發性記憶體單元310的第一資料端ND1，而隨閘電晶體324A的控制端耦接於隨閘控制線FL。
此外，非揮發性記憶體單元320B可包含反熔絲變容322B及隨閘電晶體324B。反熔絲變容322B具有第一端、第二端及控制端，反熔絲變容322B的控制端耦接於反熔絲控制線AF。隨閘電晶體324B具有第一端、第二端及控制端，隨閘電晶體324B的第一端耦接於反熔絲變容322B的第二端，隨閘電晶體324B的第二端耦接於揮發性記憶體單元310的第二資料端ND2，而隨閘電晶體324B的控制端耦接於隨閘控制線FL。
此外，隨機位元電路300還可包含隔離電晶體340。隔離電晶體340具有第一端、第二端及控制端，隔離電晶體340的第一端可耦接於反熔絲變容322A的第一端，隔離電晶體340的第二端可耦接於反熔絲變容322B的第一端，而隔離電晶體340的控制端可耦接於隔離控制線IL。
揮發性記憶體單元310可包含致能電晶體312及314，及反相器316及318。致能電晶體312具有第一端、第二端及控制端，致能電晶體312的第一端可耦接於電壓源端NVS，而致能電晶體312的控制端可接收致能訊號SIGEN1。反相器316具有輸入端、輸出端、第一電源端及第二電源端，反相器316的輸入端可耦接於揮發性記憶體單元310的第一資料端ND1，反相器316的輸出端可耦接於揮發性記憶體單元310的第二資料端ND2，而反相器316的第一電源端可耦接於致能電晶體312的第二端。反相器318具有輸入端、輸出端、第一電源端及第二電源端，反相器318的輸入端可耦接於揮發性記憶體單元310的第二資料端 ND2，反相器318的輸出端可耦接於揮發性記憶體單元310的第一資料端ND1，而反相器318的第一電源端可耦接於致能電晶體312的第二端。此外，致能電晶體314具有第一端、第二端及控制端，致能電晶體314的第一端可耦接於反相器316及318的第二電源端，致能電晶體314的第二端可耦接於參考電壓端NVR，而致能電晶體314的控制端可接收致能訊號SIGEN2。
在有些實施例中，方法200也可以用來操作隨機位元電路300。舉例來說，第4圖是本發明一實施例中隨機位元電路300在步驟S210的註冊操作時所接收到的電壓示意圖。
在第4圖的註冊操作中，反熔絲控制線AF可以在編程電壓VPP，隨閘控制線FL可以在第一操作電壓VH1，字元線WL可以在第二操作電壓VH2，位元線BL1及BL2可以在參考電壓VL，而隔離控制線IL可以在第一操作電壓VH1或第二操作電壓VH2。此外，揮發性記憶體單元310在註冊操作的期間可以被失能。舉例來說，致能訊號SIGEN1可以在第二操作電壓VH2，而致能訊號SIGEN2可以在參考電壓VL，使得致能電晶體312及314被截止。
在有些實施例中，編程電壓VPP可以大於第一操作電壓VH1，第一操作電壓VH1可以大於第二操作電壓VH2，而第二操作電壓VH2可以大於參考電壓VL。例如但不限於，編程電壓VPP可以是6V，第一操作電壓VH1可以是1.8V，第二操作電壓VH2可以是1.4V，而參考電壓VL可以是0V。
在此情況下，選擇電晶體330A及330B以及隨閘電晶體324A及324B可被導通，因此反熔絲變容322A及322B的第二端會接收到參考電壓VL。如此一來，施加在反熔絲變容322A及322B上的巨大電壓差就會傾向將反熔絲變容322A及322B擊穿。然而，由於反熔絲變容322A及322B具有不同的原生特性，因此反熔絲變容322A及322B中的其中一者可能會具有較弱的結構，而會先被擊穿。一旦反熔絲變容322A及322B中的其中一者被擊穿，編程電壓VPP就會經由被擊穿 的結構以及隔離電晶體340而傳送至另一個反熔絲變容的第一端，使得尚未被擊穿的反熔絲變容不會被擊穿。
也就是說，在註冊操作之後，反熔絲變容322A及322B中的其中一者會被擊穿，而另一者則不會被擊穿，因此反熔絲變容322A及322B會具有相異的編程狀態。在有些實施例中。反熔絲變容322A及322B的編程狀態可以用來表示隨機位元。例如但不限於，若反熔絲變容322A被編程(被擊穿)，而反熔絲變容322B未被編程(未被擊穿)，此時兩者的編程狀態可表示隨機位元的值為“1”。反之，若反熔絲變容322A未被編程，而反熔絲變容322B被編程，此時兩者的編程狀態可表示隨機位元的值為“0”。
在第4圖中，在註冊操作前，還可先執行設定操作以確保非揮發性記憶體單元320A及320B會在註冊操作前處於相同的條件，進而確保隨機位元電路300產生隨機位元時的隨機性。
在設定操作中，反熔絲控制線AF及隨閘控制線FL可以在參考電壓VL，字元線WL可以先設定在第二操作電壓VH2一段時間後再設定到參考電壓VL。位元線BL1及BL2可以在第二操作電壓VH2，而隔離控制線IL可以在第一操作電壓VH1或第二操作電壓VH2。
在此情況下，選擇電晶體330A及330B會被導通一段時間，並將隨閘電晶體324A及324B的第二端充電至第二操作電壓VH2。如此一來，在進行註冊操作之前，非揮發性記憶體單元320A及320B就會處在相同的條件下。
在第4圖中，在設定操作之後的註冊操作中，字元線WL可以在反熔絲控制線AF被設定至編程電壓VPP且隨閘控制線FL被設定至第一操作電壓VH1之後，才被設定至第二操作電壓VH2。此外，位元線BL1及BL2可以在字元線WL被設定到第二操作電壓VH2之後再同時設定到參考電壓VL。因此，當位元線BL1及BL2被設定到參考電壓VL時，非揮發性記憶體單元320A及320B會同時處 在可擊穿的條件。
在完成註冊操作之後，就可以執行步驟S220的載入操作，並將隨機位元載入到揮發性記憶體單元310。第5圖是本發明一實施例中隨機位元電路300在步驟S220的載入操作時所接收到的電壓示意圖。
在第5圖的載入操作中，反熔絲控制線AF及隨閘控制線FL可以在第三操作電壓VH3，字元線WL及隔離控制線IL可以在參考電壓VL，而揮發性記憶體單元310可以被致能。在有些實施例中，致能電晶體312及314會被導通，而電壓源端NVS可以提供第三操作電壓VH3，使得揮發性記憶體單元310會被致能。
在有些實施例中，第三操作電壓VH3可大於參考電壓VL。例如但不限於，第三操作電壓VH3可以是1V，而參考電壓VL可以是0V。
在此情況下，若反熔絲變容322A在註冊操作中被擊穿，則會有顯著的漏電流自反熔絲變容322A的控制端流至反熔絲變容322A的第一端，使得揮發性記憶體單元310的第一資料端ND1的電壓被提升。如此一來，交互耦合的反相器316及318就可將第一資料端ND1的電壓閂鎖在第三操作電壓VH3，並將第二資料端ND2的電壓閂鎖在參考電壓VL。因此，揮發性記憶體單元310就可以根據反熔絲變容322A及322B的編程狀態儲存對應的隨機位元。
在第5圖中，在載入操作之前，可以先執行重置操作以確保揮發性記憶體單元310可以在沒有受到偏置的情況下自非揮發性記憶體單元320及320B中載入隨機位元。
在重置操作中，反熔絲控制線AF及隨閘控制線FL可以在參考電壓VL，字元線WL可以在第三操作電壓VH3一段時間後再被設定置參考電壓VL，而位元線BL1及BL2可以在參考電壓VL。也就是說，在載入操作之前的重置操作中，揮發性記憶體單元310的第一資料端ND1及第二資料端ND2可以透過選擇電晶體330A及330B及位元線BL1及BL2而被設定到參考電壓VL。
再者，在第5圖中，在載入操作中，揮發性記憶體單元310可以在反熔絲控制線AF及隨閘控制線FL被設定到第三操作電壓VH3之後才被致能。因此，在可能受到揮發性記憶體單元310的影響之前，第一資料端ND1及第二資料端ND2的電壓可以先行建立。
在有些實施例中，揮發性記憶體單元310的致能時機可以由電壓源端NVS來控制。舉例來說，在第5圖的重置操作中，致能訊號SIGEN2可以在第三操作電壓VH3，而致能訊號SIGEN1可以在參考電壓VL。然而，直到電壓源端NVS稍後在載入操作中開始提供第三操作電壓VH3時，揮發性記憶體單元310才會被致能。藉由控制電壓源端來控制致能的時機，可以讓反相器316及318在沒有被偏置的情況下，閂鎖住第一資料端ND1及第二資料端ND2的電壓。
在揮發性記憶體單元310自非揮發性記憶體單元320A及320B中載入隨機位元後，就可以執行步驟S230以讀取揮發性記憶體單元310中的隨機位元。
在讀取操作中，反熔絲控制線AF、隨閘控制線FL及隔離控制線IL可以在參考電壓VL，字元線WL可以在第三操作電壓VH3，而揮發性記憶體單元310會被致能。在此情況下，隨機位元將會透過位元線BL1及BL2輸出。在有些實施例中，可以透過差動的方式感測位元線BL1及BL2上的電壓以讀取隨機位元，進而提升讀取的速度及準確度。
在步驟S240中，在讀取隨機位元之後，還可以執行再編程操作來強化非揮發性記憶體單元320A及320B的編程狀態差異。舉例來說，如果非揮發性記憶體單元320A已被編程，而非揮發性記憶體單元320B未被編程，則再編程操作將會進一步的再次擊穿非揮發性記憶體單元320A的反熔絲變容322A的結構。因此非揮發性記憶體單元320A及320B的編程狀態差異就會更加的顯著。
在此情況下，在再編程操作中，反熔絲控制線AF可以在編程電壓VPP，隨閘控制線FL可以在第一操作電壓VH1，字元線WL可以在第二操作電壓 VH2，位元線BL1可以在參考電壓VL，而位元線BL2可以在第二操作電壓VH2。此外，隔離控制電壓IL可以在參考電壓VL，而揮發性記憶體單元310會被失能。如此一來，非揮發性記憶體單元320A的反熔絲變容322A就會再次被高壓擊穿，而非揮發性記憶體單元320B的反熔絲變容322B則會被保護而不被編程。
藉由執行再編程操作，就可以提升下一次執行載入操作時，將隨機位元載入至揮發性記憶體單元310的速度。
此外，一旦註冊操作執行完畢，反熔絲變容322A及322B的結構變化就會保持隨機位元的記錄。由於隨機位元可以在每當需要時自非揮發性記憶體單元320A及320B中載入至揮發性記憶體單元310，因此揮發性記憶體單元310還可以做為系統暫存資料的儲存空間。
舉例來說，揮發性記憶體單元310可以根據系統的需求而寫入預定的資料。寫入操作時可將非揮發性記憶體單元320A及320B失能，並將揮發性記憶體310致能，而位元線BL1及BL2的電壓則會根據所欲寫入的位元值而設定在參考電壓VL及第二操作電壓VH2。舉例來說，當要對揮發性記憶體單元310寫入第一類型的資料，例如但不限於為“0”時，位元線BL1會在參考電壓VL，而位元線BL2會在第二操作電壓VH2。然而，當要對揮發性記憶體單元310寫入第二類型的資料，例如但不限於為“1”時，位元線BL1會在第二操作電壓VH2，而位元線BL2會在參考電壓VL。
綜上所述，本發明的實施例所提供的隨機位元電路及操作隨機位元電路的方法可以利用非揮發性記憶體單元來註冊隨機位元，並可將隨機位元自非揮發性記憶體單元載入至揮發記憶體單元以提升後續的讀取速度。此外，由於非揮發性記憶體單元會維持隨機位元的紀錄，因此揮發性記憶體單元也可以根據系統的需要用來儲存其他的資料，並在系統需要隨機位元時，再從非揮發性記憶體中載入隨機位元，使得系統對於記憶體的使用能夠更加彈性。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
300:隨機位元電路
310:揮發性記憶體單元
320A、320B:非揮發性記憶體單元
330A、330B:選擇電晶體
ND1、ND2:資料端
WL:字元線
BL1、BL2:位元線
312、314:致能電晶體
316、318:反相器
322A、322B:反熔絲變容
324A、324B:隨閘電晶體
AF:反熔絲控制線
FL:隨閘控制線
IL:隔離控制線
340:隔離電晶體
NVS:參考電壓端
NVR:電壓源端
SIGEN1、SIGEN2:致能訊號

Claims (20)

  1. 一種隨機位元電路，包含：一揮發性記憶體單元，具有一第一資料端及一第二資料端；一第一非揮發性記憶體單元，耦接於該揮發性記憶體單元的該第一資料端；一第二非揮發性記憶體單元，耦接於該揮發性記憶體單元的該第二資料端；一第一選擇電晶體，具有一第一端耦接於該揮發性記憶體單元的該第一資料端，一第二端耦接於一第一位元線，及一控制端耦接於一字元線；及一第二選擇電晶體，具有一第一端耦接於該揮發性記憶體單元的該第二資料端，一第二端耦接於一第二位元線，及一控制端耦接於該字元線；其中：在一註冊操作中，該第一非揮發性記憶體單元及該第二非揮發性記憶體單元中的其中一者的編程狀態被改變；及在該註冊操作之後的一載入操作中，該揮發性記憶體單元用以根據該第一非揮發性記憶體單元及該第二非揮發性記憶體單元的編程狀態儲存一隨機位元。
  2. 如請求項1所述之隨機位元電路，其中：該第一非揮發性記憶體單元包含：一第一反熔絲變容，具有一第一端，一第二端，及一控制端耦接於一反熔絲控制線；及一第一隨閘電晶體，具有一第一端耦接於該第一反熔絲變容的該第二端，一第二端耦接於該揮發性記憶體單元的該第一資料端，及一控制端耦接於一隨閘控制線；及 該第二非揮發性記憶體單元包含：一第二反熔絲變容，具有一第一端，一第二端，及一控制端耦接於該反熔絲控制線；及一第二隨閘電晶體，具有一第一端耦接於該第二反熔絲變容的該第二端，一第二端耦接於該揮發性記憶體單元的該第二資料端，及一控制端耦接於該隨閘控制線。
  3. 如請求項2所述之隨機位元電路，另包含一隔離電晶體，具有一第一端耦接於該第一反熔絲變容的該第一端，一第二端耦接於該第二反熔絲變容的該第一端，及一控制端耦接於一隔離控制線。
  4. 如請求項3所述之隨機位元電路，其中在該註冊操作中：該反熔絲控制線是在一編程電壓；該隨閘控制線是在一第一操作電壓；該字元線是在一第二操作電壓；該第一位元線及該第二位元線是在一參考電壓；該隔離控制線是在該第一操作電壓或該第二操作電壓；及該揮發性記憶體單元被失能；其中該編程電壓大於該第一操作電壓，該第一操作電壓大於該第二操作電壓，及該第二操作電壓大於該參考電壓。
  5. 如請求項4所述之隨機位元電路，其中在該註冊操作中：該字元線是在該反熔絲控制線被設定至該編程電壓且該隨閘控制線被設定至該第一操作電壓之後，被設定至該第二操作電壓；及 該第一位元線及該第二位元線是在該字元線被設定至該第二操作電壓之後，同時被設定至該參考電壓。
  6. 如請求項5所述之隨機位元電路，其中在該註冊操作之前的一設定操作中：該反熔絲控制線及該隨閘控制線是在該參考電壓；該字元線是被設定至該第二操作電壓一段時間後被設定至該參考電壓；該第一位元線及該第二位元線是在該第二操作電壓；及該隔離控制線是在該第一操作電壓或該第二操作電壓。
  7. 如請求項3所述之隨機位元電路，其中在該註冊操作之後的該載入操作中：該反熔絲控制線及該隨閘控制線是在一第三操作電壓；該字元線及該隔離控制線是在一參考電壓；及該揮發性記憶體單元被致能；其中該第三操作電壓大於該參考電壓。
  8. 如請求項7所述之隨機位元電路，其中在該載入操作中：該揮發性記憶體單元是在該反熔絲控制線及該隨閘控制線被設定至該第三操作電壓之後被致能。
  9. 如請求項7所述之隨機位元電路，其中在該載入操作之前的一重置操作中：該反熔絲控制線及該隨閘控制線是在該參考電壓； 該字元線是被設定至該第三操作電壓一段時間後，再被設定至該參考電壓；及該第一位元線及該第二位元線是在該參考電壓。
  10. 如請求項3所述之隨機位元電路，其中在該載入操作之後的一讀取操作中：該反熔絲控制線、該隨閘控制線及該隔離控制線是在一參考電壓；該字元線是被設定至大於該參考電壓的一操作電壓；及該揮發性記憶體單元被致能以輸出該隨機位元。
  11. 如請求項3所述之隨機位元電路，其中在該載入操作之後的一再編程操作中：該反熔絲控制線是在一編程電壓；該隨閘控制線是在一第一操作電壓；該字元線是在一第二操作電壓；當該第一非揮發性記憶體單元已被編程，而該第二非揮發性記憶體單元未被編程時，該第一位元線是在一參考電壓，且該第二位元線是在該第二操作電壓；該隔離控制線是在該參考電壓；及該揮發性記憶體單元被失能；其中該編程電壓大於該第一操作電壓，該第一操作電壓大於該第二操作電壓，及該第二操作電壓大於該參考電壓。
  12. 如請求項3所述之隨機位元電路，其中在一寫入操作中： 該反熔絲控制線、該隨閘控制線及該隔離控制線是在一參考電壓；該字元線是被設定至大於該參考電壓的一操作電壓；當寫入一第一類型資料時，該第一位元線是在該參考電壓，及該第二位元線是在該操作電壓；及該揮發性記憶體單元被致能。
  13. 如請求項1所述之隨機位元電路，其中該揮發性記憶體單元包含：一第一致能電晶體，具有一第一端耦接於一電壓源端，一第二端，及一控制端用以接收一第一致能訊號；一第一反相器，具有一輸入端耦接於該揮發性記憶體單元的該第一資料端，一輸出端耦接於該揮發性記憶體單元的該第二資料端，一第一電源端耦接於該第一致能電晶體的該第二端，及一第二電源端；一第二反相器，具有一輸入端耦接於該揮發性記憶體單元的該第二資料端，一輸出端耦接於該揮發性記憶體單元的該第一資料端，一第一電源端耦接於該第一致能電晶體的該第二端，及一第二電源端；及一第二致能電晶體，具有一第一端耦接於該第一反相器的該第二電源端及該第二反相器的該第二電源端，一第二端耦接於一參考電壓端，及一控制端用以接收一第二致能訊號。
  14. 如請求項13所述之隨機位元電路，其中：該第一致能電晶體及該第二致能電晶體用以被導通以致能該揮發性記憶體單元；及該電壓源端用以提供一第三操作電壓以致能該揮發性記憶體單元。
  15. 如請求項1所述之隨機位元電路，其中：該第一非揮發性記憶體單元及該第二非揮發性記憶體單元是磁阻式隨機存取記憶體(magnetoresistive random access memory，MRAM)單元或可變電阻式記憶體(resistive random access memory，ReRAM)單元。
  16. 如請求項1所述之隨機位元電路，其中：該揮發性記憶體單元是一靜態隨機存取記憶體(static random access memory，SRAM)單元。
  17. 一種隨機位元電路的操作方法，該隨機位元電路包含一揮發性記憶體單元、一第一非揮發性記憶體單元及一第二非揮發性記憶體單元，該揮發性記憶體單元具有一第一資料端及一第二資料端，該第一非揮發性記憶體單元耦接於該揮發性記憶體單元的該第一資料端，及該第二非揮發性記憶體單元耦接於該揮發性記憶體單元的該第二資料端，該方法包含：執行一註冊操作以根據該第一非揮發性記憶體單元及該第二非揮發性記憶體單元的原生特性，改變該第一非揮發性記憶體單元及該第二非揮發性記憶體單元中的其中一者的編程狀態；及在執行該註冊操作後，執行一載入操作以根據該第一非揮發性記憶體單元及該第二非揮發性記憶體單元的編程狀態將一隨機位元儲存至該揮發性記憶體單元。
  18. 如請求項17所述之方法，另包含：在執行該載入操作後，執行一讀取操作以讀取該揮發性記憶體單元中所儲存的該隨機位元。
  19. 如請求項18所述之方法，另包含：在執行該讀取操作後，執行一再編程操作以強化該第一非揮發性記憶體單元及該第二非揮發性記憶體單元的編程狀態差異。
  20. 如請求項18所述之方法，另包含：執行一寫入操作以將一預設位元儲存至該揮發性記憶體單元。
TW108130040A 2018-09-19 2019-08-22 隨機位元電路及隨機位元電路的操作方法 TWI715160B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862733089P 2018-09-19 2018-09-19
US62/733,089 2018-09-19
US16/513,740 2019-07-17
US16/513,740 US10700080B2 (en) 2018-09-19 2019-07-17 Random bit cell with memory units

Publications (2)

Publication Number Publication Date
TW202013175A TW202013175A (zh) 2020-04-01
TWI715160B true TWI715160B (zh) 2021-01-01

Family

ID=69772293

Family Applications (3)

Application Number Title Priority Date Filing Date
TW108130040A TWI715160B (zh) 2018-09-19 2019-08-22 隨機位元電路及隨機位元電路的操作方法
TW108130786A TWI716981B (zh) 2018-09-19 2019-08-28 非揮發性記憶體單元以及非揮發性記憶體陣列
TW108133075A TWI693794B (zh) 2018-09-19 2019-09-12 準位移位電路及操作準位移位器的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW108130786A TWI716981B (zh) 2018-09-19 2019-08-28 非揮發性記憶體單元以及非揮發性記憶體陣列
TW108133075A TWI693794B (zh) 2018-09-19 2019-09-12 準位移位電路及操作準位移位器的方法

Country Status (3)

Country Link
US (3) US10797064B2 (zh)
CN (3) CN110928522B (zh)
TW (3) TWI715160B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744199B (zh) * 2021-03-03 2021-10-21 力晶積成電子製造股份有限公司 靜態隨機存取記憶體及其操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
KR20230158093A (ko) * 2021-05-18 2023-11-17 실리콘 스토리지 테크놀로지 인크 P-기판의 깊은 n-웰 내 p-웰에 형성된 비휘발성 메모리 셀 어레이
CN115581068A (zh) * 2021-07-06 2023-01-06 成都锐成芯微科技股份有限公司 反熔丝型一次编程的非易失性存储单元及其存储器
US11818887B2 (en) 2021-10-14 2023-11-14 Ememory Technology Inc. Erasable programmable single-poly non-volatile memory cell and associated array structure
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110299317A1 (en) * 2006-11-29 2011-12-08 Shaeffer Ian P Integrated circuit heating to effect in-situ annealing
TW201727657A (zh) * 2016-01-19 2017-08-01 Ememory Technology Inc 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以 及相關隨機碼產生方法
TW201737260A (zh) * 2016-01-08 2017-10-16 席登斯公司 使用反熔絲記憶體陣列產生物理不可複製函數值的系統與方法
TW201814581A (zh) * 2016-10-12 2018-04-16 力旺電子股份有限公司 反熔絲物理不可複製電路以及相關控制方法
TW201824289A (zh) * 2016-12-30 2018-07-01 美商谷歌有限責任公司 安全裝置狀態設備及方法及生命週期管理
TW201828145A (zh) * 2016-10-04 2018-08-01 台灣積體電路製造股份有限公司 基於sram的可自毀驗證電路

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618785A (en) 1984-09-06 1986-10-21 Thomson Components - Mostek Corporation CMOS sense amplifier with level shifter
DE69121775T2 (de) * 1990-06-01 1997-01-30 Texas Instruments Inc Auslöschbare programmierbare Speicheranordnung
US5306970A (en) * 1992-12-23 1994-04-26 Northern Telecom Limited Sense amplifier and method for its operation
US5761126A (en) 1997-02-07 1998-06-02 National Semiconductor Corporation Single-poly EPROM cell that utilizes a reduced programming voltage to program the cell
US6103573A (en) * 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
JP3998908B2 (ja) * 2000-10-23 2007-10-31 松下電器産業株式会社 不揮発性メモリ装置
KR100498453B1 (ko) * 2002-11-04 2005-07-01 삼성전자주식회사 출력 데이터의 스큐를 감소시킬 수 있는 출력버퍼 회로
US6995598B2 (en) 2003-02-13 2006-02-07 Texas Instruments Incorporated Level shifter circuit including a set/reset circuit
CN101065807A (zh) * 2004-07-28 2007-10-31 柰米闪芯积体电路有限公司 整合传统式静态随机存储器与闪存单元的新式非易失性静态随机存储器内存单元结构
US7106102B2 (en) 2004-08-06 2006-09-12 Faraday Technology Corp. Programmable level shifter for wide range operation purpose
US7471570B2 (en) 2005-09-19 2008-12-30 Texas Instruments Incorporated Embedded EEPROM array techniques for higher density
US20070164789A1 (en) * 2006-01-17 2007-07-19 Cypress Semiconductor Corp. High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting
JP4926275B2 (ja) 2007-03-31 2012-05-09 サンディスク スリーディー，エルエルシー トランジスタスナップバック保護を組み込むレベルシフタ回路
US8344443B2 (en) 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US7710183B2 (en) 2008-09-04 2010-05-04 Qualcomm Incorporated CMOS level shifter circuit design
US8634254B2 (en) 2010-03-25 2014-01-21 Aplus Flash Technology, Inc. Single-polycrystalline silicon electrically erasable and programmable memory device of varied gate oxide thickness, using PIP or MIM coupling capacitor for cell size reduction and simultaneous VPP and VNN for write voltage reduction
US8355282B2 (en) 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
US8809148B2 (en) * 2010-09-17 2014-08-19 Aplus Flash Technology, Inc. EEPROM-based, data-oriented combo NVM design
KR101818445B1 (ko) * 2011-07-08 2018-01-16 삼성전자주식회사 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
US8653877B2 (en) 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
CN103022044B (zh) * 2012-12-28 2019-03-08 无锡来燕微电子有限公司 一种具有选择器晶体管的p+单一多晶架构的嵌入式非挥发性记忆体及其制备方法
TWI497914B (zh) 2013-01-21 2015-08-21 Orise Technology Co Ltd 分時轉態轉壓器
CN103188075B (zh) * 2013-02-01 2016-01-06 广州大学 一种密钥和真随机数发生器及生成密钥和真随机数的方法
US9337840B2 (en) * 2013-05-17 2016-05-10 Samsung Electronics Co., Ltd. Voltage level shifter and systems implementing the same
CN103310841B (zh) * 2013-05-22 2016-03-30 复旦大学 非易失fpga编程点电路
US10468425B2 (en) 2014-02-04 2019-11-05 Stmicroelectronics S.R.L. Embedded non-volatile memory with single polysilicon layer memory cells erasable through band to band tunneling induced hot electron and programmable through Fowler-Nordheim tunneling
US9368209B2 (en) * 2014-02-04 2016-06-14 Stmicroelectronics S.R.L. Embedded non-volatile memory with single polysilicon layer memory cells programmable through channel hot electrons and erasable through fowler-nordheim tunneling
US9361982B2 (en) 2014-02-04 2016-06-07 Stmicroelectronics S.R.L. Embedded non-volatile memory with single polysilicon layer memory cells programmable through band-to-band tunneling-induced hot electron and erasable through fowler-nordheim tunneling
US9484922B2 (en) * 2014-04-10 2016-11-01 Freescale Semiconductor, Inc. Voltage level shifter module
CN107124903A (zh) * 2014-09-15 2017-09-01 Neo半导体公司 提供使用sram及非挥发性记忆体装置的多页读写方法及设备
US9460797B2 (en) * 2014-10-13 2016-10-04 Ememory Technology Inc. Non-volatile memory cell structure and non-volatile memory apparatus using the same
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
TWM539742U (zh) 2016-11-14 2017-04-11 奕力科技股份有限公司 準位移位裝置
US10276239B2 (en) 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110299317A1 (en) * 2006-11-29 2011-12-08 Shaeffer Ian P Integrated circuit heating to effect in-situ annealing
TW201737260A (zh) * 2016-01-08 2017-10-16 席登斯公司 使用反熔絲記憶體陣列產生物理不可複製函數值的系統與方法
TW201727657A (zh) * 2016-01-19 2017-08-01 Ememory Technology Inc 用於物理不可複製技術的一次編程記憶胞與記憶體陣列以 及相關隨機碼產生方法
TW201828145A (zh) * 2016-10-04 2018-08-01 台灣積體電路製造股份有限公司 基於sram的可自毀驗證電路
TW201814581A (zh) * 2016-10-12 2018-04-16 力旺電子股份有限公司 反熔絲物理不可複製電路以及相關控制方法
TW201824289A (zh) * 2016-12-30 2018-07-01 美商谷歌有限責任公司 安全裝置狀態設備及方法及生命週期管理

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744199B (zh) * 2021-03-03 2021-10-21 力晶積成電子製造股份有限公司 靜態隨機存取記憶體及其操作方法

Also Published As

Publication number Publication date
TWI716981B (zh) 2021-01-21
TW202013891A (zh) 2020-04-01
US10797064B2 (en) 2020-10-06
TW202013380A (zh) 2020-04-01
CN110931068B (zh) 2021-12-07
CN110931068A (zh) 2020-03-27
TWI693794B (zh) 2020-05-11
TW202013175A (zh) 2020-04-01
US20200090748A1 (en) 2020-03-19
CN110932715B (zh) 2023-03-24
US10700080B2 (en) 2020-06-30
CN110928522B (zh) 2022-02-22
US20200091168A1 (en) 2020-03-19
US20200091896A1 (en) 2020-03-19
CN110932715A (zh) 2020-03-27
CN110928522A (zh) 2020-03-27
US10680584B2 (en) 2020-06-09

Similar Documents

Publication Publication Date Title
TWI715160B (zh) 隨機位元電路及隨機位元電路的操作方法
CN107944301B (zh) 反熔丝物理不可复制电路以及相关控制方法
US10880103B2 (en) SRAM-based authentication circuit
TWI696187B (zh) 隨機位元單元、隨機數值產生器及隨機位元單元的操作方法
JP5479656B1 (ja) 記憶回路
US7342836B2 (en) One time programmable latch and method
US11955157B2 (en) Physically unclonable function apparatus based on ferroelectric elements and operation method thereof
Vijay et al. Radiation effects on memristor-based non-volatile SRAM cells
US10121530B2 (en) Implementing eFuse visual security of stored data using EDRAM
US9922723B1 (en) Volatile latch circuit with tamper resistant non-volatile latch backup
Nagarajan et al. Trapped: Dram trojan designs for information leakage and fault injection attacks
US10778226B1 (en) Fail redundancy circuits
Karthikeyan Nagarajan TrappeD: DRAM trojan designs for information leakage and fault injection attacks
Yadav et al. Design and Comparative Power Analysis of Conventional 6T SRAM with 7T2M nv-SRAM at 180 nm Technology
TW201919339A (zh) 自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法
JP2004241910A (ja) データ保持装置