CN110928522A - 随机位电路及随机位电路的操作方法 - Google Patents

随机位电路及随机位电路的操作方法 Download PDF

Info

Publication number
CN110928522A
CN110928522A CN201910829663.7A CN201910829663A CN110928522A CN 110928522 A CN110928522 A CN 110928522A CN 201910829663 A CN201910829663 A CN 201910829663A CN 110928522 A CN110928522 A CN 110928522A
Authority
CN
China
Prior art keywords
volatile memory
terminal
memory cell
operating voltage
control line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910829663.7A
Other languages
English (en)
Other versions
CN110928522B (zh
Inventor
吴建翰
卢俊宏
林俊宏
黄正达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN110928522A publication Critical patent/CN110928522A/zh
Application granted granted Critical
Publication of CN110928522B publication Critical patent/CN110928522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Non-Volatile Memory (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种随机位电路，随机位电路包括易失性存储器单元、第一非易失性存储器单元、第二非易失性存储器单元、第一选择晶体管及第二选择晶体管。第一非易失性存储器单元耦接于易失性存储器单元的第一数据端，而第二非易失性存储器单元耦接于易失性存储器单元的第二数据端。第一选择晶体管具有第一端耦接于易失性存储器单元的第一数据端，第二端耦接于第一位线，及控制端耦接于字符线。第二选择晶体管具有第一端耦接于易失性存储器单元的第二数据端，第二端耦接于第二位线，及控制端耦接于字符线。

Description

随机位电路及随机位电路的操作方法
技术领域
本发明是有关于一种随机位电路，特别是指一种能够产生并储存随机位的随机位电路。
背景技术
随着电子装置的应用越来越广泛，电子装置之间及其内部的信息安全也受到了大众的关注。由于芯片及电子装置的逆向工程的自动化程度提高，物理及旁通道攻击也变得越来越强大且能够负担。因此，要防止未授权者存取电子装置中的信息也就变得越来越困难。
在现有技术中，因为物理不可克隆函数(Physical Unclonable Function，PUF)电路的原生特质，使得物理不可克隆函数电路常被用来产生随机数值以作为保护系统免受物理攻击的安全密钥。举例来说，物理不可克隆函数电路常会包括两组组件，由于这两组组件在其制程中会产生微小的特质差异，因此可以在注册操作中，透过强化两者的特质差异来产生随机位。然而，随着物理不可克隆函数电路所使用的组件不同，以及其在注册操作中强化两者差异的程度不同，物理不可克隆函数电路也可能会不同，导致控制上的困难。
发明内容
本发明的一实施例提供一种随机位电路，随机位电路包括易失性存储器单元、第一非易失性存储器单元、第二非易失性存储器单元、第一选择晶体管及第二选择晶体管。
易失性存储器单元具有第一数据端及第二数据端。第一非易失性存储器单元耦接于易失性存储器单元的第一数据端，而第二非易失性存储器单元耦接于易失性存储器单元的第二数据端。
第一选择晶体管具有第一端、第二端及控制端，第一选择晶体管的第一端耦接于易失性存储器单元的第一数据端，第一选择晶体管的第二端耦接于第一位线，而第一选择晶体管的控制端耦接于字符线。第二选择晶体管具有第一端、第二端及控制端，第二选择晶体管的第一端耦接于易失性存储器单元的第二数据端，第二选择晶体管的第二端耦接于第二位线，而第二选择晶体管的控制端耦接于字符线。
在注册操作中，第一非易失性存储器单元及第二非易失性存储器单元中的其中一者的编程状态被改变。在注册操作之后的载入操作中，易失性存储器单元根据第一非易失性存储器单元及第二非易失性存储器单元的编程状态储存随机位。
本发明的另一实施例提供一种操作随机位电路的方法，随机位电路包括易失性存储器单元、第一非易失性存储器单元及第二非易失性存储器单元。易失性存储器单元具有第一数据端及第二数据端，第一非易失性存储器单元耦接于易失性存储器单元的第一数据端，而第二非易失性存储器单元耦接于易失性存储器单元的第二数据端。
随机位电路的操作方法包括执行注册操作以根据第一非易失性存储器单元及第二非易失性存储器单元的原生特性，改变第一非易失性存储器单元及第二非易失性存储器单元中的其中一者的编程状态，及在执行注册操作后，执行加载操作以根据第一非易失性存储器单元及第二非易失性存储器单元的编程状态将随机位储存至易失性存储器单元。
附图说明
图1是本发明一实施例的随机位电路的示意图。
图2是图1的随机位电路的操作方法的流程图。
图3是本发明另一实施例的随机位电路的示意图。
图4是图3的随机位电路在注册操作时所接收到的电压示意图。
图5是图3的随机位电路在加载操作时所接收到的电压示意图。
其中，附图标记说明如下：
100、300 随机位电路
110、310 易失性存储器单元
120A、120B、320A、320B 非易失性存储器单元
130A、130B、330A、330B 选择晶体管
ND1、ND2 资料端
WL 字符线
BL1、BL2 位线
200 方法
S210至S240 步骤
312、314 致能晶体管
316、318 反相器
322A、322B 反熔丝变容
324A、324B 随栅晶体管
AF 反熔丝控制线
FL 随栅控制线
IL 隔离控制线
340 隔离晶体管
NVS 参考电压端
NVR 电压源端
SIGEN1、SIGEN2 致能信号
VL 参考电压
VPP 编程电压
VH1、VH2、VH3 操作电压
具体实施方式
图1是本发明一实施例的随机位电路100的示意图。随机位电路100包括易失性存储器单元110，非易失性存储器单元120A及120B，以及选择晶体管130A及130B。
易失性存储器单元110具有第一数据端ND1及第二数据端ND2。非易失性存储器单元120A可耦接于易失性存储器单元110的第一数据端ND1，而非易失性存储器单元120B可耦接于易失性存储器单元110的第二数据端ND2。
选择晶体管130A具有第一端、第二端及控制端，选择晶体管130A的第一端耦接于易失性存储器单元110的第一数据端ND1，选择晶体管130A的第二端耦接于位线BL1，而选择晶体管130A的控制端耦接于字符线WL。选择晶体管130B具有第一端、第二端及控制端，选择晶体管130B的第一端耦接于易失性存储器单元110的第二数据端ND2，选择晶体管130B的第二端耦接于位线BL2，而选择晶体管130B的控制端耦接于字符线WL。
在有些实施例中，随机位电路100可以利用非易失性存储器单元120A及120B产生随机位，并将随机位储存在易失性存储器单元110中。
图2是本发明一实施例的随机位电路100的操作方法200的流程图。方法200包括步骤S210至S240。
S210：执行注册操作以改变非易失性存储器单元120A及120B中的其中一者的编程状态；
S220：执行加载操作以将随机位储存至易失性存储器单元110；
S230：执行读取操作以读取易失性存储器单元110中所储存的随机位；
S240：执行再编程操作以强化非易失性存储器单元120A及120B的编程状态差异。
在步骤S210的注册操作中，由于非易失性存储器单元120A及120B的原生特性有所差异，因此非易失性存储器单元120A及120B的其中一者的编程状态会产生变化，而另一者则会保持不变。
在随机位电路100完成注册之后，非易失性存储器单元120A及120B的编程状态就可以用来表示随机位电路100的随机位。在此情况下，步骤S220便会在注册操作之后执行加载操作。在加载操作中，随机位会被加载到易失性存储器单元110中并加以储存。
由于随机位可以加载到易失性存储器单元110中，因此当系统需要随机位时，便可自易失性存储器中读取。举例来说，在步骤S230的读取操作中，就可以通过选择晶体管130A及130B以及位线BL1及BL2将储存在易失性存储器单元110中的随机位读取出来。由于读取操作可以通过易失性存储器单元110来执行，因此读取速度及准确度都可以提升，使得随机位电路100的读取控制能够被简化。
在有些实施例中，在随机位被读取之后，还可执行步骤S240中的再编程操作以强化非易失性存储器单元120A及120B的编程状态差异。也就是说，非易失性存储器单元120A及120B的编程状态差异可以再被放大，使得随机位能够更加快速地加载至易失性存储器单元110。
然而，在有些实施例中，如果非易失性存储器单元120A及120B的编程状态差异已经足够明显，则也可以将步骤S240省略。也就是说，再编程操作可以是选择性的，并且可以只有在有需要的时候才执行。
此外，在有些实施例中，在随机位电路100提供系统所需的随机位之后，易失性存储器单元110也可以用作系统暂存数据的储存空间。也就是说，系统可以将预定的数据写入易失性存储器单元110中以供后续使用。由于非易失性存储器单元120A及120B的编程状态仍然记录着随机位，因此在重新执行加载操作及读取操作之后，系统仍然可以存取到先前产生的随机位。也就是说，随机位电路100可以用来提供随机位，并且也可以用来提供系统所需的常规储存空间。
在图1中，非易失性存储器单元120A及120B可以是磁阻式随机存取存储器(magnetoresistive random access memory，MRAM)单元或可变电阻式存储器(resistiverandom access memory，ReRAM)单元。此外，易失性存储器单元110可以是静态随机存取存储器(static random access memory，SRAM)单元。然而，在有些其他实施例中，非易失性存储器单元120A及120B以及易失性存储器单元110也可以根据系统的需求而利用其他类型的存储器单元来实作。
图3是本发明另一实施例的随机位电路300的示意图。随机位电路300及100具有相似的结构并且可以根据相似的原理操作。非易失性存储器单元320A及320B可以利用反熔丝变容来实作，而易失性存储器单元310可以利用交互耦合(cross coupled)的闩锁器来实作。
在图3中，非易失性存储器单元320A可包括反熔丝变容322A及随栅晶体管324A。反熔丝变容322A具有第一端、第二端及控制端，反熔丝变容322A的控制端耦接于反熔丝控制线AF。随栅晶体管324A具有第一端、第二端及控制端，随栅晶体管324A的第一端耦接于反熔丝变容322A的第二端，随栅晶体管324A的第二端耦接于易失性存储器单元310的第一数据端ND1，而随栅晶体管324A的控制端耦接于随栅控制线FL。
此外，非易失性存储器单元320B可包括反熔丝变容322B及随栅晶体管324B。反熔丝变容322B具有第一端、第二端及控制端，反熔丝变容322B的控制端耦接于反熔丝控制线AF。随栅晶体管324B具有第一端、第二端及控制端，随栅晶体管324B的第一端耦接于反熔丝变容322B的第二端，随栅晶体管324B的第二端耦接于易失性存储器单元310的第二数据端ND2，而随栅晶体管324B的控制端耦接于随栅控制线FL。
此外，随机位电路300还可包括隔离晶体管340。隔离晶体管340具有第一端、第二端及控制端，隔离晶体管340的第一端可耦接于反熔丝变容322A的第一端，隔离晶体管340的第二端可耦接于反熔丝变容322B的第一端，而隔离晶体管340的控制端可耦接于隔离控制线IL。
易失性存储器单元310可包括致能晶体管312及314，及反相器316及318。致能晶体管312具有第一端、第二端及控制端，致能晶体管312的第一端可耦接于电压源端NVS，而致能晶体管312的控制端可接收致能信号SIGEN1。反相器316具有输入端、输出端、第一电源端及第二电源端，反相器316的输入端可耦接于易失性存储器单元310的第一数据端ND1，反相器316的输出端可耦接于易失性存储器单元310的第二数据端ND2，而反相器316的第一电源端可耦接于致能晶体管312的第二端。反相器318具有输入端、输出端、第一电源端及第二电源端，反相器318的输入端可耦接于易失性存储器单元310的第二数据端ND2，反相器318的输出端可耦接于易失性存储器单元310的第一数据端ND1，而反相器318的第一电源端可耦接于致能晶体管312的第二端。此外，致能晶体管314具有第一端、第二端及控制端，致能晶体管314的第一端可耦接于反相器316及318的第二电源端，致能晶体管314的第二端可耦接于参考电压端NVR，而致能晶体管314的控制端可接收致能信号SIGEN2。
在有些实施例中，方法200也可以用来操作随机位电路300。举例来说，图4是本发明一实施例中随机位电路300在步骤S210的注册操作时所接收到的电压示意图。
在图4的注册操作中，反熔丝控制线AF可以在编程电压VPP，随栅控制线FL可以在第一操作电压VH1，字符线WL可以在第二操作电压VH2，位线BL1及BL2可以在参考电压VL，而隔离控制线IL可以在第一操作电压VH1或第二操作电压VH2。此外，易失性存储器单元310在注册操作的期间可以被失能。举例来说，致能信号SIGEN1可以在第二操作电压VH2，而致能信号SIGEN2可以在参考电压VL，使得致能晶体管312及314被截止。
在有些实施例中，编程电压VPP可以大于第一操作电压VH1，第一操作电压VH1可以大于第二操作电压VH2，而第二操作电压VH2可以大于参考电压VL。例如但不限于，编程电压VPP可以是6V，第一操作电压VH1可以是1.8V，第二操作电压VH2可以是1.4V，而参考电压VL可以是0V。
在此情况下，选择晶体管330A及330B以及随栅晶体管324A及324B可被导通，因此反熔丝变容322A及322B的第二端会接收到参考电压VL。如此一来，施加在反熔丝变容322A及322B上的巨大电压差就会倾向将反熔丝变容322A及322B击穿。然而，由于反熔丝变容322A及322B具有不同的原生特性，因此反熔丝变容322A及322B中的其中一者可能会具有较弱的结构，而会先被击穿。一旦反熔丝变容322A及322B中的其中一者被击穿，编程电压VPP就会经由被击穿的结构以及隔离晶体管340而传送至另一个反熔丝变容的第一端，使得尚未被击穿的反熔丝变容不会被击穿。
也就是说，在注册操作之后，反熔丝变容322A及322B中的其中一者会被击穿，而另一者则不会被击穿，因此反熔丝变容322A及322B会具有相异的编程状态。在有些实施例中。反熔丝变容322A及322B的编程状态可以用来表示随机位。例如但不限于，若反熔丝变容322A被编程(被击穿)，而反熔丝变容322B未被编程(未被击穿)，此时两者的编程状态可表示随机位的值为“1”。反之，若反熔丝变容322A未被编程，而反熔丝变容322B被编程，此时两者的编程状态可表示随机位的值为“0”。
在图4中，在注册操作前，还可先执行设定操作以确保非易失性存储器单元320A及320B会在注册操作前处于相同的条件，进而确保随机位电路300产生随机位时的随机性。
在设定操作中，反熔丝控制线AF及随栅控制线FL可以在参考电压VL，字符线WL可以先设定在第二操作电压VH2一段时间后再设定到参考电压VL。位线BL1及BL2可以在第二操作电压VH2，而隔离控制线IL可以在第一操作电压VH1或第二操作电压VH2。
在此情况下，选择晶体管330A及330B会被导通一段时间，并将随栅晶体管324A及324B的第二端充电至第二操作电压VH2。如此一来，在进行注册操作之前，非易失性存储器单元320A及320B就会处在相同的条件下。
在图4中，在设定操作之后的注册操作中，字符线WL可以在反熔丝控制线AF被设定至编程电压VPP且随栅控制线FL被设定至第一操作电压VH1之后，才被设定至第二操作电压VH2。此外，位线BL1及BL2可以在字符线WL被设定到第二操作电压VH2之后再同时设定到参考电压VL。因此，当位线BL1及BL2被设定到参考电压VL时，非易失性存储器单元320A及320B会同时处在可击穿的条件。
在完成注册操作之后，就可以执行步骤S220的加载操作，并将随机位加载到易失性存储器单元310。图5是本发明一实施例中随机位电路300在步骤S220的加载操作时所接收到的电压示意图。
在图5的加载操作中，反熔丝控制线AF及随栅控制线FL可以在第三操作电压VH3，字符线WL及隔离控制线IL可以在参考电压VL，而易失性存储器单元310可以被致能。在有些实施例中，致能晶体管312及314会被导通，而电压源端NVS可以提供第三操作电压VH3，使得易失性存储器单元310会被致能。
在有些实施例中，第三操作电压VH3可大于参考电压VL。例如但不限于，第三操作电压VH3可以是1V，而参考电压VL可以是0V。
在此情况下，若反熔丝变容322A在注册操作中被击穿，则会有显著的漏电流自反熔丝变容322A的控制端流至反熔丝变容322A的第一端，使得易失性存储器单元310的第一数据端ND1的电压被提升。如此一来，交互耦合的反相器316及318就可将第一数据端ND1的电压闩锁在第三操作电压VH3，并将第二数据端ND2的电压闩锁在参考电压VL。因此，易失性存储器单元310就可以根据反熔丝变容322A及322B的编程状态储存对应的随机位。
在图5中，在加载操作之前，可以先执行重置操作以确保易失性存储器单元310可以在没有受到偏置的情况下自非易失性存储器单元320及320B中加载随机位。
在重置操作中，反熔丝控制线AF及随栅控制线FL可以在参考电压VL，字符线WL可以在第三操作电压VH3一段时间后再被设定置参考电压VL，而位线BL1及BL2可以在参考电压VL。也就是说，在加载操作之前的重置操作中，易失性存储器单元310的第一数据端ND1及第二数据端ND2可以通过选择晶体管330A及330B及位线BL1及BL2而被设定到参考电压VL。
再者，在图5中，在载入操作中，易失性存储器单元310可以在反熔丝控制线AF及随栅控制线FL被设定到第三操作电压VH3之后才被致能。因此，在可能受到易失性存储器单元310的影响之前，第一数据端ND1及第二数据端ND2的电压可以先行建立。
在有些实施例中，易失性存储器单元310的致能时机可以由电压源端NVS来控制。举例来说，在图5的重置操作中，致能信号SIGEN2可以在第三操作电压VH3，而致能信号SIGEN1可以在参考电压VL。然而，直到电压源端NVS稍后在加载操作中开始提供第三操作电压VH3时，易失性存储器单元310才会被致能。藉由控制电压源端来控制致能的时机，可以让反相器316及318在没有被偏置的情况下，闩锁住第一数据端ND1及第二数据端ND2的电压。
在易失性存储器单元310自非易失性存储器单元320A及320B中加载随机位后，就可以执行步骤S230以读取易失性存储器单元310中的随机位。
在读取操作中，反熔丝控制线AF、随栅控制线FL及隔离控制线IL可以在参考电压VL，字符线WL可以在第三操作电压VH3，而易失性存储器单元310会被致能。在此情况下，随机位将会通过位线BL1及BL2输出。在有些实施例中，可以通过差动的方式感测位线BL1及BL2上的电压以读取随机位，进而提升读取的速度及准确度。
在步骤S240中，在读取随机位之后，还可以执行再编程操作来强化非易失性存储器单元320A及320B的编程状态差异。举例来说，如果非易失性存储器单元320A已被编程，而非易失性存储器单元320B未被编程，则再编程操作将会进一步的再次击穿非易失性存储器单元320A的反熔丝变容322A的结构。因此非易失性存储器单元320A及320B的编程状态差异就会更加的显著。
在此情况下，在再编程操作中，反熔丝控制线AF可以在编程电压VPP，随栅控制线FL可以在第一操作电压VH1，字符线WL可以在第二操作电压VH2，位线BL1可以在参考电压VL，而位线BL2可以在第二操作电压VH2。此外，隔离控制电压IL可以在参考电压VL，而易失性存储器单元310会被失能。如此一来，非易失性存储器单元320A的反熔丝变容322A就会再次被高压击穿，而非易失性存储器单元320B的反熔丝变容322B则会被保护而不被编程。
藉由执行再编程操作，就可以提升下一次执行加载操作时，将随机位加载至易失性存储器单元310的速度。
此外，一旦注册操作执行完毕，反熔丝变容322A及322B的结构变化就会保持随机位的记录。由于随机位可以在每当需要时自非易失性存储器单元320A及320B中载入至易失性存储器单元310，因此易失性存储器单元310还可以做为系统暂存数据的储存空间。
举例来说，易失性存储器单元310可以根据系统的需求而写入预定的资料。写入操作时可将非易失性存储器单元320A及320B失能，并将易失性存储器310致能，而位线BL1及BL2的电压则会根据所欲写入的位值而设定在参考电压VL及第二操作电压VH2。举例来说，当要对易失性存储器单元310写入第一类型的数据，例如但不限于为“0”时，位线BL1会在参考电压VL，而位线BL2会在第二操作电压VH2。然而，当要对易失性存储器单元310写入第二类型的数据，例如但不限于为“1”时，位线BL1会在第二操作电压VH2，而位线BL2会在参考电压VL。
综上所述，本发明的实施例所提供的随机位电路及操作随机位电路的方法可以利用非易失性存储器单元来注册随机位，并可将随机位自非易失性存储器单元加载至挥发存储器单元以提升后续的读取速度。此外，由于非易失性存储器单元会维持随机位的纪录，因此易失性存储器单元也可以根据系统的需要用来储存其他的数据，并在系统需要随机位时，再从非易失性存储器中加载随机位，使得系统对于存储器的使用能够更加弹性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (20)

1.一种随机位电路，其特征在于，包括：
易失性存储器单元，具有第一数据端及第二数据端；
第一非易失性存储器单元，耦接于所述易失性存储器单元的所述第一数据端；
第二非易失性存储器单元，耦接于所述易失性存储器单元的所述第二数据端；
第一选择晶体管，具有耦接于所述易失性存储器单元的所述第一数据端的一第一端，耦接于第一位线的第二端，及耦接于字符线的控制端；及
第二选择晶体管，具有耦接于所述易失性存储器单元的所述第二数据端的第一端，耦接于第二位线的第二端，及耦接于所述字符线的控制端；
其中：
在注册操作中，所述第一非易失性存储器单元及所述第二非易失性存储器单元中的其中一者的编程状态被改变；及
在所述注册操作之后的载入操作中，所述易失性存储器单元用以根据所述第一非易失性存储器单元及所述第二非易失性存储器单元的编程状态储存随机位。
2.如权利要求1所述的随机位电路，其特征在于：
所述第一非易失性存储器单元包括：
第一反熔丝变容，具有第一端，第二端，及耦接于反熔丝控制线的控制端；及
第一随栅晶体管，具有耦接于所述第一反熔丝变容的所述第二端的第一端，耦接于所述易失性存储器单元的所述第一数据端的第二端，及耦接于一随栅控制线的控制端；及
所述第二非易失性存储器单元包括：
第二反熔丝变容，具有第一端，第二端，及耦接于所述反熔丝控制线的控制端；及
第二随栅晶体管，具有耦接于所述第二反熔丝变容的所述第二端的第一端，耦接于所述易失性存储器单元的所述第二数据端的第二端，及耦接于所述随栅控制线的控制端。
3.如权利要求2所述的随机位电路，还包括隔离晶体管，具有耦接于所述第一反熔丝变容的所述第一端的第一端，耦接于所述第二反熔丝变容的所述第一端的第二端，及耦接于隔离控制线的控制端。
4.如权利要求3所述的随机位电路，其特征在于在所述注册操作中：
所述反熔丝控制线是在编程电压；
所述随栅控制线是在第一操作电压；
所述字符线是在第二操作电压；
所述第一位线及所述第二位线是在参考电压；
所述隔离控制线是在所述第一操作电压或所述第二操作电压；及
所述易失性存储器单元被失能；
其中所述编程电压大于所述第一操作电压，所述第一操作电压大于所述第二操作电压，及所述第二操作电压大于所述参考电压。
5.如权利要求4所述的随机位电路，其特征在于在所述注册操作中：
所述字符线是在所述反熔丝控制线被设定至所述编程电压且所述随栅控制线被设定至所述第一操作电压之后，被设定至所述第二操作电压；及
所述第一位线及所述第二位线是在所述字符线被设定至所述第二操作电压之后，同时被设定至所述参考电压。
6.如权利要求5所述的随机位电路，其特征在于在所述注册操作之前的设定操作中：
所述反熔丝控制线及所述随栅控制线是在所述参考电压；
所述字符线是被设定至所述第二操作电压一段时间后被设定至所述参考电压；
所述第一位线及所述第二位线是在所述第二操作电压；及
所述隔离控制线是在所述第一操作电压或所述第二操作电压。
7.如权利要求3所述的随机位电路，其特征在于在所述注册操作之后的所述载入操作中：
所述反熔丝控制线及所述随栅控制线是在第三操作电压；
所述字符线及所述隔离控制线是在参考电压；及
所述易失性存储器单元被致能；
其中所述第三操作电压大于所述参考电压。
8.如权利要求7所述的随机位电路，其特征在于在所述载入操作中：
所述易失性存储器单元是在所述反熔丝控制线及所述随栅控制线被设定至所述第三操作电压之后被致能。
9.如权利要求7所述的随机位电路，其特征在于在所述加载操作之前的重置操作中：
所述反熔丝控制线及所述随栅控制线是在所述参考电压；
所述字符线是被设定至所述第三操作电压一段时间后，再被设定至所述参考电压；及
所述第一位线及所述第二位线是在所述参考电压。
10.如权利要求3所述的随机位电路，其特征在于在所述载入操作之后的读取操作中：
所述反熔丝控制线、所述随栅控制线及所述隔离控制线是在所述参考电压；
所述字符线是被设定至大于所述参考电压的操作电压；及
所述易失性存储器单元被致能以输出所述随机位。
11.如权利要求3所述的随机位电路，其特征在于在所述载入操作之后的再编程操作中：
所述反熔丝控制线是在编程电压；
所述随栅控制线是在第一操作电压；
所述字符线是在第二操作电压；
当所述第一非易失性存储器单元已被编程，而所述第二非易失性存储器单元未被编程时，所述第一位线是在参考电压，且所述第二位线是在所述第二操作电压；
所述隔离控制线是在所述参考电压；及
所述易失性存储器单元被失能；
其中所述编程电压大于所述第一操作电压，所述第一操作电压大于所述第二操作电压，及所述第二操作电压大于所述参考电压。
12.如权利要求3所述的随机位电路，其特征在于在写入操作中：
所述反熔丝控制线、所述随栅控制线及所述隔离控制线是在参考电压；
所述字符线是被设定至大于所述参考电压的操作电压；
当写入第一类型数据时，所述第一位线是在所述参考电压，及所述第二位线是在所述操作电压；及
所述易失性存储器单元被致能。
13.如权利要求1所述的随机位电路，其特征在于所述易失性存储器单元包括：
第一致能晶体管，具有耦接于一电压源端的第一端，第二端，及用以接收第一致能信号的控制端；
第一反相器，具有耦接于所述易失性存储器单元的所述第一数据端的输入端，耦接于所述易失性存储器单元的所述第二数据端的输出端，耦接于所述第一致能晶体管的所述第二端的第一电源端，及第二电源端；
第二反相器，具有耦接于所述易失性存储器单元的所述第二数据端的输入端，耦接于所述易失性存储器单元的所述第一数据端的输出端，耦接于所述第一致能晶体管的所述第二端的第一电源端，及第二电源端；及
第二致能晶体管，具有耦接于所述第一反相器的所述第二电源端及所述第二反相器的所述第二电源端的第一端，耦接于参考电压端的第二端，及用以接收第二致能信号的控制端。
14.如权利要求13所述的随机位电路，其特征在于：
所述第一致能晶体管及所述第二致能晶体管用以被导通以致能所述易失性存储器单元；及
所述电压源端用以提供第三操作电压以致能所述易失性存储器单元。
15.如权利要求1所述的随机位电路，其特征在于：
所述第一非易失性存储器单元及所述第二非易失性存储器单元是磁阻式随机存取存储器(magnetoresistive random access memory，MRAM)单元或可变电阻式存储器(resistive random access memory，ReRAM)单元。
16.如权利要求1所述的随机位电路，其特征在于：
所述易失性存储器单元是静态随机存取存储器(static random access memory，SRAM)单元。
17.一种随机位电路的操作方法，其特征在于，所述随机位电路包括易失性存储器单元、第一非易失性存储器单元及第二非易失性存储器单元，所述易失性存储器单元具有第一数据端及第二数据端，所述第一非易失性存储器单元耦接于所述易失性存储器单元的所述第一数据端，及所述第二非易失性存储器单元耦接于所述易失性存储器单元的所述第二数据端，所述方法包括：
执行注册操作以根据所述第一非易失性存储器单元及所述第二非易失性存储器单元的原生特性，改变所述第一非易失性存储器单元及所述第二非易失性存储器单元中的其中一者的编程状态；及
在执行所述注册操作后，执行加载操作以根据所述第一非易失性存储器单元及所述第二非易失性存储器单元的编程状态将随机位储存至所述易失性存储器单元。
18.如权利要求17所述的方法，其特征在于，还包括：
在执行所述加载操作后，执行读取操作以读取所述易失性存储器单元中所储存的所述随机位。
19.如权利要求18所述的方法，其特征在于，还包括：
在执行所述读取操作后，执行再编程操作以强化所述第一非易失性存储器单元及所述第二非易失性存储器单元的编程状态差异。
20.如权利要求18所述的方法，其特征在于，还包括：
执行写入操作以将默认位储存至所述易失性存储器单元。
CN201910829663.7A 2018-09-19 2019-09-03 随机位电路及随机位电路的操作方法 Active CN110928522B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862733089P 2018-09-19 2018-09-19
US62/733,089 2018-09-19
US16/513,740 US10700080B2 (en) 2018-09-19 2019-07-17 Random bit cell with memory units
US16/513,740 2019-07-17

Publications (2)

Publication Number Publication Date
CN110928522A true CN110928522A (zh) 2020-03-27
CN110928522B CN110928522B (zh) 2022-02-22

Family

ID=69772293

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910829663.7A Active CN110928522B (zh) 2018-09-19 2019-09-03 随机位电路及随机位电路的操作方法
CN201910883083.6A Active CN110932715B (zh) 2018-09-19 2019-09-18 位准移位电路及操作位准移位器的方法
CN201910885110.3A Active CN110931068B (zh) 2018-09-19 2019-09-19 非挥发性存储器单元以及非挥发性存储器阵列

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201910883083.6A Active CN110932715B (zh) 2018-09-19 2019-09-18 位准移位电路及操作位准移位器的方法
CN201910885110.3A Active CN110931068B (zh) 2018-09-19 2019-09-19 非挥发性存储器单元以及非挥发性存储器阵列

Country Status (3)

Country Link
US (3) US10797064B2 (zh)
CN (3) CN110928522B (zh)
TW (3) TWI715160B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809091A (zh) * 2020-06-14 2021-12-17 力旺电子股份有限公司 可编程的非挥发性存储器的存储单元阵列

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744199B (zh) * 2021-03-03 2021-10-21 力晶積成電子製造股份有限公司 靜態隨機存取記憶體及其操作方法
EP4341935A1 (en) * 2021-05-18 2024-03-27 Silicon Storage Technology, Inc. Non-volatile memory cell array formed in a p-well in a deep n-well in a p-substrate
CN115581068A (zh) * 2021-07-06 2023-01-06 成都锐成芯微科技股份有限公司 反熔丝型一次编程的非易失性存储单元及其存储器
KR102597814B1 (ko) * 2021-08-24 2023-11-06 주식회사 키파운드리 멀티 타임 프로그램을 위한 파워 스위치 및 이를 이용한 비휘발성 메모리 장치
EP4167235A1 (en) * 2021-10-14 2023-04-19 eMemory Technology Inc. Erasable programmable single-poly non-volatile memory cell and associated array structure
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array
CN117198362B (zh) * 2023-09-01 2024-10-25 厦门半导体工业技术研发有限公司 存储器装置的操作方法、存储器装置、设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101065807A (zh) * 2004-07-28 2007-10-31 柰米闪芯积体电路有限公司 整合传统式静态随机存储器与闪存单元的新式非易失性静态随机存储器内存单元结构
US20110299317A1 (en) * 2006-11-29 2011-12-08 Shaeffer Ian P Integrated circuit heating to effect in-situ annealing
CN102866877A (zh) * 2011-07-08 2013-01-09 三星电子株式会社 存储器控制器及操作方法，及含存储器控制器的电子设备
CN103188075A (zh) * 2013-02-01 2013-07-03 广州大学 一种密钥和真随机数发生器及生成密钥和真随机数的方法
CN103310841A (zh) * 2013-05-22 2013-09-18 复旦大学 非易失fpga编程点电路
TW201626388A (zh) * 2014-09-15 2016-07-16 Neo半導體股份有限公司 用以提供使用sram及非揮發性記憶體裝置的多頁讀寫之方法及設備
CN106158018A (zh) * 2014-10-13 2016-11-23 力旺电子股份有限公司 非易失性记忆胞结构及其装置
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618785A (en) 1984-09-06 1986-10-21 Thomson Components - Mostek Corporation CMOS sense amplifier with level shifter
DE69121775T2 (de) * 1990-06-01 1997-01-30 Texas Instruments Inc Auslöschbare programmierbare Speicheranordnung
US5306970A (en) * 1992-12-23 1994-04-26 Northern Telecom Limited Sense amplifier and method for its operation
US5761126A (en) 1997-02-07 1998-06-02 National Semiconductor Corporation Single-poly EPROM cell that utilizes a reduced programming voltage to program the cell
US6103573A (en) * 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
JP3998908B2 (ja) * 2000-10-23 2007-10-31 松下電器産業株式会社 不揮発性メモリ装置
KR100498453B1 (ko) * 2002-11-04 2005-07-01 삼성전자주식회사 출력 데이터의 스큐를 감소시킬 수 있는 출력버퍼 회로
US6995598B2 (en) 2003-02-13 2006-02-07 Texas Instruments Incorporated Level shifter circuit including a set/reset circuit
US7106102B2 (en) 2004-08-06 2006-09-12 Faraday Technology Corp. Programmable level shifter for wide range operation purpose
US7471570B2 (en) 2005-09-19 2008-12-30 Texas Instruments Incorporated Embedded EEPROM array techniques for higher density
US20070164789A1 (en) * 2006-01-17 2007-07-19 Cypress Semiconductor Corp. High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting
CN101682328B (zh) 2007-03-31 2014-04-30 桑迪士克3D有限责任公司 包含晶体管跳通保护的电平移位器电路
US8344443B2 (en) 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US7710183B2 (en) 2008-09-04 2010-05-04 Qualcomm Incorporated CMOS level shifter circuit design
US8634254B2 (en) 2010-03-25 2014-01-21 Aplus Flash Technology, Inc. Single-polycrystalline silicon electrically erasable and programmable memory device of varied gate oxide thickness, using PIP or MIM coupling capacitor for cell size reduction and simultaneous VPP and VNN for write voltage reduction
US8355282B2 (en) 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
WO2012036752A2 (en) * 2010-09-17 2012-03-22 Aplus Flash Technology, Inc. An eeprom-based, data-oriented combo nvm design
US8653877B2 (en) 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
CN103022044B (zh) * 2012-12-28 2019-03-08 无锡来燕微电子有限公司 一种具有选择器晶体管的p+单一多晶架构的嵌入式非挥发性记忆体及其制备方法
TWI497914B (zh) 2013-01-21 2015-08-21 Orise Technology Co Ltd 分時轉態轉壓器
US9337840B2 (en) * 2013-05-17 2016-05-10 Samsung Electronics Co., Ltd. Voltage level shifter and systems implementing the same
US9368209B2 (en) * 2014-02-04 2016-06-14 Stmicroelectronics S.R.L. Embedded non-volatile memory with single polysilicon layer memory cells programmable through channel hot electrons and erasable through fowler-nordheim tunneling
US10468425B2 (en) 2014-02-04 2019-11-05 Stmicroelectronics S.R.L. Embedded non-volatile memory with single polysilicon layer memory cells erasable through band to band tunneling induced hot electron and programmable through Fowler-Nordheim tunneling
US9361982B2 (en) 2014-02-04 2016-06-07 Stmicroelectronics S.R.L. Embedded non-volatile memory with single polysilicon layer memory cells programmable through band-to-band tunneling-induced hot electron and erasable through fowler-nordheim tunneling
US9484922B2 (en) * 2014-04-10 2016-11-01 Freescale Semiconductor, Inc. Voltage level shifter module
US10032521B2 (en) * 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US10438025B2 (en) * 2016-10-04 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Self-destruct SRAM-based authentication circuit
US10283511B2 (en) * 2016-10-12 2019-05-07 Ememory Technology Inc. Non-volatile memory
TWM539742U (zh) 2016-11-14 2017-04-11 奕力科技股份有限公司 準位移位裝置
US10223531B2 (en) * 2016-12-30 2019-03-05 Google Llc Secure device state apparatus and method and lifecycle management
US10276239B2 (en) 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101065807A (zh) * 2004-07-28 2007-10-31 柰米闪芯积体电路有限公司 整合传统式静态随机存储器与闪存单元的新式非易失性静态随机存储器内存单元结构
US20110299317A1 (en) * 2006-11-29 2011-12-08 Shaeffer Ian P Integrated circuit heating to effect in-situ annealing
CN102866877A (zh) * 2011-07-08 2013-01-09 三星电子株式会社 存储器控制器及操作方法，及含存储器控制器的电子设备
CN103188075A (zh) * 2013-02-01 2013-07-03 广州大学 一种密钥和真随机数发生器及生成密钥和真随机数的方法
CN103310841A (zh) * 2013-05-22 2013-09-18 复旦大学 非易失fpga编程点电路
TW201626388A (zh) * 2014-09-15 2016-07-16 Neo半導體股份有限公司 用以提供使用sram及非揮發性記憶體裝置的多頁讀寫之方法及設備
CN106158018A (zh) * 2014-10-13 2016-11-23 力旺电子股份有限公司 非易失性记忆胞结构及其装置
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴志安; 段成华: "采用全局互连线随机模型的硅物理不可克隆函数的设计", 《微电子学与计算机》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809091A (zh) * 2020-06-14 2021-12-17 力旺电子股份有限公司 可编程的非挥发性存储器的存储单元阵列
CN113809091B (zh) * 2020-06-14 2024-02-13 力旺电子股份有限公司 可编程的非挥发性存储器的存储单元阵列

Also Published As

Publication number Publication date
TW202013380A (zh) 2020-04-01
CN110932715B (zh) 2023-03-24
CN110931068B (zh) 2021-12-07
US20200090748A1 (en) 2020-03-19
CN110932715A (zh) 2020-03-27
US10680584B2 (en) 2020-06-09
TWI693794B (zh) 2020-05-11
TW202013891A (zh) 2020-04-01
US10700080B2 (en) 2020-06-30
CN110931068A (zh) 2020-03-27
TWI715160B (zh) 2021-01-01
TWI716981B (zh) 2021-01-21
US20200091896A1 (en) 2020-03-19
CN110928522B (zh) 2022-02-22
US10797064B2 (en) 2020-10-06
US20200091168A1 (en) 2020-03-19
TW202013175A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
CN110928522B (zh) 随机位电路及随机位电路的操作方法
EP3454320B1 (en) Random code generator and associated random code generating method
US10880103B2 (en) SRAM-based authentication circuit
CN107944301B (zh) 反熔丝物理不可复制电路以及相关控制方法
CN110688682B (zh) 随机位单元、随机数值产生器及随机位单元的操作方法
JP5479656B1 (ja) 記憶回路
US20060114020A1 (en) One time programmable latch and method
JP2008171477A (ja) 不揮発性半導体記憶装置
US10115467B2 (en) One time accessible (OTA) non-volatile memory
EP3640945B1 (en) Non-volatile memory with physical unclonable function
US10910062B2 (en) Random bit cell with nonvolatile memory cell
US11955157B2 (en) Physically unclonable function apparatus based on ferroelectric elements and operation method thereof
KR20170096807A (ko) 메모리를 이용한 물리적 복제 불가능 함수 보안 칩
US9922723B1 (en) Volatile latch circuit with tamper resistant non-volatile latch backup
Nagarajan et al. Trapped: Dram trojan designs for information leakage and fault injection attacks
CN105590647B (zh) 非易失静态随机存取存储器电路
KR102511901B1 (ko) 넓은 동작 영역을 갖는 불휘발성 메모리 소자
US20060284651A1 (en) Circuit and method of blocking access to a protected device
Karthikeyan Nagarajan TrappeD: DRAM trojan designs for information leakage and fault injection attacks
TWI658698B (zh) 自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant