TWI658698B - 自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法 - Google Patents

自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法 Download PDF

Info

Publication number
TWI658698B
TWI658698B TW107125289A TW107125289A TWI658698B TW I658698 B TWI658698 B TW I658698B TW 107125289 A TW107125289 A TW 107125289A TW 107125289 A TW107125289 A TW 107125289A TW I658698 B TWI658698 B TW I658698B
Authority
TW
Taiwan
Prior art keywords
terminal
voltage
latch
tracking
transistor
Prior art date
Application number
TW107125289A
Other languages
English (en)
Other versions
TW201919339A (zh
Inventor
騰桂 馬
史富洋
Original Assignee
漢芝電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 漢芝電子股份有限公司 filed Critical 漢芝電子股份有限公司
Application granted granted Critical
Publication of TWI658698B publication Critical patent/TWI658698B/zh
Publication of TW201919339A publication Critical patent/TW201919339A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

自我追蹤雙穩態閂鎖單元包含交錯耦合閂鎖器、第一可寫入電晶體及第二可寫入電晶體。交錯耦合閂鎖器接收閂鎖控制訊號及參考電壓。第一可寫入電晶體的第一端用以輸出第一位元，第一可寫入電晶體的第二端耦接於交錯耦合閂鎖器的第一資料端，而第一可寫入電晶體的控制端接收追蹤控制訊號。第二可寫入電晶體的第一端輸出第二位元，第二可寫入電晶體的第二端耦接於交錯耦合閂鎖器的第二資料端，而第二可寫入電晶體的控制端接收追蹤控制訊號。第一可寫入電晶體及第二可寫入電晶體兩者的閘極氧化層皆較交錯耦合閂鎖器中電晶體的閘極氧化層薄。

Description

自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法
本發明是有關於一種雙穩態閂鎖單元，尤其是一種能夠自行追蹤其初始狀態的雙穩態閂鎖單元。
閂鎖單元是常見的基本儲存元件，一般可以利用交錯耦合(cross-coupled)的反相器來實作。當閂鎖單元被致能時，其電路會在一段不定的期間內處於一種未定義的狀態，然而最終兩個反相器之間的抗衡會因為製程中無法控制的變異而導致最終的結果，而輸出彼此相反的電壓。更具體地說，首先成功穩定下來的反相器將會回饋至另一個反相器使得另一個反相器進入相反的狀態，而最終閂鎖單元就會保持在穩定狀態，並保存這個初始值。也就是說，閂鎖單元可以被視為能夠在第一次上電致能時，記錄其初始狀態的雙穩態記憶體單元。然而，要在閂鎖單元中預測哪一個反相器將取得主導地位則是不可能的。
由於雙穩態閂鎖單元的微物理結構，閂鎖單元可以應用在物理不可複製函數(physical unclonable functions，PUF)中。雖然閂鎖單元能夠提供適當的亂度和不可預測性，因此能夠實作物理不可複製函數，然而要達到高可靠度則仍然十份困難且代價昂貴。在裝置操作的過程中，當溫度、電壓、環境雜訊及其他環境參數產生變化，或甚至是裝置老舊導致操作參數變化時，閂鎖單元內的位元也可能隨著這些亂度源而產生翻轉逆變，因此閂鎖單元的初始狀態很難保存或複製。因此，在先前技術中，常需要透過容錯機制、在物理不可複製函數中內建備份資料及對應的亂數註冊程序來提升可複製性。然而，備份資料和容錯修正演算法都會帶來可觀的負擔，並且可能會讓系統安全產生弱點。
本發明的一實施例提供一種自我追蹤雙穩態閂鎖單元，自我追蹤雙穩態閂鎖單元包含交錯耦合閂鎖器(cross-coupled latch)、第一可寫入電晶體及第二可寫入電晶體。
交錯耦合閂鎖器具有第一資料端、第二資料端、第一電壓輸入端及第二電壓輸入端，交錯耦合閂鎖器的第一電壓輸入端接收閂鎖控制訊號，而交錯耦合閂鎖器的第二電壓輸入端接收參考電壓。
第一可寫入電晶體具有第一端、第二端及控制端，第一可寫入電晶體的第一端在執行讀取操作時輸出第一位元，第一可寫入電晶體的第二端耦接於交錯耦合閂鎖器的第一資料端，而第一可寫入電晶體的控制端接收追蹤控制訊號。第一可寫入電晶體的閘極氧化層較交錯耦合閂鎖器中的電晶體的閘極氧化層薄。
第二可寫入電晶體具有第一端、第二端及控制端，第二可寫入電晶體的第一端在執行讀取操作時輸出第二位元，第二可寫入電晶體的第二端耦接於交錯耦合閂鎖器的第二資料端，而第二可寫入電晶體的控制端接收追蹤控制訊號。第二可寫入電晶體的閘極氧化層較交錯耦合閂鎖器中的電晶體的閘極氧化層薄。
本發明的另一實施例提供一種操作自我追蹤雙穩態閂鎖單元的方法，自我追蹤雙穩態閂鎖單元包含交錯耦合閂鎖器、第一可寫入電晶體及第二可寫入電晶體。第一可寫入電晶體耦接於交錯耦合閂鎖器的第一資料端，及第二可寫入電晶體耦接於交錯耦合閂鎖器的第二資料端。
操作自我追蹤雙穩態閂鎖單元的方法包含在執行追蹤操作時，提供閂鎖控制訊號至交錯耦合閂鎖器以啟動交錯耦合閂鎖器，交錯耦合閂鎖器進入穩態以根據交錯耦合閂鎖器的原生趨勢經由第一資料端及第二資料端輸出一對互補位元，且原生趨勢係在製程中產生而無法控制，提供追蹤控制訊號至第一可寫入電晶體的控制端及第二可寫入電晶體的控制端以根據該對互補位元擊穿第一可寫入電晶體及第二可寫入電晶體的其中之一者。
第1圖為本發明一實施例之自我追蹤雙穩態閂鎖單元100的示意圖。自我追蹤雙穩態閂鎖單元100包含交錯耦合閂鎖器110、第一可寫入電晶體120及第二可寫入電晶體130。
交錯耦合閂鎖器110具有第一資料端110A、第二資料端110B、第一電壓輸入端及第二電壓輸入端。第一電壓輸入端可接收閂鎖控制訊號SIG L，而第二電壓輸入端可接收參考電壓V ref。參考電壓V ref可以是，例如但不限於，系統中的地電壓。在第1圖中，交錯耦合閂鎖器110可包含第一P型電晶體P1、第二P型電晶體P2、第一N型電晶體N1及第二N型電晶體N2。
第一P型電晶體P1具有第一端、第二端及控制端，第一P型電晶體P1的第一端耦接於交錯耦合閂鎖器110的第一電壓輸入端，第一P型電晶體P1的第二端耦接於交錯耦合閂鎖器110的第一資料端110A，而第一P型電晶體P1的控制端耦接於交錯耦合閂鎖器的第二資料端110B。第二P型電晶體P2具有第一端、第二端及控制端，第二P型電晶體P2的第一端耦接於交錯耦合閂鎖器110的第一電壓輸入端，第二P型電晶體P2的第二端耦接於交錯耦合閂鎖器110的第二資料端110B，而第二P型電晶體P2的控制端耦接於交錯耦合閂鎖器110的第一資料端110A。第一N型電晶體N1具有第一端、第二端及控制端，第一N型電晶體N1的第一端耦接於交錯耦合閂鎖器110的第一資料端110A，第一N型電晶體N1的第二端耦接於交錯耦合閂鎖器110的第二電壓輸入端，而第一N型電晶體N1的控制端耦接於交錯耦合閂鎖器110的第二資料端110B。第二N型電晶體N2具有第一端、第二端及控制端，第二N型電晶體N2的第一端耦接於交錯耦合閂鎖器110的第二資料端110B，第二N型電晶體N2的第二端耦接於交錯耦合閂鎖器110的第二電壓輸入端，而第二N型電晶體N2的控制端耦接於交錯耦合閂鎖器110的第一資料端110A。
第一可寫入電晶體120具有第一端、第二端及控制端，第一可寫入電晶體120的第一端可在執行讀取操作時輸出第一位元B1，第一可寫入電晶體120的第二端耦接於交錯耦合閂鎖器110的第一資料端110A，而第一可寫入電晶體120的控制端可接收追蹤控制訊號SIG T。第二可寫入電晶體130具有第一端、第二端及控制端，第二可寫入電晶體130的第一端可在執行讀取操作時輸出第二位元B2，第二可寫入電晶體130的第二端耦接於交錯耦合閂鎖器110的第二資料端110B，而第二可寫入電晶體130的控制端可接收追蹤控制訊號SIG T。在第1圖中，第一可寫入電晶體120的第二端可以耦接至第一可寫入電晶體120的第一端，且第二可寫入電晶體130的第二端可以耦接至第二可寫入電晶體130的第一端。
此外，第一可寫入電晶體120的閘極氧化層可較交錯耦合閂鎖器110中任一電晶體的閘極氧化層來得更薄，且第二可寫入電晶體130的閘極氧化層也可較交錯耦合閂鎖器110中任一電晶體的閘極氧化層來得更薄。由於第一可寫入電晶體120及第二可寫入電晶體130的閘極氧化層較薄，因此當接收到高電壓時，第一可寫入電晶體120及第二可寫入電晶體130比較容易被擊穿，而可以用來記錄追蹤交錯耦合閂鎖器110的初始狀態。在有些實施例中，第一可寫入電晶體120及第二可寫入電晶體130可以是反熔絲電晶體(anti-fuse transistors)。
在自我追蹤雙穩態閂鎖單元100執行追蹤操作時，交錯耦合閂鎖器110可進入穩態，並根據交錯耦合閂鎖器110的原生趨勢經由第一資料端110A及第二資料端110B輸出一對互補位元B1及B2。在此情況下，第一可寫入電晶體120及第二可寫入電晶體130將接收到相異的電壓。透過調整適當的訊號電壓，並依據互補位元B1及B2的值，第一可寫入電晶體120及第二可寫入電晶體130中的其中一者將會被擊穿。因此交錯耦合閂鎖器110在第一次上電致能後所產生的互補位元B1及B2就可以由第一可寫入電晶體120及第二可寫入電晶體130的狀態追蹤得知。
第2圖為本發明一實施例之自我追蹤雙穩態閂鎖單元100在執行追蹤操作時所接收到的訊號電壓。在第2圖中，追蹤控制訊號SIG T是在第一電壓V1，閂鎖控制訊號SIG L是在高於第一電壓V1的二電壓V2。在有些實施例中，第二電壓V2及第一電壓V1之間的電壓差大到足以將第一可寫入電晶體120及第二可寫入電晶體130擊穿。此外，在有些實施例中，第一電壓V1可與參考電壓V ref實質上可相等。
在此情況下，如果交錯耦合閂鎖器110最終的狀態使得位元B1為“1”，而位元B2為“0”，則第一可寫入電晶體120的第二端將會接收到第二電壓V2，而第二可寫入電晶體130的第二端將會接收到參考電壓V ref。由於第一可寫入電晶體120及第二可寫入電晶體130的控制端可同樣接收到處在第一電壓V1的追蹤控制訊號SIG T，因此第一可寫入電晶體120的閘極區域會承受巨大的電壓差(第二電壓V2及第一電壓V1)，造成第一可寫入電晶體120的閘極氧化層上有某種程度的崩壞，然而，第二可寫入電晶體130的閘極區域所承受到的電壓差(第一電壓V1及參考電壓V ref)則不會造成顯著的影響。
同樣地，如果交錯耦合閂鎖器110最終的狀態會使得位元B1為“0”，而位元B2為“1”，則第二可寫入電晶體130將會承受巨大的電壓差並導致閘極氧化層被破壞，而第一可寫入電晶體120則不會被影響。
對應於進入穩態時所決定的互補位元對B1及B2，第一可寫入電晶體120及第二可寫入電晶體130的閘極氧化層會處在不同的狀態，因此第一可寫入電晶體120及第二可寫入電晶體130的閘極氧化層的狀態就可以用來追蹤交錯耦合閂鎖器110的初始狀態。
在有些實施例中，追蹤操作可以在裝置初始上電的過程中執行，使得交錯耦合閂鎖器110的初始狀態能夠對應地儲存。此外，可寫入電晶體120及130的氧化層破壞程度會與其所承受的電壓大小有關，而根據裝置的製程參數及/或其所能夠承受的耐壓等條件來調整追蹤控制訊號SIG L及追蹤控制訊號SIG T的電壓就能夠控制可寫入電晶體120及130所承受的電壓。
在初始狀態被追蹤紀錄之後，被記錄的狀態也可在讀取操作中根據第一可寫入電晶體120及第二可寫入電晶體130的狀態讀出。第3圖為本發明一實施例之自我追蹤雙穩態閂鎖單元100在執行讀取操作時所接收到的訊號電壓。
在執行讀取操作時，閂鎖控制訊號SIG L及追蹤控制訊號SIG T可都先處在參考電壓V ref或在浮接狀態(在第3圖中以“X” 註記)。接著，可將追蹤控制訊號SIG T變為第三電壓V3，並在追蹤控制訊號SIG T變為第三電壓V3之後，將閂鎖控制訊號SIG L變為第四電壓V4。在有些實施例中，第三電壓V3及第四電壓V4可皆高於參考電壓V ref，且第三電壓V3實質上可與第四電壓V4相等。
在此情況下，電位先被提高的追蹤控制訊號SIG T會啟動第一可寫入電晶體120及第二可寫入電晶體130以根據其各自對應於互補位元對B1及B2的閘極氧化層狀態來強化資料電壓端110A及110B之間的電壓差。因此，之後當閂鎖控制訊號SIG L被拉高至第四電壓V4時，第一可寫入電晶體120及第二可寫入電晶體130所強化的電壓差將會導致交錯耦合閂鎖器110進入到與原先的初始狀態相同的閂鎖狀態。如此一來，自我追蹤雙穩態閂鎖單元100在初始階段的追蹤操作中所決定的位元B1及位元B2的狀態就能夠在讀取操作中被再次讀出。
由於處在第四電壓V4的閂鎖控制訊號SIG L能夠使交錯耦合閂鎖器110趨於穩定，因此讀取操作可以在差動感測電壓較大的情況下穩定地完成讀出存取。
此外，用來執行追蹤操作的第二電壓V2需設計成足以擊穿裝置的物理結構，因此第二電壓V2會高於用來執行讀取操作的第三電壓V3及第四電壓V4。然而，在其他的實施例中，用來執行追蹤操作和讀取操作的電壓也可根據實際上所使用的半導體製程技術來定義。
此外，自我追蹤雙穩態閂鎖單元100也可以自毀。自毀的功能對於支援密碼加密應用的資安系統來說特別有價值。由於物理不可複製裝置常常會儲存資安系統中的高敏感性資訊，因此在面臨被竄改或其他未授權操作的威脅時，如果內建有對應的機制將會是十分實用的功能。
當偵測到攻擊或是未授權的操作時，自我追蹤雙穩態閂鎖單元100可以執行自毀操作以移除單元中的資料。第4圖為本發明一實施例之自我追蹤雙穩態閂鎖單元100在執行自毀操作時所接收到的訊號電壓。
當執行自毀操作時，位元B1及位元B2可以先自交錯耦合閂鎖器110讀出，此時可以先應用類似於讀取操作的做法。也就是說，閂鎖控制訊號SIG L及追蹤控制訊號SIG T可以先處在參考電壓V ref或在浮接狀態(在第4圖中以“X”註記)。接著可先將追蹤控制訊號SIG T調整變為第三電壓V3，並在追蹤控制訊號SIG T變為第三電壓V3之後，將閂鎖控制訊號SIG L調整為第四電壓V4。之後，當交錯耦合閂鎖器110進入穩態並輸出初始時所紀錄的位元B1及B2時，可將閂鎖控制訊號SIG L及追蹤控制訊號SIG T變為第二電壓V2。在有些實施例中，閂鎖控制訊號SIG L可能會在追蹤控制訊號SIG T變為第三電壓V3之後直接變為第二電壓V2，而不須經過調整成第四電壓V4的過程，同時追蹤控制訊號SIG T則可在之後變為第二電壓V2。
在此情況下，如果交錯耦合閂鎖器110的初始資料中位元B1為“1” 而位元B2為“0”，則第一可寫入電晶體120的閘極將會在先前的追蹤操作中就被破壞而較為脆弱，而第二可寫入電晶體130的閘極則會保持完好如初。然而，在執行自毀操作時，第二可寫入電晶體130的第二端將會自交錯耦合閂鎖器110的第二資料端110B接收到參考電壓V ref，而第二可寫入電晶體130的控制端則會接收到第二電壓V2。因此，施加在第二可寫入電晶體130的第二電壓V2及參考電壓V ref之間所產生的巨大電壓差將會破壞第二可寫入電晶體130的閘極氧化層。然而。由於第一可寫入電晶體120的第二端及控制端都會接收到第二電壓V2，因此在此情況下，自毀操作並不會對第一可寫入電晶體120造成影響。
也就是說，在自毀操作執行完畢後，第一可寫入電晶體120及第二可寫入電晶體130都會被擊穿，因此第一可寫入電晶體120及第二可寫入電晶體130的狀態將不再與自我追蹤雙穩態閂鎖單元100的初始狀態有關。此外，在自毀操作中所導致的變化還可能進一步改變交錯耦合閂鎖器110在後續讀取操作中所呈現出的穩態。如此一來，自我追蹤雙穩態閂鎖單元100就會失去對初始狀態中位元B1及B2的蹤跡紀錄。
此外，在有些實施例中，自我追蹤雙穩態閂鎖單元100可以用來實作物理不可預測函數裝置，而互補位元對B1及B2則可用來與記憶體位址、系統資訊或排線仲裁位元糾結纏繞(entagled)以進行加密，強化系統安全。
在有些實施例中，自我追蹤雙穩態閂鎖單元100可以設置在具有記憶體解碼器的記憶體結構中以支援應用中的資料存取。
第5圖為本發明一實施例之記憶體結構20的示意圖。記憶體結構20包含行址解碼器21、列址解碼器22、資料輸出邏輯電路23及複數個自我追蹤雙穩態閂鎖單元200。每一個自我追蹤雙穩態閂鎖單元200具有與自我追蹤雙穩態閂鎖單元100相似的結構。然而，自我追蹤雙穩態閂鎖單元200還可包含第一選擇電晶體240及第二選擇電晶體250。
第一選擇電晶體240具有第一端、第二端及控制端，第一選擇電晶體240的第一端耦接於第一位元線，第一選擇電晶體240的第二端耦接於第一可寫入電晶體120的第一端，而第一選擇電晶體240的控制端耦接於對應的字元線。第二選擇電晶體250具有第一端、第二端及控制端，第二選擇電晶體250的第一端耦接於第二位元線，第二選擇電晶體250的第二端耦接於第二可寫入電晶體130的第一端，而第二選擇電晶體250的控制端可與第一選擇電晶體240的控制端同樣耦接到相同的對應字元線。
在此情況下，行址解碼器21及列址解碼器22可以將位址解碼，並透過對應的字元線存取對應的自我追蹤雙穩態閂鎖單元200以執行所欲執行的操作。此外，資料輸出邏輯電路23則可以選擇對應的位元線來輸出讀取到的資料。
在第5圖中，記憶體結構20中的自我追蹤雙穩態閂鎖單元200可以根據系統的需求同時或各別執行追蹤操作，以及同時或各別執行自毀操作。此外，在有些實施例中，可能只有部分的自我追蹤雙穩態閂鎖單元200會執行自毀操作。在此情況下，自毀操作的目的在於透過將部分追蹤元件的狀態反向翻轉以覆蓋現存的位元資料分布狀態，藉以創造出在統計上與先前自我追蹤雙穩態閂鎖單元200所儲存的資訊無關的新的位元分布。
然而，在有些實施例中，透過自毀操作也可以將部分或者全部的單元完全摧毀。從系統安全的角度來說，能夠讓儲存高度價值資料的系統具備此功能將對使用者造成相當的吸引力。
此外，為進一步強化自我追蹤雙穩態閂鎖單元的安全性，部分的物理不可複製函數單元還可與行址解碼器21、列址解碼器22及資料輸出邏輯電路23相結合，使得看似尋常且單純容易預測的記憶體結構20變得更加隨機而不易預測。
舉例來說，將物理不可複製函數的組態位元加入至位址解碼器就能夠創造出可組態的位址結構，且這樣的位址結構不只與輸入位址有關，同時也與解碼電路中隨機而難以預測的物理不可複製資料有關。此外，部分的物理不可複製函數單元的組態位元也可與物理不可複製函數中的資料位元透過簡單的布林操作來糾結纏繞以進一步強化對物理不可複製函數之資料空間的保護。
再者，在有些實施例中，由於第一可寫入電晶體120及第二可寫入電晶體130也可用來做字元線的選擇，因此第一選擇電晶體240及第二選擇電晶體250可能並非必要。在此情況下，第一可寫入電晶體120的第一端及第二端將不會彼此耦接，且第二可寫入電晶體130的第一端及第二端也不會彼此耦接。此外，可寫入電晶體120及130的第一端會分別耦接到第一位元線及第二位元線。也就是說，透過可寫入電晶體120及130的控制端，就能夠達到字元線選取的功能。
第6圖為對自我追蹤雙穩態閂鎖單元100或200執行追蹤操作的方法300的流程圖。方法300包含步驟S310至S330。
S310： 提供閂鎖控制訊號SIG L至交錯耦合閂鎖器110以啟動交錯耦合閂鎖器110；
S320： 交錯耦合閂鎖器110進入穩態以根據交錯耦合閂鎖器110的原生趨勢經由第一資料端110A及第二資料端110B輸出對互補位元B1及B2，其中原生趨勢係在製程中產生而無法控制；
S330： 提供追蹤控制訊號SIG T至第一可寫入電晶體120的控制端及第二可寫入電晶體130的控制端以根據對互補位元B1及B2擊穿第一可寫入電晶體120及第二可寫入電晶體130的其中之一者。
在有些實施例中，在執行追蹤操作時，追蹤控制訊號SIG T可以在第一電壓V1，而閂鎖控制訊號SIG L可以在第二電壓V2，如第2圖所示。根據方法300，由於交錯耦合閂鎖器110所產生的位元B1及B2會彼此互補，因此第一可寫入電晶體120及第二可寫入電晶體130將會接受不同程度的電壓差。如此一來，第一可寫入電晶體120及第二可寫入電晶體130中承受較大電壓者就會在步驟S330中被擊穿，因此自我追蹤雙穩態閂鎖單元100或200的初始狀態就可以被記錄下來。
第7圖為對自我追蹤雙穩態閂鎖單元100或200執行讀取操作的方法400的流程圖。方法400包含步驟S410至S440。
S410： 將閂鎖控制訊號SIG L調整至參考電壓V ref或浮接狀態；
S420： 將追蹤控制訊號SIG T調整至參考電壓V ref或是在浮接狀態；
S430： 將追蹤控制訊號SIG T調整為第三電壓V3；
S440： 在追蹤控制訊號SIG T被調整為第三電壓V3後，將閂鎖控制訊號SIG L調整為第四電壓V4。
根據方法400，透過在步驟S430中將追蹤控制訊號SIG T調整至第三電壓V3，資料端110A及110B之間的電壓差就會因為第一可寫入電晶體120及第二可寫入電晶體130的狀態不同而被強化。因此，當閂鎖控制訊號SIG L在步驟S440中被提升到第四電壓V4時，儲存在自我追蹤雙穩態閂鎖單元100的位元B1及B2的狀態就可以對應地被讀出。
此外，本發明並不以第7圖所示的順序為限。舉例來說，在有些實施例中，步驟S410可以在步驟S420之前或之後執行。此外，步驟S410可以在步驟S420也可以同時平行執行。
第8圖為對自我追蹤雙穩態閂鎖單元100或200執行自毀操作的方法500的流程圖。方法500包含步驟S510至S560。
S510： 將閂鎖控制訊號SIG L調整為參考電壓V ref或浮接狀態；
S520： 將追蹤控制訊號SIG T調整至參考電壓V ref或是在浮接狀態；
S530： 將追蹤控制訊號SIG T調整為第三電壓V3；
S540： 在追蹤控制訊號SIG T被調整為第三電壓V3後，將閂鎖控制訊號SIG L調整為第四電壓V4；
S550： 將閂鎖控制訊號SIG L調整為第二電壓V2；
S560： 將該追蹤控制訊號SIG T調整為第二電壓V2。
根據方法500，自我追蹤雙穩態閂鎖單元100中所記錄之位元B1及B2的狀態可以透過步驟S510至S540來對應讀出。然而，本發明並不以第8圖的順序為限。舉例來說，步驟S510可以在步驟S520之前或之後執行。此外，步驟S510可以在步驟S520也可以同時平行執行。
接著，在步驟S550及S560中，閂鎖控制訊號SIG L及追蹤控制訊號SIG T都會被調整到第二電壓V2，使得先前並未被擊穿的可寫入電晶體被擊穿。也就是說，在執行了自毀操作之後，第一可寫入電晶體120及第二可寫入電晶體130的閘極氧化層都會被擊穿。
在有些實施例中，步驟S540可能並非必要。也就是說，在步驟S550中，閂鎖控制訊號SIG L可以在追蹤控制訊號SIG T被調整為第三電壓V3後，直接被調整至第二電壓V2。在此情況下，交錯耦合閂鎖器110會以較高的電壓輸出初始時所決定的互補位元對B1及B2，而當追蹤控制訊號SIG T在步驟S560中被調整至第二電壓V2時，就可以將對應的可寫入電晶體對應地擊穿以移除初始狀態的蹤跡。
此外，在有些實施例中，為避免第一可寫入電晶體120及第二可寫入電晶體130不預期地被電壓擊穿，步驟S550及S560可以同時執行。如此一來，原先可用來追蹤自我追蹤雙穩態閂鎖單元100或200之初始狀態的第一可寫入電晶體120及第二可寫入電晶體130的狀態就不會再與先前的狀態有關。由於在資安系統中，物理不可複製裝置常常會儲存高度敏感的資訊，因此當面臨被竄改或其他未授權操作的威脅時，內建的自毀功能就會成為安全性的關鍵。
綜上所述，本發明之實施例所提供的自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法可以利用可寫入電晶體來追蹤交錯耦合閂鎖器的初始狀態，因此自我追蹤雙穩態閂鎖單元可以在實作物理不可複製函數時，達到所需的不可預測性及可複製性，而且無須過多的硬體成本。此外，當偵測到攻擊或未授權的操作時，自我追蹤雙穩態閂鎖單元還可以執行自毀操作以移除初始狀態的蹤跡，強化物理不可複製函數系統的安全性。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200‧‧‧自我追蹤雙穩態閂鎖單元
110‧‧‧交錯耦合閂鎖器
110A、110B‧‧‧資料端
120‧‧‧第一可寫入電晶體
130‧‧‧第二可寫入電晶體
SIGT‧‧‧追蹤控制訊號
SIGL‧‧‧閂鎖控制訊號
P1、P2‧‧‧P型電晶體
N1、N2‧‧‧N型電晶體
B1、B2‧‧‧位元
Vref‧‧‧參考電壓
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
V4‧‧‧第四電壓
X‧‧‧浮接狀態
20‧‧‧記憶體結構
21‧‧‧行址解碼器
22‧‧‧列址解碼器
23‧‧‧資料輸出邏輯電路
240‧‧‧第一選擇電晶體
250‧‧‧第二選擇電晶體
300、400、500‧‧‧方法
S310至S330、S410至S440、S510至S560‧‧‧步驟
第1圖為本發明一實施例之自我追蹤雙穩態閂鎖單元的示意圖。 第2圖為第1圖之自我追蹤雙穩態閂鎖單元在執行追蹤操作時所接收到的訊號電壓。 第3圖為第1圖之自我追蹤雙穩態閂鎖單元在執行讀取操作時所接收到的訊號電壓。 第4圖為第1圖之自我追蹤雙穩態閂鎖單元在執行自毀操作時所接收到的訊號電壓。 第5圖為本發明一實施例之記憶體結構的示意圖。 第6圖為對第1圖或第5圖的自我追蹤雙穩態閂鎖單元執行追蹤操作的方法的流程圖。 第7圖為對第1圖或第5圖的自我追蹤雙穩態閂鎖單元執行讀取操作的方法的流程圖。 第8圖為對第1圖或第5圖的自我追蹤雙穩態閂鎖單元執行自毀操作的方法的流程圖。

Claims (20)

  1. 一種自我追蹤雙穩態閂鎖單元，包含： 一交錯耦合閂鎖器(cross-coupled latch)，具有一第一資料端，一第二資料端，一第一電壓輸入端用以接收一閂鎖控制訊號，及一第二電壓輸入端用以接收一參考電壓； 一第一可寫入電晶體，具有一第一端用以在執行一讀取操作時輸出一第一位元，一第二端耦接於該交錯耦合閂鎖器的該第一資料端，及一控制端用以接收一追蹤控制訊號，其中該第一可寫入電晶體的一閘極氧化層較該交錯耦合閂鎖器中的一電晶體的一閘極氧化層薄；及 一第二可寫入電晶體，具有一第一端用以在執行該讀取操作時輸出一第二位元，一第二端耦接於該交錯耦合閂鎖器的該第二資料端，及一控制端用以接收該追蹤控制訊號，其中該第二可寫入電晶體的一閘極氧化層較該交錯耦合閂鎖器中的該電晶體的該閘極氧化層薄。
  2. 如請求項1所述的自我追蹤雙穩態閂鎖單元，其中在執行一追蹤操作時： 該交錯耦合閂鎖器進入一穩態，並根據該交錯耦合閂鎖器的原生趨勢經由該第一資料端及該第二資料端輸出一對互補位元；及 根據該對互補位元擊穿該第一可寫入電晶體及該第二可寫入電晶體的其中之一者。
  3. 如請求項2所述的自我追蹤雙穩態閂鎖單元，其中在執行該追蹤操作時： 該追蹤控制訊號是在一第一電壓； 該閂鎖控制訊號是在高於該第一電壓的一第二電壓；及 該第二電壓與該第一電壓之間的電壓差係大到足以擊穿該第一可寫入電晶體及該第二可寫入電晶體。
  4. 如請求項3所述的自我追蹤雙穩態閂鎖單元，其中在執行該讀取操作時： 該閂鎖控制訊號及該追蹤控制訊號是在該參考電壓或是在一浮接狀態； 該追蹤控制訊號變為一第三電壓；及 在該追蹤控制訊號變為該第三電壓後，該閂鎖控制訊號變為一第四電壓； 其中該第三電壓及該第四電壓皆高於該參考電壓。
  5. 如請求項4所述的自我追蹤雙穩態閂鎖單元，其中在該第二電壓高於該第三電壓及該第四電壓。
  6. 如請求項3所述的自我追蹤雙穩態閂鎖單元，其中在執行一自毀操作時： 該閂鎖控制訊號及該追蹤控制訊號是在該參考電壓或是在浮接狀態； 該追蹤控制訊號變為一第三電壓；及 在該追蹤控制訊號變為該第三電壓之後，該閂鎖控制訊號及該追蹤控制訊號皆變為該第二電壓。
  7. 如請求項1所述的自我追蹤雙穩態閂鎖單元，其中該第一可寫入電晶體及該第二可寫入電晶體係為反熔絲電晶體。
  8. 如請求項1所述的自我追蹤雙穩態閂鎖單元，其中該交錯耦合閂鎖器包含： 一第一P型電晶體，具有一第一端耦接於該交錯耦合閂鎖器的該第一電壓輸入端，一第二端耦接於該交錯耦合閂鎖器的該第一資料端，及一控制端耦接於該交錯耦合閂鎖器的該第二資料端； 一第二P型電晶體，具有一第一端耦接於該交錯耦合閂鎖器的該第一電壓輸入端，一第二端耦接於該交錯耦合閂鎖器的該第二資料端，及一控制端耦接於該交錯耦合閂鎖器的該第一資料端； 一第一N型電晶體，具有一第一端耦接於該交錯耦合閂鎖器的該第一資料端，一第二端耦接於該交錯耦合閂鎖器的該第二電壓輸入端，及一控制端耦接於該交錯耦合閂鎖器的該第二資料端；及 一第二N型電晶體，具有一第一端耦接於該交錯耦合閂鎖器的該第二資料端，一第二端耦接於該交錯耦合閂鎖器的該第二電壓輸入端，及一控制端耦接於該交錯耦合閂鎖器的該第一資料端。
  9. 如請求項1所述的自我追蹤雙穩態閂鎖單元，其中該自我追蹤雙穩態閂鎖單元係設置於一記憶體結構中。
  10. 如請求項9所述的自我追蹤雙穩態閂鎖單元，另包含： 一第一選擇電晶體，具有一第一端耦接於一第一位元線，一第二端耦接於該第一可寫入電晶體的該第一端，及一控制端耦接於一字元線；及 一第二選擇電晶體，具有一第一端耦接於一第二位元線，一第二端耦接於該第二可寫入電晶體的該第一端，及一控制端耦接於該字元線。
  11. 如請求項1所述的自我追蹤雙穩態閂鎖單元，其中該對互補位元的至少一位元係與一記憶體位址、一系統資料或一排線仲裁位元糾結纏繞以進行加密。
  12. 一種操作自我追蹤雙穩態閂鎖單元的方法，該自我追蹤雙穩態閂鎖單元包含一交錯耦合閂鎖器、一第一可寫入電晶體及一第二可寫入電晶體，該第一可寫入電晶體耦接於該交錯耦合閂鎖器的一第一資料端，及該第二可寫入電晶體耦接於該交錯耦合閂鎖器的一第二資料端，該方法包含： 在執行一追蹤操作時： 提供一閂鎖控制訊號至該交錯耦合閂鎖器以啟動該交錯耦合閂鎖器； 該交錯耦合閂鎖器進入一穩態以根據該交錯耦合閂鎖器的原生趨勢經由該第一資料端及該第二資料端輸出一對互補位元，該原生趨勢係在製程中產生而無法控制；及 提供一追蹤控制訊號至該第一可寫入電晶體的一控制端及該第二可寫入電晶體的一控制端以根據該對互補位元擊穿該第一可寫入電晶體及該第二可寫入電晶體的其中之一者。
  13. 如請求項12所述的方法，其中在執行該追蹤操作時： 該追蹤控制訊號是在一第一電壓； 該閂鎖控制訊號是在高於該第一電壓的一第二電壓；及 該第二電壓與該第一電壓之間的電壓差係大到足以擊穿該第一可寫入電晶體及該第二可寫入電晶體。
  14. 如請求項13所述的方法，另包含在執行一讀取操作時： 將該閂鎖控制訊號調整至一參考電壓或一浮接狀態； 將該追蹤控制訊號調整至該參考電壓或是在該浮接狀態； 將該追蹤控制訊號調整為一第三電壓；及 在該追蹤控制訊號被調整為該第三電壓後，將該閂鎖控制訊號調整為一第四電壓； 其中該第三電壓及該第四電壓皆高於該參考電壓。
  15. 如請求項14所述的方法，其中在該第二電壓高於該第三電壓及該第四電壓。
  16. 如請求項13所述的方法，另包含在執行一自毀操作時： 將該閂鎖控制訊號調整為一參考電壓或一浮接狀態； 將該追蹤控制訊號調整為該參考電壓或是在浮接狀態； 將該追蹤控制訊號調整為一第三電壓； 在該追蹤控制訊號被調整為該第三電壓之後，將該閂鎖控制訊號調整為該第二電壓；及 將該追蹤控制訊號調整為該第二電壓。
  17. 如請求項12所述的方法，其中該第一可寫入電晶體及該第二可寫入電晶體係為反熔絲電晶體。
  18. 如請求項12所述的方法，其中該交錯耦合閂鎖器包含： 一第一P型電晶體，具有一第一端耦接於該交錯耦合閂鎖器的一第一電壓輸入端，一第二端耦接於該交錯耦合閂鎖器的該第一資料端，及一控制端耦接於該交錯耦合閂鎖器的該第二資料端； 一第二P型電晶體，具有一第一端耦接於該交錯耦合閂鎖器的該第一電壓輸入端，一第二端耦接於該交錯耦合閂鎖器的該第二資料端，及一控制端耦接於該交錯耦合閂鎖器的該第一資料端； 一第一N型電晶體，具有一第一端耦接於該交錯耦合閂鎖器的該第一資料端，一第二端耦接於該交錯耦合閂鎖器的一第二電壓輸入端，及一控制端耦接於該交錯耦合閂鎖器的該第二資料端；及 一第二N型電晶體，具有一第一端耦接於該交錯耦合閂鎖器的該第二資料端，一第二端耦接於該交錯耦合閂鎖器的該第二電壓輸入端，及一控制端耦接於該交錯耦合閂鎖器的該第一資料端。
  19. 如請求項12所述的方法，其中該自我追蹤雙穩態閂鎖單元係設置於一記憶體結構中。
  20. 如請求項12所述的方法，另包含使該對互補位元的至少一位元與一記憶體位址、一系統資料或一排線仲裁位元糾結纏繞以進行加密。
TW107125289A 2017-11-09 2018-07-23 自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法 TWI658698B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762583508P 2017-11-09 2017-11-09
US62/583,508 2017-11-09
US15/893,688 2018-02-11
US15/893,688 US10186327B1 (en) 2017-11-09 2018-02-11 Self-tracked bistable latch cell

Publications (2)

Publication Number Publication Date
TWI658698B true TWI658698B (zh) 2019-05-01
TW201919339A TW201919339A (zh) 2019-05-16

Family

ID=65011613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125289A TWI658698B (zh) 2017-11-09 2018-07-23 自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法

Country Status (3)

Country Link
US (1) US10186327B1 (zh)
CN (1) CN109768796A (zh)
TW (1) TWI658698B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856941A (en) * 1997-09-15 1999-01-05 Delco Electronics Corporation One-time programmable latch which allows volatile writes prior to permanent programming
US6038168A (en) * 1998-06-26 2000-03-14 International Business Machines Corporation Hot-electron programmable latch for integrated circuit fuse applications and method of programming therefor
US9672935B2 (en) * 2014-10-17 2017-06-06 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
US20170178742A1 (en) * 2015-12-18 2017-06-22 Texas Instruments Incorporated Self-Latch Sense Timing in a One-Time-Programmable Memory Architecture

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523971A (en) * 1995-03-16 1996-06-04 Xilinx, Inc. Non-volatile memory cell for programmable logic device
US5648930A (en) * 1996-06-28 1997-07-15 Symbios Logic Inc. Non-volatile memory which is programmable from a power source
US5724294A (en) * 1996-12-30 1998-03-03 Intel Corporation Self-tracking sense amplifier strobing circuit and method
US6639827B2 (en) * 2002-03-12 2003-10-28 Intel Corporation Low standby power using shadow storage
US7453725B2 (en) * 2006-10-06 2008-11-18 Atmel Corporation Apparatus for eliminating leakage current of a low Vt device in a column latch
TWI500266B (zh) * 2013-09-04 2015-09-11 Ind Tech Res Inst 栓鎖器與其操作方法與比較器
CN106601287B (zh) * 2015-10-15 2020-04-07 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器单元、静态随机存取存储器及电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856941A (en) * 1997-09-15 1999-01-05 Delco Electronics Corporation One-time programmable latch which allows volatile writes prior to permanent programming
US6038168A (en) * 1998-06-26 2000-03-14 International Business Machines Corporation Hot-electron programmable latch for integrated circuit fuse applications and method of programming therefor
US9672935B2 (en) * 2014-10-17 2017-06-06 Lattice Semiconductor Corporation Memory circuit having non-volatile memory cell and methods of using
US20170178742A1 (en) * 2015-12-18 2017-06-22 Texas Instruments Incorporated Self-Latch Sense Timing in a One-Time-Programmable Memory Architecture

Also Published As

Publication number Publication date
TW201919339A (zh) 2019-05-16
CN109768796A (zh) 2019-05-17
US10186327B1 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
TWI692764B (zh) 用於快閃記憶體裝置的防駭侵機制
US10880103B2 (en) SRAM-based authentication circuit
US6707696B1 (en) Hacker-proof one time programmable memory
US10324641B2 (en) SRAM-based authentication circuit
US10438025B2 (en) Self-destruct SRAM-based authentication circuit
US10700080B2 (en) Random bit cell with memory units
JP2017130184A (ja) 物理複製困難関数技術のためのワンタイムプログラミングメモリセルおよびメモリアレイならびに関連するランダムコード生成方法
TW201814696A (zh) 基於靜態隨機存取記憶體的認證電路
TW202001575A (zh) 用於物理不可複製功能產生器的測試方法
EP3591654B1 (en) Random bit cell with non-volatile storage element
TWI754369B (zh) 物理不可複製函數代碼生成裝置及其方法
US11955157B2 (en) Physically unclonable function apparatus based on ferroelectric elements and operation method thereof
TWI658698B (zh) 自我追蹤雙穩態閂鎖單元及自我追蹤雙穩態閂鎖單元的操作方法
Liu et al. A new write-contention based dual-port SRAM PUF with multiple response bits per cell
KR20190069691A (ko) 하드웨어 보안을 위한 tcam 기반 물리적 복제 방지 회로, 이를 포함하는 보안 장치 및 이를 이용한 보안값의 생성 방법
TWI786008B (zh) 記憶體單元、記憶體裝置以及操作記憶體裝置的方法
EP4184513A1 (en) Hot carrier injection programming and security
JP7134816B2 (ja) チップ固有乱数発生回路
US20140192602A1 (en) Defective memory column replacement with load isolation