TWI754369B - 物理不可複製函數代碼生成裝置及其方法 - Google Patents

物理不可複製函數代碼生成裝置及其方法 Download PDF

Info

Publication number
TWI754369B
TWI754369B TW109130142A TW109130142A TWI754369B TW I754369 B TWI754369 B TW I754369B TW 109130142 A TW109130142 A TW 109130142A TW 109130142 A TW109130142 A TW 109130142A TW I754369 B TWI754369 B TW I754369B
Authority
TW
Taiwan
Prior art keywords
puf
puf information
write
storage
storage element
Prior art date
Application number
TW109130142A
Other languages
English (en)
Other versions
TW202113649A (zh
Inventor
德鉉 柳
小峰 林
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202113649A publication Critical patent/TW202113649A/zh
Application granted granted Critical
Publication of TWI754369B publication Critical patent/TWI754369B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種物理不可複製函數（PUF）代碼生成裝置，包括基準生成器、PUF資訊生成和儲存陣列、感測放大器及寫入驅動器。PUF資訊生成和儲存陣列包括多個第一儲存單元，各第一儲存單元包括PUF資訊提供元件及PUF資訊儲存元件。感測放大器將從PUF資訊提供元件讀取的第一電性值與從基準生成器生成的基準進行比較，以生成PUF資訊。寫入驅動器根據所述PUF資訊對PUF資訊儲存元件執行寫回操作。感測放大器讀取PUF資訊儲存元件的第二電性值，以生成感測結果並根據感測結果輸出PUF代碼。

Description

物理不可複製函數代碼生成裝置及其方法
本發明是有關於一種物理不可複製函數（physical unclonable function，PUF），且特別是有關於一種能夠生成具有高水準的隨機性和唯一性的PUF代碼的方法及PUF代碼生成裝置。
在製造過程期間發生的物理變化稱為物理不可複製函數（PUF）。由於在製造過程期間的物理變化是隨機的且不可預測的，基於PUF所生成的隨機代碼具有隨機的且唯一的特性。因此，PUF可應用於寬廣範圍的應用，例如元件身份、安全性、認證。
近來隨著對產生隨機代碼的需求的增長，相關應用領域的業者對有效地生成PUF代碼的創新設計的需求亦增長。
本發明提供一種能夠生成具有高水準的隨機性和唯一性的物理不可複製函數（PUF）代碼的PUF代碼生成裝置及其方法。
本發明的PUF代碼生成裝置包括基準生成器、PUF資訊生成和儲存陣列、感測放大器及寫入驅動器。基準生成器用以生成基準。PUF資訊生成和儲存陣列包括多個第一儲存單元，各第一儲存單元包括PUF資訊提供元件及PUF資訊儲存元件。感測放大器耦合到PUF資訊生成和儲存陣列，且用以將從PUF資訊提供元件讀取的第一電性值與前述基準進行比較，以便生成PUF資訊。寫入驅動器用以根據PUF資訊對PUF資訊儲存元件執行寫回操作。感測放大器進一步用以讀取PUF資訊儲存元件的第二電性值，以便生成感測結果並根據所述感測結果輸出PUF代碼。所述PUF資訊提供元件包括揮發性儲存元件，且所述PUF資訊儲存元件包括非揮發性儲存元件。
本發明的生成PUF代碼的方法適以具有PUF資訊生成和儲存陣列以及基準生成器的PUF代碼生成裝置。所述方法包括以下步驟：從基準生成器生成基準；從PUF資訊生成和儲存陣列中所包括的多個第一儲存單元的其中一者的PUF資訊提供元件感測第一電性值；將所述第一電性值與所述基準進行比較，以便生成PUF資訊；根據PUF資訊對多個第一儲存單元的其中一者的PUF資訊儲存元件執行寫回操作；讀取PUF資訊儲存元件的第二電性值，以便生成感測結果；以及根據所述感測結果輸出PUF代碼，其中所述PUF資訊儲存元件包括非揮發性儲存元件。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在不背離本發明的範圍的條件下，可使用其他實施例且可作出結構性改變。此外，本文中所使用的措辭及術語是用於說明目的，而不應被認為是限制性的。除非另有限定，否則本文中的用語“耦合”包括直接連接或耦合以及間接連接或耦合。
參照圖1，PUF代碼生成裝置100包括PUF資訊生成和儲存陣列110、基準生成器120、解碼器130、寫入驅動器140及感測放大器150。PUF資訊生成和儲存陣列110包括多個儲存單元MC，各儲存單元MC可耦合到位元線BL0、BL1、源極線SL0、SL1及字元線WL0、WL1。例如，圖1標記了耦合到位元線BL0、源極線SL0及字元線WL0的儲存單元MC。此外，這些儲存單元MC共同地耦合到板線（plate line）PL。各儲存單元MC包括PUF資訊提供元件114、PUF資訊儲存元件116以及兩個電晶體112及118。其中，PUF資訊提供元件114包括揮發性儲存元件，PUF資訊儲存元件116包括非揮發性儲存元件，電晶體112及118分別用於控制對PUF資訊提供元件114及PUF資訊儲存元件116進行存取。
由於在PUF資訊生成和儲存陣列110的製造過程期間的物理變化，從PUF資訊提供元件114讀取的電性值是唯一且隨機的，從而可用於生成PUF資訊。在一實施例中，PUF資訊提供元件114可包括電容器（由“C”表示），且PUF資訊儲存元件116可包括憶阻器（memristor）元件（由“R”表示）。
在本實施例中，憶阻器元件R的電阻狀態可表示由電容器C提供的儲存在儲存單元MC中的PUF資訊。例如，憶阻器元件R的高電阻狀態（high-resistance state，HRS）表示邏輯值“0”，而憶阻器元件R的低電阻狀態（low-resistance state，LRS）表示邏輯值“1”。PUF資訊儲存元件116耦合在電晶體112與電晶體118之間。電晶體112耦合在位元線與PUF資訊儲存元件116之間，其中電晶體112的控制端接收致能信號EN。PUF資訊儲存元件116能夠響應於致能信號EN而被存取。電晶體118耦合在PUF資訊儲存元件116與源極線之間，其中電晶體118的控制端耦合到儲存單元MC的字元線。PUF資訊提供元件114耦合在板線PL與PUF資訊儲存元件116和電晶體118之間的連接節點N之間。
基準生成器120可包括以矩陣形式排列的多個儲存單元。基準生成器120的各儲存單元包括揮發性儲存元件及電晶體。在一些實施例中，基準生成器120的儲存單元是1T1C儲存單元320，如圖3中所示，各1T1C儲存單元320包括電晶體Tx及電容器Cx，且耦合到位元線BLx及字元線WLx。
本發明不限制基準生成器120的尺寸為任何特定的數目。在一實施例中，基準生成器120可為4×4儲存陣列，或在另一個實施例中為任何n×n儲存陣列，其中n是自然數。另外，本發明並不限制基準生成器120的儲存單元為由1T1C組成。PUF資訊生成和儲存陣列110以及基準生成器120中的單元的類型及結構可根據設計需要而改變。在未繪示的替代實施例中，基準生成器120的各儲存單元與PUF資訊生成和儲存陣列110中所使用的揮發性儲存元件相同。
解碼器130可用以對PUF資訊生成和儲存陣列110中的儲存單元MC的所選擇位置（位址）進行解碼。在一些實施例中，解碼器130可包括用以選擇與PUF資訊生成和儲存陣列110的儲存單元MC相關聯的位元線及源極線的多個多工器SL_YMUX0、BL_YMUX0、BL_YMUX1、SL_YMUX1。寫入驅動器140及感測放大器150通過解碼器130對PUF資訊生成和儲存陣列110的儲存單元MC分別執行寫回操作及感測操作。
在一些實施例中，感測放大器150用以分別經由資料線DL及基準資料線REFDL從PUF資訊生成和儲存陣列110以及基準生成器120接收資訊，以便生成多個PUF資訊。在本實施例中，感測放大器150可感測由PUF資訊生成和儲存陣列110中的所選擇儲存單元MC的電容器C（即，PUF資訊提供元件114）經由資料線DL提供的電容值，並將所述電容值與從基準資料線REFDL獲得的基準進行比較，以生成所述多個PUF資訊。邏輯元件（未繪示）可耦合在基準生成器120與感測放大器150之間，以計算從基準生成器120的多個1T1C儲存單元感測的電容值的平均值，並將所述平均值提供到基準資料線REFDL。在此種情況下，基準是從基準生成器120的多個1T1C儲存單元感測的電容值的平均值。然而，本發明不限於此，在未繪示的替代實施例中，基準可為從基準生成器120的所選擇儲存單元感測的電性值。在另一個替代實施例中，基準可為通過對基準生成器120的一組所選擇儲存單元的感測結果進行數學運算而獲得的值。
在一些實施例中，寫入驅動器140用以基於所述多個PUF資訊對PUF資訊生成和儲存陣列110中的所選擇儲存單元MC的PUF資訊儲存元件116執行寫回操作。在一些實施例中，由位於位址A處的PUF資訊提供元件114提供的PUF資訊將被寫回到位於位址A處的PUF資訊儲存元件116。在一些實施例中，為增加高安全性元件中所應用的隨機性，隨機生成器（未繪示）可耦合在寫入驅動器140與解碼器130之間，以便對PUF資訊提供元件114的位址A執行亂數運算，以生成地址B。因此，由位於位址A處的PUF資訊提供元件114提供的PUF資訊將被寫回到位於位址B處的PUF資訊儲存元件116。寫回操作可包括設定操作或重置操作，以便分別回應於設定操作及重置操作將邏輯值“1”或“0”寫入所選擇的PUF資訊儲存元件116中。感測放大器150可進一步在已完成寫回操作之後感測PUF資訊生成和儲存陣列110中的PUF資訊儲存元件116的邏輯值，以便生成感測結果，且接著根據感測結果輸出用作PUF代碼的感測輸出結果SA_OUT。
參照圖2，在一些實施例中，與圖1中的感測放大器150相似的感測放大器250可進一步包括充電電路252及鎖存電路254。充電電路252用以執行充電操作以對PUF資訊生成和儲存陣列110的儲存單元MC以及基準生成器120的儲存單元進行充電。鎖存電路254用以鎖存所述多個PUF資訊。寫入驅動器140根據鎖存電路254的輸出執行寫回操作。
在一些實施例中，充電電路252及鎖存電路254可設置在感測放大器250的外部。換句話說，充電電路252及鎖存電路254可設置在PUF代碼生成裝置100中的任何地方。
圖4A是根據本發明實施例的PUF生成操作的時序圖。在一實施例中，PUF資訊提供元件114可為電容器（由“C”表示），且PUF資訊儲存元件116可為憶阻器元件（由“R”表示）。並且，基準生成器120的儲存單元為1T1C儲存單元。參照圖1及圖4A，PUF代碼生成裝置100在週期T1a期間執行感測操作，在週期T2a期間執行寫回操作且在週期T3a期間執行讀取操作。在週期T1a中執行感測操作之前，PUF代碼生成裝置100可進一步經由串聯連接的對應電晶體對PUF資訊生成和儲存陣列110的憶阻器元件R執行放電操作且對PUF資訊生成和儲存陣列110的所選擇電容器C以及基準生成器120的儲存單元執行充電操作。具體來說，PUF代碼生成裝置100執行放電操作，以將與PUF資訊生成和儲存陣列110的憶阻器元件R串聯連接的電晶體放電到基準電壓電平（例如，接地電壓電平）。放電操作可由放電電路（未繪示）執行，所述放電電路可設置在PUF代碼生成裝置100中的任何地方。接下來，PUF代碼生成裝置100執行充電操作以對與PUF資訊生成和儲存陣列110的所選擇電容器C以及基準生成器120的儲存單元串聯連接的電晶體進行充電。充電操作可由充電電路（例如，圖2中所示充電電路252）執行，所述充電電路可設置在PUF代碼生成裝置100中的任何地方。由於在PUF資訊生成和儲存陣列110的製造過程期間的物理變化，在充電操作之後從PUF資訊生成和儲存陣列110的電容器C獲得的電容值可能為隨機且不可預測的。
在週期T1a中，感測基準生成器120中的儲存單元的電容值。接著，進一步使用基準生成器120中的儲存單元的電容值來生成與基準資料線REFDL上的基準電壓Vcap_ref（如圖4A中所示）對應的基準。在此實施例中，基準是從基準生成器120中的多個儲存單元感測的電容值的平均值。
此外，在週期T1a中，通過感測放大器150感測PUF資訊生成和儲存陣列110的儲存單元MC的電容值。為感測PUF資訊生成和儲存陣列110中的電容器C的電容值，將致能信號EN維持在邏輯低電平以禁止存取PUF資訊儲存元件116；使位元線BL浮動；且以電壓V_WL_1對字元線WL進行偏壓。通過對應的源極線SL感測PUF資訊生成和儲存陣列110中的所選擇電容器C的電容值，並轉換為電容電壓Vcap（如圖4A中所示）。將電容電壓Vcap與基準電壓Vcap_ref進行比較；並且根據電容電壓Vcap與基準電壓Vcap_ref的比較結果，在週期T2a中對PUF資訊生成和儲存陣列110的PUF資訊儲存元件116執行寫回操作。
在一實施例中，在週期T2a中，當電容電壓Vcap大於基準電壓Vcap_ref時，鎖存電路254相應地輸出第一邏輯值，且寫回操作可包括根據從鎖存電路254輸出的第一邏輯值對PUF資訊生成和儲存陣列110的所選擇憶阻器元件R進行的設定操作。在替代實施例中，在週期T2a中，當電容電壓Vcap大於基準電壓Vcap_ref時，鎖存電路254相應地輸出第二邏輯值，且寫回操作可包括根據從鎖存電路254輸出的第二邏輯值對PUF資訊生成和儲存陣列110的所選擇憶阻器元件R進行的重置操作。
在圖4A中所示的示例性實施例中，當電容電壓Vcap大於基準電壓Vcap_ref時，寫回操作是設定操作。為了在週期T2a中執行設定操作，將致能信號EN的邏輯電平切換為高（例如，致能信號EN具有為V_EN的電平）；以電壓V_WL_2對字元線WL進行偏壓；以電壓V_BL_2對位元線BL進行偏壓；並且以接地電壓電平（例如，0V）對源極線SL進行偏壓。以電壓V_DL_B2對資料線DL進行偏壓，且通過多工器將資料線DL連接到位元線BL。藉此，在週期T2a中對PUF資訊生成和儲存陣列110的憶阻器元件R執行設定操作。
在週期T3a中，通過感測放大器150讀取儲存在憶阻器元件R中的PUF資訊，以便輸出感測輸出結果SA_OUT。為讀取憶阻器元件R，將致能信號EN切換為高；以電壓V_WL_3對字元線WL進行偏壓；以電壓V_SL對源極線SL進行偏壓；並且以接地電壓電平對位元線BL進行偏壓。以電壓V_DL對資料線DL進行偏壓。使用來自憶阻器元件R的讀取結果生成PUF代碼。此外，於週期T1a、T2a及T3a中，可以電壓電平V_PL對儲存單元的板線PL進行偏壓。
圖4B是根據本發明實施例的PUF生成操作的時序圖。圖4A與圖4B之間的不同在於，在週期T1b期間，電容電壓Vcap（對應於從PUF資訊生成和儲存陣列110中的所選擇電容器C感測的電容值）不大於基準電壓Vcap_ref（對應於從基準生成器120獲得的基準）。因此，寫回操作包括在週期T2b中的重置操作。
為在週期T2a期間執行重置操作，將致能信號EN切換為高（例如，信號EN具有為V_EN的電平）；以電壓V_WL_2對字元線WL進行偏壓；以接地電壓電平（例如，0V）對位元線BL進行偏壓；並且以電壓V_SL_2對源極線SL進行偏壓。以電壓V_DL_2對資料線DL進行偏壓。在對憶阻器元件R執行重置操作之後，在週期T3b期間執行讀取操作以讀取儲存在憶阻器元件R中的PUF資訊。圖4B所示週期T3b中的讀取操作相似於圖4A中的讀取操作，然而，源極線SL是以比電壓V_SL大的電壓V_SL_3進行偏壓，且資料線DL是以比電壓V_DL大的電壓V_DL_3進行偏壓。
在一些實施例中，PUF代碼生成裝置可進一步在已經對PUF資訊儲存元件116執行寫回操作之後對PUF資訊儲存元件116執行寫入保護操作，從而使得PUF資訊儲存元件116被設定為非寫入狀態（no-write status），以保護PUF資訊儲存元件116免於另一個寫入操作。換句話說，PUF資訊生成和儲存陣列110的PUF資訊儲存元件116僅被寫入一次以儲存對應的PUF資訊。在一些實施例中，發出寫入致能指令以致能寫入驅動器140進行寫回操作，且在完成寫回操作之後，狀態暫存器自動地被清除以儲存“0”，使寫入驅動器140被失能。在一些實施例中，可通過寫入保護引腳來對狀態暫存器的改變進行致能或失能。在一些實施例中，可使用區塊保護位元（block protect bit）來確定要被執行寫入保護操作的PUF資訊儲存元件116的範圍。在一些實施例中，在PUF代碼生成裝置的初始上電（例如第一次上電）中執行PUF生成操作。
參照圖5，繪示根據本發明實施例的一種生成PUF代碼的方法，所述方法適以具有PUF資訊生成和儲存陣列以及基準生成器的PUF代碼生成裝置。在步驟S510中，從基準生成器生成基準。在步驟S520中，從PUF資訊生成和儲存陣列中所包括的多個第一儲存單元的PUF資訊提供元件感測多個第一電性值（例如電容值）。在步驟S530中，將所述多個第一電性值與基準進行比較，以便生成多個PUF資訊。在步驟S540中，根據所述多個PUF資訊對PUF資訊儲存元件執行寫回操作。在步驟S550中，讀取PUF資訊儲存元件的多個第二電性值（例如電流值），以便生成感測結果。在步驟S560中，根據感測結果輸出PUF代碼，其中PUF資訊儲存元件包括非揮發性儲存元件。
綜上所述，在本發明的一些實施例中，對PUF資訊生成和儲存陣列的第一儲存單元以及基準生成器的第二儲存單元執行放電操作。接下來，對第一儲存單元及第二儲存單元執行充電操作。將從PUF資訊提供元件讀取的多個第一電性值與基準進行比較，以便生成多個PUF資訊。作為物理變化的結果，從PUF資訊提供元件讀取的第一電性值是隨機的。根據所述多個PUF資訊對PUF資訊儲存元件執行寫回操作；並且讀取PUF資訊儲存元件的多個第二電性值，以便生成感測結果。根據感測結果輸出PUF代碼。通過此方式，通過以上操作而生成的PUF代碼具有高水準的隨機性和唯一性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:PUF代碼生成裝置 110:PUF資訊生成和儲存陣列 112、118、Tx:電晶體 114:PUF資訊提供元件 116:PUF信息記憶元件 120:基準生成器 130:解碼器 140:寫入驅動器 150、250:感測放大器 252:充電電路 254:鎖存電路 BL、BL0、BL1、BLx:位元線 SL_YMUX0、BL_YMUX0、BL_YMUX1、SL_YMUX1:多工器 C、Cx:電容器 DL:資料線 EN:信號/致能信號 MC:儲存單元 N:連接節點 PL:板線 R:憶阻器元件 REFDL:基準資料線 S510、S520、S530、S540、S550、S560:步驟 SA_OUT:感測輸出結果 SL、SL0、SL1:源極線 T1a、T1b、T2a、T2b、T3a、T3b:週期 Vcap:電容電壓 Vcap_ref:基準電壓 V_EN:電平 V_BL_2、V_DL、V_DL_2、V_DL_3、V_DL_B2、V_SL、V_SL_2、V_SL_3、V_WL_1、V_WL_2、V_WL_3:電壓 V_PL:電壓電平 WL、WL0、WL1、WLx:字元線
圖1是繪示根據本發明實施例的PUF代碼產生裝置的示意圖。 圖2是繪示根據本發明實施例的感測放大器的示意圖。 圖3是繪示根據本發明實施例的儲存陣列的示意圖。 圖4A至圖4B是根據本發明一些實施例的PUF生成操作的時序圖。 圖5是繪示根據本發明實施例的生成PUF代碼的方法的流程圖。
S510、S520、S530、S540、S550、S560:步驟

Claims (19)

  1. 一種物理不可複製函數(PUF)代碼生成裝置，包括：基準生成器，被配置以生成基準；PUF資訊生成和儲存陣列，包括多個第一儲存單元，各該第一儲存單元包括PUF資訊提供元件及PUF資訊儲存元件；感測放大器，耦合到所述PUF資訊生成和儲存陣列，且被配置以將從所述PUF資訊提供元件讀取的第一電性值與所述基準進行比較，以便生成PUF資訊，其中所述第一電性值與所述基準為電容值，且所述感測放大器對所述第一電性值與所述基準對應的電壓值進行大小的比較；寫入驅動器，被配置以根據所述PUF資訊對所述PUF資訊儲存元件執行寫回操作，其中在所述寫回操作後，所述感測放大器進一步被配置以讀取所述PUF資訊儲存元件的第二電性值，以便生成感測結果並根據所述感測結果輸出PUF代碼，其中所述PUF資訊提供元件包括揮發性儲存元件，且所述PUF資訊儲存元件包括非揮發性儲存元件。
  2. 如請求項1所述的PUF代碼生成裝置，進一步包括：鎖存電路，被配置以鎖存所述PUF資訊，其中所述寫入驅動器根據所述鎖存電路的輸出執行所述寫回操作。
  3. 如請求項2所述的PUF代碼生成裝置，其中 當從所述PUF資訊提供元件讀取的所述第一電性值大於所述基準時，所述鎖存電路輸出第一邏輯值；當從所述PUF資訊提供元件讀取的所述第一電性值不大於所述基準時，所述鎖存電路輸出第二邏輯值；當所述鎖存電路輸出所述第一邏輯值時，所述寫回操作對所述PUF資訊儲存元件執行第一操作，且當所述鎖存電路輸出所述第二邏輯值時，所述寫回操作對所述PUF資訊儲存元件執行第二操作，其中所述第一操作與所述第二操作不相同。
  4. 如請求項1所述的PUF代碼生成裝置，其中在所述寫入驅動器對所述PUF資訊儲存元件執行所述寫回操作之後，所述寫入驅動器進一步被配置以將所述PUF資訊儲存元件設定為非寫入狀態，以保護所述PUF資訊儲存元件免於另一寫入操作。
  5. 如請求項1所述的PUF代碼生成裝置，進一步包括：充電電路，耦合到所述PUF資訊生成和儲存陣列以及所述基準生成器，被配置以對所述PUF資訊提供元件以及所述基準生成器執行充電操作，其中所述充電電路在所述感測放大器感測所述第一電性值之前執行所述充電操作。
  6. 如請求項5所述的PUF代碼生成裝置，其中在所述充電電路對所述PUF資訊提供元件以及所述基準生成器執行所述充電 操作之前，所述PUF資訊儲存元件以及所述基準生成器被放電到基準電壓電平。
  7. 如請求項1所述的PUF代碼生成裝置，其中所述PUF資訊提供元件包括電容器，所述PUF資訊儲存元件包括憶阻器元件，所述電容器耦合在所述憶阻器元件與所述PUF資訊生成和儲存陣列的板線之間，各該第一儲存單元進一步包括：第一電晶體，耦合在所述PUF資訊生成和儲存陣列的位元線與所述憶阻器元件之間，其中所述第一電晶體的控制端接收致能信號；以及第二電晶體，耦合在所述憶阻器元件與所述PUF資訊生成和儲存陣列的源極線之間，其中控制端耦合到所述PUF資訊生成和儲存陣列的字元線，且所述基準生成器包括多個第二儲存單元，各該第二儲存單元包括所述電容器，且所述基準是根據從所述多個第二儲存單元讀取的電容值來生成。
  8. 如請求項7所述的PUF代碼生成裝置，其中所述基準是通過對從所述基準生成器的所述多個第二儲存單元感測的電容值求平均來獲得。
  9. 如請求項7所述的PUF代碼生成裝置，其中當所述第一電晶體被關斷且所述第二電晶體被接通時，所述感測放大器感測所述第一電性值。
  10. 如請求項1所述的PUF代碼生成裝置，其中當所述PUF代碼生成裝置第一次上電時，所述感測放大器感測所述第一電性值，且所述寫入驅動器執行所述寫回操作以生成所述PUF代碼。
  11. 如請求項1所述的PUF代碼生成裝置，其中所述寫入驅動器被配置以根據從所述多個第一儲存單元中的一者讀取的所述PUF資訊對所述多個第一儲存單元中的另一者的所述PUF資訊儲存元件執行所述寫回操作。
  12. 一種生成物理不可複製函數(PUF)代碼的方法，適以具有PUF資訊生成和儲存陣列以及基準生成器的PUF代碼生成裝置，所述方法包括：從所述基準生成器生成基準；從所述PUF資訊生成和儲存陣列中所包括的多個第一儲存單元的其中一者的PUF資訊提供元件感測第一電性值；將所述第一電性值與所述基準進行比較，以便生成PUF資訊，其中所述第一電性值與所述基準為電容值，且在將所述第一電性值與所述基準進行比較的步驟中，是對所述第一電性值與所述基準對應的電壓值進行大小的比較；根據所述PUF資訊對所述多個第一儲存單元的其中一者的PUF資訊儲存元件執行寫回操作；讀取所述PUF資訊儲存元件的第二電性值，以便生成感測結果；以及根據所述感測結果輸出PUF代碼， 其中所述PUF資訊儲存元件包括非揮發性儲存元件。
  13. 如請求項12所述的方法，進一步包括：當從所述PUF資訊提供元件讀取的所述第一電性值大於所述基準時，輸出第一邏輯值；以及當從所述PUF資訊提供元件讀取的所述第一電性值不大於所述基準時，輸出第二邏輯值。
  14. 如請求項13所述的方法，其中執行所述寫回操作包括：當輸出所述第一邏輯值時，對所述PUF資訊儲存元件執行第一操作，且當輸出所述第二邏輯值時，對所述多個PUF資訊儲存元件執行第二操作，其中所述第一操作與所述第二操作不相同。
  15. 如請求項12所述的方法，其中在執行所述寫回操作之後，所述方法進一步包括：將已執行所述寫回操作的所述PUF資訊儲存元件設定為非寫入狀態，以保護所述PUF資訊儲存元件免於另一寫入操作。
  16. 如請求項12所述的方法，其中所述PUF資訊提供元件包括電容器，所述PUF資訊儲存元件包括憶阻器元件，所述電容器耦合在所述憶阻器元件與所述PUF資訊生成和儲存陣列的板線之間， 所述基準生成器包括多個第二儲存單元，各該第二儲存單元包括所述電容器，且所述基準是根據從所述多個第二儲存單元讀取的電容值來生成。
  17. 如請求項16所述的方法，其中從所述基準生成器生成所述基準包括對從所述基準生成器的所述多個第二儲存單元感測的電容值求平均。
  18. 如請求項12所述的方法，進一步包括：執行放電操作，將所述PUF資訊儲存元件以及所述基準生成器放電到基準電壓電平；以及在執行所述放電操作之後且在所述感測放大器感測所述第一電性值之前，對所述PUF資訊提供元件以及所述基準生成器執行充電操作。
  19. 如請求項12所述的方法，其中感測所述第一電性值及執行所述寫回操作以生成所述PUF代碼的步驟是響應於所述PUF代碼生成裝置第一次上電時。
TW109130142A 2019-09-16 2020-09-03 物理不可複製函數代碼生成裝置及其方法 TWI754369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/571,200 US10700878B1 (en) 2019-09-16 2019-09-16 Physical unclonable function code generation apparatus and method thereof
US16/571,200 2019-09-16

Publications (2)

Publication Number Publication Date
TW202113649A TW202113649A (zh) 2021-04-01
TWI754369B true TWI754369B (zh) 2022-02-01

Family

ID=71125351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130142A TWI754369B (zh) 2019-09-16 2020-09-03 物理不可複製函數代碼生成裝置及其方法

Country Status (3)

Country Link
US (1) US10700878B1 (zh)
CN (1) CN112507398B (zh)
TW (1) TWI754369B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11455258B2 (en) * 2019-08-05 2022-09-27 Cyberswarm, Inc. Method and system for data validation using memristors
CN115273932A (zh) * 2020-04-06 2022-11-01 昕原半导体(上海)有限公司 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
TWI781788B (zh) * 2021-10-13 2022-10-21 英屬維京群島商爍星有限公司 物理不可複製函數電路及相關晶片和電子裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170077046A1 (en) * 2015-09-11 2017-03-16 The Regents Of The University Of California Physical unclonable functions through locally enhanced defectivity
US10103895B1 (en) * 2017-10-13 2018-10-16 Macronix International Co., Ltd. Method for physically unclonable function-identification generation and apparatus of the same
US20190079878A1 (en) * 2017-09-12 2019-03-14 Ememory Technology Inc. Security system using random number bit string

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
US9653161B2 (en) * 2014-11-21 2017-05-16 Panasonic Intellectual Property Management Co., Ltd. Tamper-resistant non-volatile memory device comprising an arithmetic circuit that, in operation, calculates a binary reference value based on at least a part of the pieces of resistance value information, a read circuit that, in operation, selectively assigns, based on the binary reference value, one of two values to each of the pieces of resistance value information, and a write circuit that, in operation, performs a write operation corresponding to one of the two values among memory cells
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
JP6587188B2 (ja) * 2015-06-18 2019-10-09 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
US9276583B1 (en) * 2015-06-24 2016-03-01 Intel Corporation Soft dark bit masking with integrated load modulation and burn-in induced destabilization for physically unclonable function keys
US10069628B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Technologies for physically unclonable functions with magnetic tunnel junctions
CN108734030B (zh) * 2017-04-21 2020-07-10 中芯国际集成电路制造(上海)有限公司 一种puf特征值的生成方法和具有puf的装置
US10243749B2 (en) * 2017-05-16 2019-03-26 Samsung Electronics Co., Ltd. Physically unclonable function circuit, and system and integrated circuit including the same
US10572190B2 (en) * 2017-05-17 2020-02-25 Winbond Electronics Corp. Physical unclonable function code providing apparatus and providing method thereof
US11196574B2 (en) * 2017-08-17 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Physically unclonable function (PUF) generation
US10897364B2 (en) * 2017-12-18 2021-01-19 Intel Corporation Physically unclonable function implemented with spin orbit coupling based magnetic memory
JP7031326B2 (ja) * 2018-01-22 2022-03-08 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10424361B2 (en) * 2018-02-09 2019-09-24 Texas Instruments Incorporated Physical unclonable function system and method
US10460780B2 (en) * 2018-03-29 2019-10-29 Qualcomm Incorporated Magneto-resistive random access memory (MRAM) employing an integrated physically unclonable function (PUF) memory
US20190305971A1 (en) * 2018-04-03 2019-10-03 Qualcomm Incorporated Physically unclonable function (puf) memory employing static random access memory (sram) bit cells enhanced by stress for increased puf output reproducibility
US10424380B1 (en) * 2018-06-15 2019-09-24 Qualcomm Incorporated Physically unclonable function (PUF) memory employing static random access memory (SRAM) bit cells with added passive resistance to enhance transistor imbalance for improved PUF output reproducibility

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170077046A1 (en) * 2015-09-11 2017-03-16 The Regents Of The University Of California Physical unclonable functions through locally enhanced defectivity
US20190079878A1 (en) * 2017-09-12 2019-03-14 Ememory Technology Inc. Security system using random number bit string
US10103895B1 (en) * 2017-10-13 2018-10-16 Macronix International Co., Ltd. Method for physically unclonable function-identification generation and apparatus of the same

Also Published As

Publication number Publication date
CN112507398B (zh) 2023-10-13
CN112507398A (zh) 2021-03-16
US10700878B1 (en) 2020-06-30
TW202113649A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
TWI754369B (zh) 物理不可複製函數代碼生成裝置及其方法
TWI784742B (zh) 用於快閃記憶體裝置的防駭侵機制
CN110544500B (zh) 随机码产生器及相关随机码产生方法
US9443113B2 (en) Response to tamper detection in a memory device
US20180191512A1 (en) Physically unclonable function generation with direct twin cell activation
US20120239866A1 (en) Non-volatile memory with error correction for page copy operation and method thereof
US9569640B2 (en) Tamper detection and response in a memory device
WO2016050170A1 (zh) 阻变随机存储器的存储阵列编程方法和装置
TWI696187B (zh) 隨機位元單元、隨機數值產生器及隨機位元單元的操作方法
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
TW434555B (en) Nonvolatile semiconductor memory and program verification method
US11956376B2 (en) Memory device and memory system having the same
KR20100011751A (ko) 테스트 시스템 및 방법
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
JP4920680B2 (ja) エラー注入によるアタックに対してメモリを保護する装置
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
US10055152B2 (en) Semiconductor devices
US20230153252A1 (en) Semiconductor device and method of operating the same