CN112507398A - 物理不可复制函数代码生成装置及其方法 - Google Patents

物理不可复制函数代码生成装置及其方法 Download PDF

Info

Publication number
CN112507398A
CN112507398A CN202010975786.4A CN202010975786A CN112507398A CN 112507398 A CN112507398 A CN 112507398A CN 202010975786 A CN202010975786 A CN 202010975786A CN 112507398 A CN112507398 A CN 112507398A
Authority
CN
China
Prior art keywords
unclonable function
function information
physically unclonable
write
physically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010975786.4A
Other languages
English (en)
Other versions
CN112507398B (zh
Inventor
柳德铉
林小峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN112507398A publication Critical patent/CN112507398A/zh
Application granted granted Critical
Publication of CN112507398B publication Critical patent/CN112507398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种物理不可复制函数代码生成装置及其方法，物理不可复制函数代码生成装置包括基准生成器、物理不可复制函数信息生成和存储阵列、感测放大器及写入驱动器。物理不可复制函数信息生成和存储阵列包括多个存储单元，各存储单元包括物理不可复制函数信息提供元件及物理不可复制函数信息存储元件。感测放大器将从物理不可复制函数信息提供元件读取的第一电性值与从基准生成器生成的基准进行比较，以生成多个物理不可复制函数信息。写入驱动器根据物理不可复制函数信息对物理不可复制函数信息存储元件实行写回操作。感测放大器读取物理不可复制函数信息存储元件的第二电性值，以生成感测结果并根据感测结果输出物理不可复制函数代码。

Description

物理不可复制函数代码生成装置及其方法
技术领域
本公开涉及物理不可复制函数(physical unclonable function，PUF)，且具体涉及一种能够生成具有高水平的随机性和唯一性的PUF代码的方法及PUF代码生成装置。
背景技术
在制造过程期间发生的物理变化称为来生成随机代码物理不可复制函数。由于在制造过程期间的物理变化是随机的和不可预测的，基于PUF所生成的随机代码是有随机的且唯一的特性。PUF可应用于宽广范围的应用，例如器件身份、安全性、认证。
近来随着随机代码的需求的增长，相关应用领域的业者对有效地生成PUF代码的创新设计的需求也增长。
发明内容
本公开介绍一种能够生成具有高水平的随机性和唯一性的物理不可复制函数(PUF)代码的PUF代码生成装置及其方法。
PUF代码生成装置包括基准生成器、PUF信息生成和存储阵列、感测放大器及写入驱动器。基准生成器被配置以生成基准。PUF信息生成和存储阵列包括多个第一存储单元，各第一存储单元包括PUF信息提供元件及PUF信息存储元件。感测放大器耦合到PUF信息生成和存储阵列，且被配置以将从PUF信息提供元件读取的第一电性值与前述基准进行比较，以便生成PUF信息。写入驱动器被配置以根据PUF信息对PUF信息存储元件实行写回操作。感测放大器进一步被配置以读取PUF信息存储元件的第二电性值，以便生成感测结果并根据感测结果输出PUF代码。PUF信息提供元件包括易失性存储元件，且PUF信息存储元件包括非易失性存储元件。
生成PUF代码的方法适以具有PUF信息生成和存储阵列以及基准生成器的PUF代码生成装置。方法包括以下步骤：从基准生成器生成基准；从PUF信息生成和存储阵列中所包括的多个第一存储单元的其中一者的PUF信息提供元件感测第一电性值；将第一电性值与基准进行比较，以便生成PUF信息；根据PUF信息对多个第一存储单元的其中一者的PUF信息存储元件实行写回操作；读取PUF信息存储元件的第二电性值，以便生成感测结果；以及根据感测结果输出PUF代码，其中PUF信息存储元件包括非易失性存储元件。
附图说明
包括附图是为了提供对本发明的进一步理解，且所述附图并入本说明书中并构成本说明书的一部分。附图示出本发明的实施例并与本说明一起用于阐释本发明的原理。
图1是示出根据本公开实施例的PUF代码产生装置的示意图；
图2是示出根据本公开实施例的感测放大器的示意图；
图3是示出根据本公开实施例的存储阵列的示意图；
图4A至图4B是根据本公开一些实施例的PUF生成操作的时序图；
图5是示出根据本公开实施例的生成PUF代码的方法的流程图。
[符号的说明]
100：PUF代码生成装置
110：PUF信息生成和存储阵列
112、118、Tx：晶体管
114：PUF信息提供元件
116：PUF信息存储元件
120：基准生成器
130：解码器
140：写入驱动器
150、250：感测放大器
252：充电电路
254：锁存电路
BL、BL0、BL1、BLx：位线
SL_YMUX0、BL_YMUX0、BL_YMUX1、SL_YMUX1：复用器
C、Cx：电容器
DL：数据线
EN：信号/使能信号
MC：存储单元
N：连接节点
PL：板线
R：忆阻器元件
REFDL：基准数据线
S510、S520、S530、S540、S550、S560：步骤
SA_OUT：感测输出结果
SL、SL0、SL1：源级线
T1a、T1b、T2a、T2b、T3a、T3b：周期
Vcap：电容电压
Vcap_ref：基准电压
V_EN：电平
V_BL_2、V_DL、V_DL_2、V_DL_3、V_DL_B2、V_SL、V_SL_2、V_SL_3、V_WL_1、V_WL_2、V_WL_3：电压
V_PL：电压电平
WL、WL0、WL1、WLx：字线
具体实施方式
要理解，在不背离本发明的范围的条件下，可使用其他实施例且可作出结构性改变。此外，要理解，本文中所使用的措辞及术语是用于说明目的，而不应被认为是限制性的。除非另有限定，否则本文中的用语“耦合”囊括直接连接或耦合以及间接连接或耦合。
参照图1，PUF代码生成装置100包括PUF信息生成和存储阵列110、基准生成器120、解码器130、写入驱动器140及感测放大器150。PUF信息生成和存储阵列110包括多个存储单元MC，各存储单元MC中的每一者可耦合到位线BL0、BL1、源极线SL0、SL1及字线WL0、WL1。例如，图1标记了耦合到位线BL0、源极线SL0及字线WL0的存储单元MC中的一者。此外，这些多个存储单元MC共同地耦合到板线(plate line)PL。各存储单元MC包括PUF信息提供元件114、PUF信息存储元件116以及两个晶体管112及118。其中，PUF信息提供元件114包括易失性存储元件，PUF信息存储元件116包括非易失性存储元件，晶体管112及118分别用于控制对PUF信息提供元件114及PUF信息存储元件116进行存取。
由于在PUF信息生成和存储阵列110的制造过程期间的物理变化，从PUF信息提供元件114读取的电性值是唯一且随机的，从而可用于生成PUF信息。在一实施例中，PUF信息提供元件114可包括电容器(由“C”表示)，且PUF信息存储元件116可包括忆阻器(memristor)元件(由“R”表示)。
在本实施例中，忆阻器元件R的电阻状态可表示由电容器C提供的存储在存储单元MC中的PUF信息。例如，忆阻器元件R的高电阻状态(high-resistance state，HRS)表示逻辑值“0”，而忆阻器元件R的低电阻状态(low-resistance state，LRS)表示逻辑值“1”。PUF信息存储元件116耦合在晶体管112与晶体管118之间。晶体管112耦合在位线与PUF信息存储元件116之间，其中晶体管112的控制端接收使能信号EN。PUF信息存储元件116能够响应于使能信号EN而被存取。晶体管118耦合在PUF信息存储元件116与源极线之间，其中晶体管118的控制端耦合到存储单元MC的字线。PUF信息提供元件114耦合在板线PL与PUF信息存储元件116和晶体管118之间的连接节点N之间。
基准生成器120可包括以矩阵形式排列的多个存储单元。基准生成器120的各存储单元包括易失性存储元件及晶体管。在一些实施例中，基准生成器120的存储单元是1T1C存储单元320，如图3中所示，各1T1C存储单元320包括晶体管Tx及电容器Cx，且耦合到位线BLx及字线WLx。
本公开不限制基准生成器120的尺寸为任何特定的数目。在一实施例中，基准生成器120可为4×4存储阵列，或在另一个实施例中为任何n×n存储阵列，其中n是自然数。另外，本公开并不限制基准生成器120的存储单元为由1T1C组成。PUF信息生成和存储阵列110以及基准生成器120中的单元的类型及结构可根据设计需要而改变。在未示出的替代实施例中，基准生成器120的各存储单元与PUF信息生成和存储阵列110中所使用的易失性存储元件相同。
解码器130可被配置以对PUF信息生成和存储阵列110中的存储单元MC的所选择位置(地址)进行解码。在一些实施例中，解码器130可包括被配置以选择与PUF信息生成和存储阵列110的存储单元MC相关联的位线及源极线的多个复用器SL_YMUX0、BL_YMUX0、BL_YMUX1、SL_YMUX1。写入驱动器140及感测放大器150通过解码器130对PUF信息生成和存储阵列110的存储单元MC分别实行写回操作及感测操作。
在一些实施例中，感测放大器150被配置以分别经由数据线DL及基准数据线REFDL从PUF信息生成和存储阵列110以及基准生成器120接收信息，以便生成多个PUF信息。在本实施例中，感测放大器150可感测由PUF信息生成和存储阵列110中的所选择存储单元MC的电容器C(即，PUF信息提供元件114)经由数据线DL提供的电容值，并将所述电容值与从基准数据线REFDL获得的基准进行比较，以生成所述多个PUF信息。逻辑元件(未示出)可耦合在基准生成器120与感测放大器150之间，以计算从基准生成器120的多个1T1C存储单元感测的电容值的平均值，并将所述平均值提供到基准数据线REFDL。在此种情况下，基准是从基准生成器120的多个1T1C存储单元感测的电容值的平均值。然而，本发明不限于此，在未示出的替代实施例中，基准可为从基准生成器120的所选择存储单元感测的电性值。在另一个替代实施例中，基准可为通过对基准生成器120的一组所选择存储单元的感测结果进行数学运算而获得的值。
在一些实施例中，写入驱动器140被配置以基于所述多个PUF信息对PUF信息生成和存储阵列110中的所选择存储单元MC的PUF信息存储元件116实行写回操作。在一些实施例中，由位于地址A处的PUF信息提供元件114提供的PUF信息将被写回到位于地址A处的PUF信息存储元件116。在一些实施例中，为增加高安全性器件中所应用的随机性，随机生成器(未示出)可耦合在写入驱动器140与解码器130之间，以便对PUF信息提供元件114的地址A实行随机数学运算，以生成地址B。因此，由位于地址A处的PUF信息提供元件114提供的PUF信息将被写回到位于地址B处的PUF信息存储元件116。写回操作可包括置位操作或复位操作，以便分别响应于置位操作及复位操作将逻辑值“1”或“0”写入所选择的PUF信息存储元件116中。感测放大器150可进一步在已完成写回操作之后感测PUF信息生成和存储阵列110中的PUF信息存储元件116的逻辑值，以便生成感测结果，且接着根据感测结果输出用作PUF代码的感测输出结果SA_OUT。
参照图2，在一些实施例中，与图1中的感测放大器150相似的感测放大器250可进一步包括充电电路252及锁存电路254。充电电路252被配置以实行充电操作以对PUF信息生成和存储阵列110的存储单元MC以及基准生成器120的存储单元进行充电。锁存电路254被配置以锁存所述多个PUF信息。写入驱动器140根据锁存电路254的输出实行写回操作。
在一些实施例中，充电电路252及锁存电路254可设置在感测放大器250的外部。换句话说，充电电路252及锁存电路254可设置在PUF代码生成装置100中的任何地方。
图4A是根据本公开实施例的PUF生成操作的时序图。在一实施例中，PUF信息提供元件114可为电容器(由“C”表示)，且PUF信息存储元件116可为忆阻器元件(由“R”表示)。并且，基准生成器120的存储单元为1T1C存储单元。参照图1及图4A，PUF代码生成装置100在周期T1a期间实行感测操作，在周期T2a期间实行写回操作且在周期T3a期间实行读取操作。在周期T1a中实行感测操作之前，PUF代码生成装置100可进一步经由串联连接的对应晶体管对PUF信息生成和存储阵列110的忆阻器元件R实行放电操作且对PUF信息生成和存储阵列110的所选择电容器C以及基准生成器120的存储单元实行充电操作。具体来说，PUF代码生成装置100实行放电操作，以将与PUF信息生成和存储阵列110的忆阻器元件R串联连接的晶体管放电到基准电压电平(例如，接地电压电平)。放电操作可由放电电路(未示出)实行，所述放电电路可设置在PUF代码生成装置100中的任何地方。接下来，PUF代码生成装置100实行充电操作以对与PUF信息生成和存储阵列110的所选择电容器C以及基准生成器120的存储单元串联连接的晶体管进行充电。充电操作可由充电电路(例如，图2中所示充电电路252)实行，所述充电电路可设置在PUF代码生成装置100中的任何地方。注意，由于在PUF信息生成和存储阵列110的制造过程期间的物理变化，在充电操作之后从PUF信息生成和存储阵列110的电容器C获得的电容值可能为随机且不可预测的。
在周期T1a中，感测基准生成器120中的存储单元的电容值。接着，进一步使用基准生成器120中的存储单元的电容值来生成与基准数据线REFDL上的图4A中所示基准电压Vcap_ref(如图4A中所示)对应的基准。在此实施例中，基准是从基准生成器120中的多个存储单元感测的电容值的平均值。
此外，在周期T1a中，通过感测放大器150感测PUF信息生成和存储阵列110的存储单元MC的电容值。为感测PUF信息生成和存储阵列110中的电容器C的电容值，将使能信号EN维持在逻辑低电平以禁止存取PUF信息存储元件116；使位线BL浮动；且以电压V_WL_1对字线WL进行偏压。通过对应的源级线SL感测PUF信息生成和存储阵列110中的所选择电容器C的电容值，并转换为电容电压Vcap(如图4A中所示)。将电容电压Vcap与基准电压Vcap_ref进行比较；并且根据电容电压Vcap与基准电压Vcap_ref的比较结果，在周期T2a中对PUF信息生成和存储阵列110的PUF信息存储元件116实行写回操作。
在一实施例中，在周期T2a中，当电容电压Vcap大于基准电压Vcap_ref时，锁存电路254相应地输出第一逻辑值，且写回操作可包括根据从锁存电路254输出的第一逻辑值对PUF信息生成和存储阵列110的所选择忆阻器元件R进行的置位操作。在替代实施例中，在周期T2a中，当电容电压Vcap大于基准电压Vcap_ref时，锁存电路254相应地输出第二逻辑值，且写回操作可包括根据从锁存电路254输出的第二逻辑值对PUF信息生成和存储阵列110的所选择忆阻器元件R进行的复位操作。
在图4A中所示的示例性实施例中，当电容电压Vcap大于基准电压Vcap_ref时，写回操作是置位操作。为在周期T2a中实行置位操作，将使能信号EN的逻辑电平切换为高(例如，使能信号EN具有为V_EN的电平)；以电压V_WL_2对字线WL进行偏压；以电压V_BL_2对位线BL进行偏压；并且以接地电压电平(例如，0V)对源极线SL进行偏压。以电压V_DL_B2对数据线DL进行偏压，且通过复用器将数据线DL连接到位线BL。因此，在周期T2a中对PUF信息生成和存储阵列110的忆阻器元件R实行置位操作。
在周期T3a中，通过感测放大器150读取存储在忆阻器元件R中的PUF信息，以便输出感测输出结果SA_OUT。为读取忆阻器元件R，将使能信号EN切换为高；以电压V_WL_3对字线WL进行偏压；以电压V_SL对源极线SL进行偏压；并且以接地电压电平对位线BL进行偏压。以电压V_DL对数据线DL进行偏压。使用来自忆阻器元件R的读取结果生成PUF代码。此外，于周期T1a、T2a及T3a中，可以电压电平V_PL对存储单元的板线PL进行偏压。
图4B是根据本公开实施例的PUF生成操作的时序图。图4A与图4B之间的不同在于，在周期T1b期间，电容电压Vcap(对应于从PUF信息生成和存储阵列110中的所选择电容器C感测的电容值)不大于基准电压Vcap_ref(对应于从基准生成器120获得的基准)。因此，写回操作包括在周期T2b中的复位操作。
为在周期T2a期间实行复位操作，将使能信号EN切换为高(例如，信号EN具有为V_EN的电平)；以电压V_WL_2对字线WL进行偏压；以接地电压电平(例如，0V)对位线BL进行偏压；并且以电压V_SL_2对源极线SL进行偏压。以电压V_DL_2对数据线DL进行偏压。在对忆阻器元件R实行复位操作之后，在周期T3b期间实行读取操作以读取存储在忆阻器元件R中的PUF信息。图4B所示周期T3b中的读取操作相似于图4A中的读取操作，然而，源极线SL是以比电压V_SL大的电压V_SL_3进行偏压，且数据线DL是以比电压V_DL大的电压V_DL_3进行偏压。
在一些实施例中，PUF代码生成装置可进一步在已经对PUF信息存储元件116实行写回操作之后对PUF信息存储元件116实行写入保护操作，从而使得PUF信息存储元件116被置位为非写入状态(no-write status)，以保护PUF信息存储元件116免于另一个写入操作。换句话说，PUF信息生成和存储阵列110的PUF信息存储元件116仅被写入一次以存储对应的PUF信息。在一些实施例中，发出写入使能指令以使能写入驱动器140实行写回操作，且在完成写回操作之后，状态寄存器自动地被清除以存储“0”，以使写入驱动器140被失能。在一些实施例中，可通过写入保护引脚来对状态寄存器的改变进行使能或失能。在一些实施例中，可使用块保护位(block protect bit)来确定要被实行写入保护操作的PUF信息存储元件116的范围。在一些实施例中，在PUF代码生成装置的初始上电(例如，PUF代码生成装置第一次上电)中实行PUF生成操作。
参照图5，示出根据本公开实施例的一种生成PUF代码的方法，所述方法适以具有PUF信息生成和存储阵列以及基准生成器的PUF代码生成装置。在步骤S510中，从基准生成器生成基准。在步骤S520中，从PUF信息生成和存储阵列中所包括的多个第一存储单元的PUF信息提供元件感测第一电性值(例如电容值)。在步骤S530中，将所述第一电性值与基准进行比较，以便生成多个PUF信息。在步骤S540中，根据所述多个PUF信息对PUF信息存储元件实行写回操作。在步骤S550中，读取PUF信息存储元件的第二电性值(例如电流值)，以便生成感测结果。在步骤S560中，根据感测结果输出PUF代码，其中PUF信息存储元件包括非易失性存储元件。
总之，在本公开的一些实施例中，对PUF信息生成和存储阵列的第一存储单元以及基准生成器的第二存储单元实行放电操作。接下来，对第一存储单元及第二存储单元实行充电操作。将从PUF信息提供元件读取的第一电性值与基准进行比较，以便生成多个PUF信息。作为物理变化的结果，从PUF信息提供元件读取的第一电性值是随机的。根据所述多个PUF信息对PUF信息存储元件实行写回操作；并且读取PUF信息存储元件的第二电性值，以便生成感测结果。根据感测结果输出PUF代码。通过此方式，通过以上操作而生成的PUF代码具有高水平的随机性和唯一性。
对于所属领域中的技术人员而言，在不背离本发明的范围或精神的条件下，可对本发明的结构作出各种润饰及变化。根据上述，意欲使本发明涵盖本发明的润饰及变化，只要其落于以上权利要求及其等效范围的范围内即可。

Claims (19)

1.一种物理不可复制函数代码生成装置，包括：
基准生成器，被配置以生成基准；
物理不可复制函数信息生成和存储阵列，包括多个第一存储单元，各所述第一存储单元包括物理不可复制函数信息提供元件及物理不可复制函数信息存储元件；
感测放大器，耦合到所述物理不可复制函数信息生成和存储阵列，且被配置以将从所述物理不可复制函数信息提供元件读取的第一电性值与所述基准进行比较，以便生成多个物理不可复制函数信息；
写入驱动器，被配置以根据所述多个物理不可复制函数信息对所述物理不可复制函数信息存储元件实行写回操作，
其中在所述写回操作后，所述感测放大器进一步被配置以读取所述物理不可复制函数信息存储元件的第二电性值，以便生成感测结果并根据所述感测结果输出物理不可复制函数代码，
其中所述物理不可复制函数信息提供元件包括易失性存储元件，且所述物理不可复制函数信息存储元件包括非易失性存储元件。
2.根据权利要求1所述的物理不可复制函数代码生成装置，进一步包括：
锁存电路，被配置以锁存所述多个物理不可复制函数信息，
其中所述写入驱动器根据所述锁存电路的输出实行所述写回操作。
3.根据权利要求2所述的物理不可复制函数代码生成装置，其中
当从所述物理不可复制函数信息提供元件读取的所述第一电性值大于所述基准时，所述锁存电路输出第一逻辑值；
当从所述物理不可复制函数信息提供元件读取的所述第一电性值不大于所述基准时，所述锁存电路输出第二逻辑值；
当所述锁存电路输出所述第一逻辑值时，所述写回操作对所述多个物理不可复制函数信息存储元件实行第一操作，且
当所述锁存电路输出所述第二逻辑值时，所述写回操作对所述多个物理不可复制函数信息存储元件中实行第二操作。
4.根据权利要求1所述的物理不可复制函数代码生成装置，其中在所述写入驱动器对所述物理不可复制函数信息存储元件实行所述写回操作之后，所述写入驱动器进一步被配置以将所述物理不可复制函数信息存储元件置位为非写入状态，以保护所述物理不可复制函数信息存储元件免于另一写入操作。
5.根据权利要求1所述的物理不可复制函数代码生成装置，进一步包括：
充电电路，耦合到所述物理不可复制函数信息生成和存储阵列以及所述基准生成器，被配置以对所述物理不可复制函数信息提供元件以及所述基准生成器实行充电操作，
其中所述充电电路在所述感测放大器感测所述多个第一存储单元的所述第一电性值之前实行所述充电操作。
6.根据权利要求5所述的物理不可复制函数代码生成装置，其中在所述充电电路对所述物理不可复制函数信息提供元件以及所述基准生成器实行所述充电操作之前，所述物理不可复制函数信息提供元件以及所述基准生成器被放电到基准电压电平。
7.根据权利要求1所述的物理不可复制函数代码生成装置，其中
所述物理不可复制函数信息提供元件包括电容器，所述物理不可复制函数信息存储元件包括忆阻器元件，所述电容器耦合在所述忆阻器元件与所述物理不可复制函数信息生成和存储阵列的板线之间，
所述多个第一存储单元中的每一者进一步包括：
第一晶体管，耦合在所述物理不可复制函数信息生成和存储阵列的位线与所述忆阻器元件之间，其中所述第一晶体管的控制端接收使能信号；以及
第二晶体管，耦合在所述忆阻器元件与所述物理不可复制函数信息生成和存储阵列的源极线之间，其中控制端耦合到所述物理不可复制函数信息生成和存储阵列的字线，且
所述基准生成器包括多个第二存储单元，各所述多个第二存储单元包括所述电容器，且所述基准是根据从所述多个第二存储单元读取的电容值来生成。
8.根据权利要求7所述的物理不可复制函数代码生成装置，其中
所述基准是通过对从所述基准生成器的所述多个第二存储单元感测的电容值求平均来获得。
9.根据权利要求7所述的物理不可复制函数代码生成装置，其中
当所述第一晶体管被关断且所述第二晶体管被接通时，所述感测放大器感测所述多个第一存储单元的所述第一电性值。
10.根据权利要求1所述的物理不可复制函数代码生成装置，其中当所述物理不可复制函数代码生成装置第一次上电时，所述感测放大器感测所述第一电性值，且所述写入驱动器实行所述写回操作以生成所述物理不可复制函数代码。
11.根据权利要求1所述的物理不可复制函数代码生成装置，其中所述写入驱动器被配置以根据从所述多个第一存储单元中的一者读取的所述物理不可复制函数信息对所述多个第一存储单元中的另一者的所述物理不可复制函数信息存储元件实行所述写回操作。
12.一种生成物理不可复制函数代码的方法，适以具有物理不可复制函数信息生成和存储阵列以及基准生成器的物理不可复制函数代码生成装置，所述方法包括：
从所述基准生成器生成基准；
从所述物理不可复制函数信息生成和存储阵列中所包括的多个第一存储单元的其中一者的物理不可复制函数信息提供元件感测第一电性值；
将所述第一电性值与所述基准进行比较，以便生成多个物理不可复制函数信息；
根据所述多个物理不可复制函数信息对所述多个第一存储单元的其中一者的所述物理不可复制函数信息存储元件实行写回操作；
读取所述物理不可复制函数信息存储元件的第二电性值，以便生成感测结果；以及
根据所述感测结果输出所述物理不可复制函数代码，
其中所述物理不可复制函数信息存储元件包括非易失性存储元件。
13.根据权利要求12所述的方法，进一步包括：
当从所述物理不可复制函数信息提供元件读取的所述第一电性值大于所述基准时，输出第一逻辑值；以及
当从所述物理不可复制函数信息提供元件读取的所述第一电性值不大于所述基准时，输出第二逻辑值。
14.根据权利要求13所述的方法，其中实行所述写回操作包括：
当输出所述第一逻辑值时，对所述多个物理不可复制函数信息存储元件实行第一操作，且
当输出所述第二逻辑值时，对所述多个物理不可复制函数信息存储元件中实行第二操作。
15.根据权利要求12所述的方法，其中在实行所述写回操作之后，所述方法进一步包括：
将已实行所述写回操作的所述物理不可复制函数信息存储元件置位为非写入状态，以保护所述物理不可复制函数信息存储元件免于另一写入操作。
16.根据权利要求12所述的方法，其中
所述物理不可复制函数信息提供元件包括电容器，所述物理不可复制函数信息存储元件包括忆阻器元件，所述电容器耦合在所述忆阻器元件与所述物理不可复制函数信息生成和存储阵列的板线之间，
所述基准生成器包括多个第二存储单元，各所述多个第二存储单元包括所述电容器，且所述基准是根据从所述多个第二存储单元读取的电容值来生成。
17.根据权利要求16所述的方法，其中从所述基准生成器生成所述基准包括对从所述基准生成器的所述多个第二存储单元感测的电容值求平均。
18.根据权利要求12所述的方法，进一步包括：
实行放电操作，将所述物理不可复制函数信息提供元件以及所述基准生成器放电到基准电压电平；以及
在实行所述放电操作之后且在感测放大器感测所述第一电性值之前，对所述物理不可复制函数信息提供元件以及所述基准生成器实行充电操作。
19.根据权利要求12所述的方法，其中感测所述第一电性值及实行所述写回操作以生成所述物理不可复制函数代码的步骤是响应所述物理不可复制函数代码生成装置第一次上电时。
CN202010975786.4A 2019-09-16 2020-09-16 物理不可复制函数代码生成装置及其方法 Active CN112507398B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/571,200 US10700878B1 (en) 2019-09-16 2019-09-16 Physical unclonable function code generation apparatus and method thereof
US16/571,200 2019-09-16

Publications (2)

Publication Number Publication Date
CN112507398A true CN112507398A (zh) 2021-03-16
CN112507398B CN112507398B (zh) 2023-10-13

Family

ID=71125351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010975786.4A Active CN112507398B (zh) 2019-09-16 2020-09-16 物理不可复制函数代码生成装置及其方法

Country Status (3)

Country Link
US (1) US10700878B1 (zh)
CN (1) CN112507398B (zh)
TW (1) TWI754369B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115967494A (zh) * 2021-10-13 2023-04-14 英属维京群岛商烁星有限公司 物理不可克隆函数电路及相关芯片及电子装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11455258B2 (en) * 2019-08-05 2022-09-27 Cyberswarm, Inc. Method and system for data validation using memristors
CN115273932A (zh) * 2020-04-06 2022-11-01 昕原半导体(上海)有限公司 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
US12087397B1 (en) 2020-04-06 2024-09-10 Crossbar, Inc. Dynamic host allocation of physical unclonable feature operation for resistive switching memory
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
TWI781788B (zh) * 2021-10-13 2022-10-21 英屬維京群島商爍星有限公司 物理不可複製函數電路及相關晶片和電子裝置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015035053A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
US20160148680A1 (en) * 2014-11-21 2016-05-26 Panasonic intellectual property Management co., Ltd Tamper-resistant non-volatile memory device
CN105632543A (zh) * 2014-11-21 2016-06-01 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
JP2017010530A (ja) * 2015-06-18 2017-01-12 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
CN108734030A (zh) * 2017-04-21 2018-11-02 中芯国际集成电路制造(上海)有限公司 一种puf特征值的生成方法和具有puf的装置
CN108959975A (zh) * 2017-05-17 2018-12-07 华邦电子股份有限公司 物理不可复制功能码提供装置及其产生方法
CN109410995A (zh) * 2017-08-17 2019-03-01 台湾积体电路制造股份有限公司 存储器件、物理不可复制功能(puf)生成器及生成签名的方法
JP2019129354A (ja) * 2018-01-22 2019-08-01 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276583B1 (en) * 2015-06-24 2016-03-01 Intel Corporation Soft dark bit masking with integrated load modulation and burn-in induced destabilization for physically unclonable function keys
US20170077046A1 (en) * 2015-09-11 2017-03-16 The Regents Of The University Of California Physical unclonable functions through locally enhanced defectivity
US10069628B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Technologies for physically unclonable functions with magnetic tunnel junctions
US10243749B2 (en) * 2017-05-16 2019-03-26 Samsung Electronics Co., Ltd. Physically unclonable function circuit, and system and integrated circuit including the same
US10915464B2 (en) * 2017-09-12 2021-02-09 Ememory Technology Inc. Security system using random number bit string
US10103895B1 (en) * 2017-10-13 2018-10-16 Macronix International Co., Ltd. Method for physically unclonable function-identification generation and apparatus of the same
US10897364B2 (en) * 2017-12-18 2021-01-19 Intel Corporation Physically unclonable function implemented with spin orbit coupling based magnetic memory
US10424361B2 (en) * 2018-02-09 2019-09-24 Texas Instruments Incorporated Physical unclonable function system and method
US10460780B2 (en) * 2018-03-29 2019-10-29 Qualcomm Incorporated Magneto-resistive random access memory (MRAM) employing an integrated physically unclonable function (PUF) memory
US20190305971A1 (en) * 2018-04-03 2019-10-03 Qualcomm Incorporated Physically unclonable function (puf) memory employing static random access memory (sram) bit cells enhanced by stress for increased puf output reproducibility
US10424380B1 (en) * 2018-06-15 2019-09-24 Qualcomm Incorporated Physically unclonable function (PUF) memory employing static random access memory (SRAM) bit cells with added passive resistance to enhance transistor imbalance for improved PUF output reproducibility

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015035053A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
US20160148680A1 (en) * 2014-11-21 2016-05-26 Panasonic intellectual property Management co., Ltd Tamper-resistant non-volatile memory device
CN105632543A (zh) * 2014-11-21 2016-06-01 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
JP2017010530A (ja) * 2015-06-18 2017-01-12 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
CN108734030A (zh) * 2017-04-21 2018-11-02 中芯国际集成电路制造(上海)有限公司 一种puf特征值的生成方法和具有puf的装置
CN108959975A (zh) * 2017-05-17 2018-12-07 华邦电子股份有限公司 物理不可复制功能码提供装置及其产生方法
CN109410995A (zh) * 2017-08-17 2019-03-01 台湾积体电路制造股份有限公司 存储器件、物理不可复制功能(puf)生成器及生成签名的方法
JP2019129354A (ja) * 2018-01-22 2019-08-01 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李刚;汪鹏君;张跃军;钱浩宇;: "基于65nm工艺的多端口可配置PUF电路设计", 电子与信息学报, no. 06 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115967494A (zh) * 2021-10-13 2023-04-14 英属维京群岛商烁星有限公司 物理不可克隆函数电路及相关芯片及电子装置

Also Published As

Publication number Publication date
US10700878B1 (en) 2020-06-30
TW202113649A (zh) 2021-04-01
CN112507398B (zh) 2023-10-13
TWI754369B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
CN112507398B (zh) 物理不可复制函数代码生成装置及其方法
CN110544500B (zh) 随机码产生器及相关随机码产生方法
CN110246535B (zh) 刷新控制电路、半导体存储器件及其刷新方法
US11188237B2 (en) Anti-hacking mechanisms for flash memory device
US10199118B2 (en) One-time programmable (OTP) memory device for reading multiple fuse bits
CN110688682B (zh) 随机位单元、随机数值产生器及随机位单元的操作方法
US10249373B2 (en) Circuit and method for reading a memory cell of a non-volatile memory device
US10573367B2 (en) Setting of reference voltage for data sensing in ferroelectric memories
WO2007100939A2 (en) Non-volatile memory having a multiple block erase mode and method therefor
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US9437274B1 (en) Memory device
US10748591B2 (en) Random code generator
KR20100011751A (ko) 테스트 시스템 및 방법
CN105374385A (zh) 半导体存储器装置
US10055152B2 (en) Semiconductor devices
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
US6781863B2 (en) Nonvolatile ferroelectric memory control device
US20210286562A1 (en) Write method for resistive memory
US20170358351A1 (en) Memory apparatus and reference voltage setting method thereof
US7821856B2 (en) Memory device having an evaluation circuit
JP2004522248A (ja) 低ｖｃｃ読出しのためにビット線を昇圧するための方法および装置
US20240345944A1 (en) Memory module including memory devices to which unit id is assigned and storage device including the same
CN118800302A (zh) 存储器模块的动作方法、存储器模块以及包含该存储器模块的存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant