CN108734030A - 一种puf特征值的生成方法和具有puf的装置 - Google Patents

一种puf特征值的生成方法和具有puf的装置 Download PDF

Info

Publication number
CN108734030A
CN108734030A CN201710269047.1A CN201710269047A CN108734030A CN 108734030 A CN108734030 A CN 108734030A CN 201710269047 A CN201710269047 A CN 201710269047A CN 108734030 A CN108734030 A CN 108734030A
Authority
CN
China
Prior art keywords
puf
transistor
characteristic values
temperature
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710269047.1A
Other languages
English (en)
Other versions
CN108734030B (zh
Inventor
王韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710269047.1A priority Critical patent/CN108734030B/zh
Publication of CN108734030A publication Critical patent/CN108734030A/zh
Application granted granted Critical
Publication of CN108734030B publication Critical patent/CN108734030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

一种PUF特征值的生成方法和具有PUF的装置，所述PUF特征值的生成方法包括：提供器件，所述器件包括多个晶体管；控制所述器件处于预设的至少一个温度范围内；在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述PUF特征值与温度相关联。采用本发明方案可以有效提高器件在生成PUF特征值时的可靠性。

Description

一种PUF特征值的生成方法和具有PUF的装置
技术领域
本发明涉及信息安全技术领域，特别涉及一种PUF特征值的生成方法和具有PUF的装置。
背景技术
物理不可克隆功能(Physically Unclonable Fuction，简称PUF)具有唯一性、不可复制性等特点，已经成功应用于信息安全领域，是一种安全有效的加密技术。一个器件(例如芯片)在制造时，工艺制程中不可控的随机性，例如溅射、曝光过程中的噪声和不均等，由于这种随机性是不可控的，使得器件中形成具有随机且唯一的特征，这是器件物理层面的本征指纹，与人类的基因类似。举例而言，器件中可以包括多个晶体管，每个晶体管在制造时形成了自身的PUF特征，也形成了器件在加密过程中的基础信息。此外，所述多个晶体管在作为功能器件使用前，需要对读取各自的PUF特征值，作为使用时的参考。所述器件可以为存储器(Memory)，存储器中的每一个存储单元可以包括一个晶体管。在流片结束后，存储器的每个存储单元中的晶体管形成PUF特征值，存储器还可以利用自身的数据读取单元按照地址对各个存储单元进行访问，获取大量的PUF特征值。
现有技术中公开了一种Nor型存储器的PUF特征值的生成方法，将Nor型存储器中的晶体管的PUF特征值设定为其阈值电压，并采用存储器内部的读取单元对各个晶体管的阈值电压进行确定。由于每个存储单元中的晶体管的阈值电压或多或少存在些不一致，那么，通过与标准的阈值电压进行比对可以得到数字化的PUF特征值，以形成字符串，此字符串即对应了存储器中的各个存储单元，具有唯一性，不确定性和不可克隆性。
然而，器件所获取到的PUF特征值的可靠性是其应用的前提。而PUF特征值(以阈值电压为例)往往受到了器件所处的温度和供电电压的影响，尤其是温度因素。现有技术方案未考虑温度因素对存储器的PUF特征值的影响，因此，在生成PUF特征值时的可靠性较差。
发明内容
本发明解决的技术问题是如何提高器件在生成PUF特征值时的可靠性。
为解决上述技术问题，本发明实施例提供一种PUF特征值的生成方法，所述PUF特征值的生成方法包括：提供器件，所述器件包括多个晶体管；控制所述器件处于预设的至少一个温度范围内；在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述PUF特征值与温度相关联。
可选地，所述PUF特征值为所述晶体管的阈值电压或基于所述阈值电压生成。
可选地，所述多个晶体管的阈值电压具有正温度系数和/或负温度系数。
可选地，所述预设的至少一个温度范围内的每一个温度范围包括至少一个测温点；在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值包括：对于每一温度范围，在该温度范围内的各个所述测温点读取所述多个晶体管的PUF特征值。
可选地，所述多个晶体管形成存储器阵列，所述存储器阵列中的每一个存储单元包括至少一个所述晶体管，所述存储器阵列中的存储单元排列成多行多列，其中，每行中的存储单元耦接至各自的字线，每列中的存储单元耦接至各自的位线；所述读取与各个所述测温点相对应的所述多个晶体管的PUF特征值包括：针对所述各个测温点，对每一个所述存储单元耦接的位线预充电至与参考电压相等；通过所述存储单元耦接的字线控制所述存储单元内至少一个晶体管的导通状态；向所述位线施加参考电流；通过比较所述位线上的电压与所述参考电压，确定所述至少一个晶体管的导通状态，当所述至少一个晶体管处于临界导通状态时，将所施加的导通电压作为所述至少一个晶体管的阈值电压的测量值；将所述至少一个晶体管的阈值电压的测量值与预设的标准阈值电压进行比较，以得到所述至少一个晶体管的PUF特征值。
可选地，所述标准阈值电压具有零温度系数。
为解决上述技术问题，本发明实施例还提供一种具有PUF的装置，所述具有PUF的装置包括：器件，所述器件包括多个晶体管；温度调节单元，与所述器件热耦合，适于控制所述器件处于预设的至少一个温度范围内；PUF特征值读取单元，适于在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述PUF特征值与温度相关联。
可选地，所述具有PUF的装置还包括：处理器，分别耦接所述温度调节单元和所述PUF特征值读取单元，所述处理器适于生成温度控制信号并传输至所述温度调节单元，所述温度调节单元根据所述温度控制信号对所述器件所处的温度进行调节，所述处理器还适于从所述PUF特征值读取单元接收所述多个晶体管的PUF特征值。
可选地，所述具有PUF的装置还包括：温度传感单元，适于检测所述器件所处的温度；其中，所述处理器适于根据所述温度传感单元的检测结果生成所述温度控制信号。
可选地，所述PUF特征值为所述晶体管的阈值电压或基于所述阈值电压生成。
可选地，所述多个晶体管的阈值电压具有正温度系数和/或负温度系数。
可选地，所述预设的至少一个温度范围内的每一个温度范围包括至少一个测温点；所述PUF特征值读取单元对于每一温度范围，在该温度范围内的各个所述测温点读取所述多个晶体管的PUF特征值。
可选地，所述多个晶体管形成存储器阵列，所述存储器阵列中的每一个存储单元包括至少一个所述晶体管，所述存储器阵列中的存储单元排列成多行多列，其中，每行中的存储单元耦接至各自的字线，每列中的存储单元耦接至各自的位线；所述PUF特征值读取单元包括：预充电电路，适于针对所述各个测温点，对每一个所述存储单元耦接的位线预充电至与参考电压相等；电压驱动电路，适于通过所述存储单元耦接的字线控制所述存储单元内至少一个晶体管的导通状态；电流驱动电路，适于向所述位线施加参考电流；灵敏放大器，其第一输入端耦接所述位线，其第二输入端接入所述参考电压，适于比较所述位线上的电压与所述参考电压；所述PUF特征值读取单元适于根据所述灵敏放大器的比较结果，确定所述存储单元内至少一个晶体管的导通状态，当所述至少一个晶体管处于临界导通状态时，将所施加的导通电压作为所述至少一个晶体管的阈值电压的测量值，还适于将所述至少一个晶体管的阈值电压的测量值与预设的标准阈值电压进行比较，以得到所述至少一个晶体管的PUF特征值。
可选地，所述标准阈值电压具有零温度系数。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例的PUF特征值的生成方法首先提供器件，所述器件包括多个晶体管，其次，控制所述器件处于预设的至少一个温度范围内，在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述多个晶体管的PUF特征值与温度相关联。由于读取到的所述多个晶体管的PUF特征值中的每一个PUF特征值都对应于特定的温度范围，那么，在对器件中多个晶体管的PUF特征值进行应用时，可将其对应的温度范围以及所述器件所处的温度进行比对，以此有效地提高器件在生成PUF特征值时的可靠性。
进一步而言，所述多个晶体管的阈值电压具有正温度系数和/或负温度系数，使得本发明方案适用范围广泛。
附图说明
图1是一种晶体管的阈值电压随温度的变化趋势的示意图。
图2是本发明实施例一种PUF特征值的生成方法的流程图。
图3是本发明实施例另一种PUF特征值的生成方法的流程图。
图4是本发明实施例一种多个晶体管的特征值的读取方法流程图。
图5是本发明实施例一种具有PUF的装置的示意性结构框图。
图6是本发明实施例另一种具有PUF的装置的示意性结构框图。
图7是本发明实施例一种PUF特征值读取单元103的结构示意图。
具体实施方式
如背景技术部分所述，现有技术方案未考虑温度因素对存储器的物理不可克隆功能(Physically Unclonable Fuction，简称PUF)特征值的影响，因此，器件在生成PUF特征值时的可靠性较差。
本申请发明人以器件包括多个晶体管，晶体管的PUF特征值为其阈值电压为例，对晶体管的阈值电压随着温度的变化趋势进行了分析。参照图1，图1示出的三条曲线分别对应了所述晶体管的阈值电压Vth具有正温度系数、负温度系数和零温度系数的情况。而且，在图中所示的交叉区内，晶体管的阈值电压Vth的温度变化趋势的界定并不十分明确。一般情况下，晶体管的阈值电压为负温度系数，也即随着温度的升高而降低，但也存在特殊的情况。举例而言，当所述器件为存储器，存储器中的每个存储单元内包括一个晶体管，当存储器中的存储单元处于被编程后者被擦除的状态时，相对应的晶体管的阈值电压可能变化为正温度系数。也就是说，在一个器件内，由于工作条件的不同，所述多个晶体管的阈值电压可以具有正温度系数和/或负温度系数。
进一步而言，在对所述多个晶体管的PUF特征值进行读取后，可以将所述多个晶体管的PUF特征值分别与标准阈值电压进行比对，以得到数字化的PUF特征值，形成字符串，此字符串具有唯一性，不确定性和不可克隆性。一般情况下，将图1中所示的零温度系数的阈值电压作为标准阈值电压。
然而，由于器件所处的温度是可变的，每个晶体管的阈值电压都具有一定的温度特性。例如，在常温(如图1中的25℃)下比较得到的结果为001，到了高温(如图1中的125℃)下可能就变为了010。因此，若不考虑温度因素对器件的PUF特征值的影响，器件在生成PUF特征值时的可靠性是难以保证的。
针对以上所述的技术问题，本发明实施例提出一种PUF特征值的生成方法，通过控制器件处于预设的至少一个温度范围内，在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述多个晶体管的PUF特征值与温度相关联，可以有效地提高器件在生成PUF特征值时的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2是本发明实施例一种PUF特征值的生成方法的流程图。
图2所示的PUF特征值的生成方法可以包括以下步骤：
步骤S101，提供器件，所述器件包括多个晶体管；
步骤S102，控制所述器件处于预设的至少一个温度范围内；
步骤S103，在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述PUF特征值与温度相关联。
在具体所述中，所述PUF特征值可以为所述晶体管的阈值电压或基于所述阈值电压生成，先不限于此，所述PUF特征值还可以为所述晶体管与温度关联的特征值，本发明实施例仅以所述PUF特征值可以为所述晶体管的阈值电压进行说明。
其中，所述多个晶体管的阈值电压具有正温度系数和/或负温度系数，使得本发明方案的适用范围广泛。
在具体所述中，所述器件可以承载于芯片，但不限于此。由于因生产工艺以及其他因素的影响，所述器件中的多个晶体管的阈值电压具有唯一性，不确定性和不可克隆性，因此，所述器件可以是包括有多个晶体管的任何电路，本发明实施例不进行特殊限制。
优选地，所述器件可以为存储器，例如，闪存(Flash)，电熔丝(eFuse)，电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，简称EEPROM)等等。存储器中的每一个存储单元包括一个晶体管。如前文所述，当获取到器件中的多个晶体管的数字化的PUF特征值时，这些PUF特征值可以形成字符串。字符串由0或1组成。器件中的晶体管数量越多，最终形成反映PUF特征值的字符串的位数越多。假设所述字符串的位数为N，N为正整数。从信息安全领域，如果其他人员或组织想对上述器件中的安全信息进行破译，那么采用穷举法，最多需要的穷举次数为2的N次幂。如果所述器件包含的晶体管数量较少，按照目前的处理器的运算速度，对器件的破译是极快的。对比之下，由于存储器本身向着高容量的趋势发展，其内部包含的晶体管数量极多，大大增加了器件的破译难度，对信息安全极为有利。
在具体实施中，读取器件中的多个晶体管的PUF特征值除了可以作为所述器件的唯一标识外，所述多个晶体管组成的功能电路在工作时也需要参考其PUF特征值。例如，当所述器件为存储器时，其内部的多个晶体管的PUF特征值，也即阈值电压，在存储器操作中是必须被确定的。例如，一个晶体管的阈值电压为0.5V，另一个晶体管的阈值电压为0.7V，那么，在对两个晶体管的栅极和源极之间施加导通电压时，可参照其阈值电压是0.5V还是0.7V，在其阈值电压的基础上适当地增加一定的裕量(Margin)，例如0.1V，所述裕量用于确保上述晶体管可以导通。
在所述步骤S102中，可以通过任意温度调节的方式，控制所述器件处于预设的至少一个温度范围内，所述至少一个温度范围可以根据所述器件实际所处的温度进行配置。例如，按照产品标准，器件可以至少分为商业级(可工作于0℃～70℃)、工业级(可工作于-40℃～85℃)、汽车级(可工作于-40℃～120℃)和军工级(可工作于-55℃～150℃)。以所述器件为军工级为例，需要控制所述器件处于-55℃～150℃之内的至少一个温度范围内。在所述步骤S103中，在所述预设的至少一个温度范围内，分别对所述多个晶体管的PUF特征值进行读取，所述PUF特征值与温度相关联，也就是说，每读取得到一组晶体管的PUF特征值时，也同时得到了读取时对应的特定的温度范围。在具体实施中，对所述至少一个温度范围的设置方式不限，可以按照预设的温度梯度，对所述器件所处的温度进行控制，并在该温度范围内，对对所述多个晶体管的PUF特征值进行读取。
优选地，上述至少一个温度范围避开图1所示的交叉区。
在本发明实施例中，由于读取到的所述多个晶体管的PUF特征值中的每一个PUF特征值都对应于特定的温度范围，那么，在对器件中多个晶体管的PUF特征值进行应用时，可将其对应的温度范围以及所述器件所处的温度进行比对，以此有效地提高器件在生成PUF特征值时的可靠性。例如，当所述器件为存储器时，读取到的其内部的多个晶体管的PUF特征值，也即阈值电压，是对应于温度的。例如，一个晶体管的阈值电压在25℃时为0.7V，在125℃时为0.5V，那么，在对该晶体管进行操作，对其栅极和源极之间施加导通电压时，可根据所述器件所处的温度，以“查表”的方式获取当前温度下其阈值电压的大小，以此大大地提高所述器件在生成PUF特征值的可靠性。
图3是本发明实施例另一种PUF特征值的生成方法的流程图。
图3所示的PUF特征值的生成方法可以包括以下步骤：
步骤S201，提供器件，所述器件包括多个晶体管；
步骤S202，控制所述器件处于预设的至少一个温度范围内；
步骤S203，所述预设的至少一个温度范围内的每一个温度范围包括至少一个测温点；对于每一温度范围，在该温度范围内的各个所述测温点读取所述多个晶体管的PUF特征值。
其中，所述步骤S201和S202的相关信息可以参照前文对步骤S101和S102的相关描述，此处不再赘述。进一步地，图2所示的S103可以包括图3所示的步骤S203。
在所述步骤203中，可以在所述预设的至少一个温度范围内的每一个温度范围选取至少一个测温点。例如，上述至少一个温度范围内至少可以包括[-55，0]℃、[0，50]℃和[80，130]℃，可以在[-55，0]℃中选取-55℃、-25℃、-10℃和0℃几个测温点，在[0，50]℃内选取10℃、25℃和50℃几个测温点，以及在[80，130]℃中选取80℃、100℃、125℃几个测温点。当控制所述器件处于上述各个测温点时，在该测温点对应的温度范围内，读取各个所述测温点下的所述多个晶体管的PUF特征值。
需要说明的是，所述温度点是允许一定的温度变动范围的，例如当控制所述器件处于测温点25℃时，可以允许所述器件实际所处的温度为从23℃至27℃均可。
在本发明实施例中，所述多个晶体管可以形成存储器阵列(图未示)，所述存储器阵列中的每一个存储单元包括至少一个所述晶体管，所述存储器阵列中的存储单元排列成多行多列，其中，每行中的存储单元耦接至各自的字线，每列中的存储单元耦接至各自的位线。
需要说明的是，本发明实施例不限制对所述多个晶体管的PUF特征值进行读取的具体实施方式。例如，当所述器件为存储器时，可以采用现有技术中常规的存储器读取方案对所述多个晶体管的PUF特征值进行读取，但不限于此，还可以采用图4所示的读取步骤。
如图4所示，所述读取与各个所述测温点相对应的所述多个晶体管的PUF特征值包括以下步骤：
步骤301，针对所述各个测温点，对每一个所述存储单元耦接的位线预充电至与参考电压相等。这一过程一般被称为预充电过程，该过程同时完成位线和参考点之间的均等化(Equalization)，其中，所述参考点的电平幅度与所述参考电压相等。
步骤302，通过所述存储单元耦接的字线控制所述存储单元内至少一个晶体管的导通状态。例如，当所述至少一个晶体管导通时，所述至少一个晶体管中流有的电流大小为Icell，假设Icell＝10μA；当所述至少一个晶体管关断时，所述至少一个晶体管中无电流，Icell＝0μA。
步骤303，向所述位线施加参考电流。假设此电流为Iref，一般将Iref设置为小于步骤302中所述晶体管导通时流有的电流Icell，例如Iref＝5μA。
步骤304，通过比较所述位线上的电压与所述参考电压，确定所述至少一个晶体管的导通状态，当所述至少一个晶体管处于临界导通状态时，将所施加的导通电压作为所述至少一个晶体管的阈值电压的测量值。当所述至少一个晶体管导通时，由于Icell＞Iref，所述位线上的电压下降而小于所述参考电压；当所述至少一个晶体管关断时，所述至少一个晶体管中无电流，Icell＜Iref，所述位线上的电压上升而大于所述参考电压。
所述临界导通状态表示当所述至少一个晶体管处于临界导通状态时，也即此时对所述至少一个晶体管所施加的导通电压刚刚可以使得所述至少一个晶体管导通。
步骤305，将所述至少一个晶体管的阈值电压的测量值与预设的标准阈值电压进行比较，以得到所述至少一个晶体管的PUF特征值。
在本发明实施例中，所述标准阈值电压可以具有零温度系数，所述标准阈值电压可以由带隙基准电路产生，但不限于此，任何电压基准均可作为所述标准阈值电压。
本发明实施例还公开了一种具有PUF的装置。图5是本发明实施例一种具有PUF的装置的示意性结构框图。如图5所示，具有PUF的装置100可以包括器件101、温度调节单元102以及PUF特征值读取单元103。其中：
所述器件101可以包括多个晶体管。
所述温度调节单元102与所述器件101热耦合，适于控制所述器件101处于预设的至少一个温度范围内。在具体所述中，所述温度调节单元102可以通过吸收热量或者释放热量的方式改变所述器件101所处的温度。
所述PUF特征值读取单元103适于在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述PUF特征值与温度相关联。
图6是本发明实施例另一种具有PUF的装置的示意性结构框图。如图6所示，具有PUF的装置200可以包括器件101、温度调节单元102、PUF特征值读取单元103以及处理器104。其中，所述器件101、温度调节单元102和PUF特征值读取单元103的相关信息请参照对图5中具有PUF的装置100的相关描述，此处不再赘述。
所述处理器104分别耦接所述温度调节单元102和所述PUF特征值读取单元103，所述处理器104适于生成温度控制信号(图未示)并传输至所述温度调节单元102，所述温度调节单元102根据所述温度控制信号对所述器件101所处的温度进行调节，所述处理器104还适于从所述PUF特征值读取单元103接收所述多个晶体管的PUF特征值。可选地，所述处理器104对所述多个晶体管的PUF特征值进行存储。
其中，所述处理器104可以是具有控制功能的芯片，例如，微控制器(MicroController Unit，简称MCU)或者可编程逻辑器件(Programmable Logic Device，简称PLD)，还可以是知识产权(Intellectual Property，简称IP)核，或者还可以是集成有处理器单元的设备，例如，控制器或电脑等，本发明实施例不进行特殊限制。
进一步而言，所述具有PUF的装置200还可以包括温度传感单元105，所述温度传感单元105适于检测所述器件101所处的温度。其中，所述处理器104适于根据所述温度传感单元105的检测结果生成所述温度控制信号。在具体实施中，所述温度传感单元105可以是温度传感器，也可以是集成有温度传感功能并可以直接将温度信息转换电信号并将所述电信号数字化的温度传感模块或设备。所述处理器104可以根据所述温度传感单元105的检测结果，采用适当的温度调节算法生成所述温度控制信号，以利于所述温度调节单元102更为精确地调节所述器件101所处的温度，使得所述器件101所处的温度精确地达到目标温度。其中，所述温度调节算法可以是比例积分微分(Proportion Integral Differential，简称PID)算法。
在具体实施中，所述PUF特征值可以为所述晶体管的阈值电压或基于所述阈值电压生成。
在具体实施中，所述多个晶体管的阈值电压可以具有正温度系数和/或负温度系数。
在具体实施中，所述预设的至少一个温度范围内的每一个温度范围可以包括至少一个测温点；所述PUF特征值读取单元103适于对于每一温度范围，在该温度范围内的各个所述测温点读取所述多个晶体管的PUF特征值。
在具体实施中，所述多个晶体管可以形成存储器阵列(图未示)，所述存储器阵列中的每一个存储单元可以包括一个所述晶体管，所述存储器阵列中的存储单元排列成多行多列，其中，每行中的存储单元耦接至各自的字线，每列中的存储单元耦接至各自的位线。
图7是本发明实施例一种PUF特征值读取单元103的结构示意图。
如图7所示，在具体实施中，所述PUF特征值读取单元103可以包括：预充电电路、电压驱动电路、电流驱动电路、灵敏放大器(Sense Amplifier，简称SA)106。以下将以所述存储器阵列中其中一个存储单元为例进行说明，该存储单元耦接位线BL1。
所述预充电电路(图未示)适于针对所述各个测温点，对每一个所述存储单元耦接的位线BL1预充电至与参考电压VREF相等，此过程一般被称为预充电过程，该过程同时完成位线和参考点之间的均等化(Equalization)，其中，所述参考点为所述灵敏放大器其中一个输入端。
所述电压驱动电路(图未示)适于通过所述存储单元耦接的字线控制所述存储单元内至少一个晶体管的导通状态。假设所述至少一个晶体管中流有的电流大小为Icell，图中用电流源Icell代表流有大小为Icell的所述至少一个晶体管。例如，当所述至少一个晶体管导通时，所述至少一个晶体管中流有电流，假设Icell＝10μA；当所述至少一个晶体管关断时，所述晶体管中无电流，Icell＝0μA。
所述电流驱动电路(图未示)适于向所述位线施加参考电流Iref，图中以电流源Iref进行示意，假设Iref＝5μA。
所述灵敏放大器106的第一输入端，也即图中的正输入端，耦接所述位线BL1，所述灵敏放大器106的第二输入端，也即图中的负输入端，接入所述参考电压VREF，所述灵敏放大器106适于比较所述位线BL1上的电压与所述参考电压VREF。
所述PUF特征值读取单元103适于根据所述灵敏放大器106的比较结果OUT，也即比较所述位线BL1上的电压与所述参考电压VREF的大小，确定所述至少一个晶体管的导通状态。当所述至少一个晶体管导通时，所述至少一个晶体管中流有电流，Icell＝10μA时，由于两个电流源的输出电流不等，且Icell＞Iref，此时，所述灵敏放大器106输入端的寄生电容(图未示)放电，使得所述位线BL1上的电压下降而小于所述参考电压VREF；当所述至少一个晶体管关断时，所述至少一个晶体管中无电流，Icell＝0μA时，由于两个电流源的输出电流不等，且Icell＜Iref，此时，所述灵敏放大器106输入端的寄生电容被充电，使得所述位线BL1上的电压上升而大于所述参考电压VREF。
当所述至少一个晶体管处于临界导通状态时，也即此时对所述至少一个晶体管所施加的导通电压刚刚可以使得所述至少一个晶体管导通，所述PUF特征值读取单元103可以将所施加的导通电压作为所述至少一个晶体管的阈值电压的测量值，所述PUF特征值读取单元103还适于将所述至少一个晶体管的阈值电压的测量值与预设的标准阈值电压进行比较，以得到所述至少一个晶体管的PUF特征值。
需要说明的是，本发明实施例对所述存储器阵列中每一个存储单元中晶体管的数量和具体的结构不进行特殊限制，例如，每一个所述存储单元中晶体管的数量可以为1也可以为2。
在本发明实施例中，所述标准阈值电压可以具有零温度系数。
关于所述具有PUF的装置100和所述具有PUF的装置200的更多信息请参照前文对所述PUF特征值的生成方法的相关描述，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种PUF特征值的生成方法，其特征在于，包括：
提供器件，所述器件包括多个晶体管；
控制所述器件处于预设的至少一个温度范围内；
在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述PUF特征值与温度相关联。
2.根据权利要求1所述的PUF特征值的生成方法，其特征在于，所述PUF特征值为所述晶体管的阈值电压或基于所述阈值电压生成。
3.根据权利要求2所述的PUF特征值的生成方法，其特征在于，所述多个晶体管的阈值电压具有正温度系数和/或负温度系数。
4.根据权利要求1或2或3所述的PUF特征值的生成方法，其特征在于，所述预设的至少一个温度范围内的每一个温度范围包括至少一个测温点；
在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值包括：对于每一温度范围，在该温度范围内的各个所述测温点读取所述多个晶体管的PUF特征值。
5.根据权利要求4所述的PUF特征值的生成方法，其特征在于，所述多个晶体管形成存储器阵列，所述存储器阵列中的每一个存储单元包括至少一个所述晶体管，所述存储器阵列中的存储单元排列成多行多列，其中，每行中的存储单元耦接至各自的字线，每列中的存储单元耦接至各自的位线；所述读取与各个所述测温点相对应的所述多个晶体管的PUF特征值包括：
针对所述各个测温点，对每一个所述存储单元耦接的位线预充电至与参考电压相等；
通过所述存储单元耦接的字线控制所述存储单元内至少一个晶体管的导通状态；
向所述位线施加参考电流；
通过比较所述位线上的电压与所述参考电压，确定所述至少一个晶体管的导通状态，当所述至少一个晶体管处于临界导通状态时，将所施加的导通电压作为所述至少一个晶体管的阈值电压的测量值；
将所述至少一个晶体管的阈值电压的测量值与预设的标准阈值电压进行比较，以得到所述至少一个晶体管的PUF特征值。
6.根据权利要求5所述的PUF特征值的生成方法，其特征在于，所述标准阈值电压具有零温度系数。
7.一种具有PUF的装置，其特征在于，包括：
器件，所述器件包括多个晶体管；
温度调节单元，与所述器件热耦合，适于控制所述器件处于预设的至少一个温度范围内；
PUF特征值读取单元，适于在所述预设的至少一个温度范围内，读取所述多个晶体管的PUF特征值，所述PUF特征值与温度相关联。
8.根据权利要求7所述的具有PUF的装置，其特征在于，还包括：
处理器，分别耦接所述温度调节单元和所述PUF特征值读取单元，所述处理器适于生成温度控制信号并传输至所述温度调节单元，所述温度调节单元根据所述温度控制信号对所述器件所处的温度进行调节，所述处理器还适于从所述PUF特征值读取单元接收所述多个晶体管的PUF特征值。
9.根据权利要求8所述的具有PUF的装置，其特征在于，还包括：温度传感单元，适于检测所述器件所处的温度；
其中，所述处理器适于根据所述温度传感单元的检测结果生成所述温度控制信号。
10.根据权利要求7或8或9所述的具有PUF的装置，其特征在于，所述PUF特征值为所述晶体管的阈值电压或基于所述阈值电压生成。
11.根据权利要求10所述的具有PUF的装置，其特征在于，所述多个晶体管的阈值电压具有正温度系数和/或负温度系数。
12.根据权利要求7所述的具有PUF的装置，其特征在于，所述预设的至少一个温度范围内的每一个温度范围包括至少一个测温点；
所述PUF特征值读取单元对于每一温度范围，在该温度范围内的各个所述测温点读取所述多个晶体管的PUF特征值。
13.根据权利要求12所述的具有PUF的装置，其特征在于，所述多个晶体管形成存储器阵列，所述存储器阵列中的每一个存储单元包括至少一个所述晶体管，所述存储器阵列中的存储单元排列成多行多列，其中，每行中的存储单元耦接至各自的字线，每列中的存储单元耦接至各自的位线；所述PUF特征值读取单元包括：
预充电电路，适于针对所述各个测温点，对每一个所述存储单元耦接的位线预充电至与参考电压相等；
电压驱动电路，适于通过所述存储单元耦接的字线控制所述存储单元内至少一个晶体管的导通状态；
电流驱动电路，适于向所述位线施加参考电流；
灵敏放大器，其第一输入端耦接所述位线，其第二输入端接入所述参考电压，适于比较所述位线上的电压与所述参考电压；
所述PUF特征值读取单元适于根据所述灵敏放大器的比较结果，确定所述存储单元内至少一个晶体管的导通状态，当所述至少一个晶体管处于临界导通状态时，将所施加的导通电压作为所述至少一个晶体管的阈值电压的测量值，还适于将所述至少一个晶体管的阈值电压的测量值与预设的标准阈值电压进行比较，以得到所述至少一个晶体管的PUF特征值。
14.根据权利要求13所述的具有PUF的装置，其特征在于，所述标准阈值电压具有零温度系数。
CN201710269047.1A 2017-04-21 2017-04-21 一种puf特征值的生成方法和具有puf的装置 Active CN108734030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710269047.1A CN108734030B (zh) 2017-04-21 2017-04-21 一种puf特征值的生成方法和具有puf的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710269047.1A CN108734030B (zh) 2017-04-21 2017-04-21 一种puf特征值的生成方法和具有puf的装置

Publications (2)

Publication Number Publication Date
CN108734030A true CN108734030A (zh) 2018-11-02
CN108734030B CN108734030B (zh) 2020-07-10

Family

ID=63934130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710269047.1A Active CN108734030B (zh) 2017-04-21 2017-04-21 一种puf特征值的生成方法和具有puf的装置

Country Status (1)

Country Link
CN (1) CN108734030B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111669167A (zh) * 2019-03-08 2020-09-15 亚德诺半导体国际无限责任公司 基于晶体管的puf设备
CN111723408A (zh) * 2019-03-21 2020-09-29 中芯国际集成电路制造(上海)有限公司 用于生成puf特征码的装置
CN112507398A (zh) * 2019-09-16 2021-03-16 华邦电子股份有限公司 物理不可复制函数代码生成装置及其方法
US11734459B2 (en) 2020-08-05 2023-08-22 Analog Devices International Unlimited Company Monitoring a physical unclonable function
US11750192B2 (en) 2021-02-24 2023-09-05 Nvidia Corp. Stability of bit generating cells through aging
US11843708B2 (en) 2019-12-16 2023-12-12 Analog Devices International Unlimited Company Capacitor based physical unclonable function

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784835B2 (en) 2021-02-24 2023-10-10 Nvidia Corp. Detection and mitigation of unstable cells in unclonable cell array

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880840A (zh) * 2012-09-25 2013-01-16 宁波大学 一种用于防御攻击的电流型物理不可克隆函数电路
CN103051458A (zh) * 2012-12-27 2013-04-17 南通大学 一种从bpsk信号中获取稳健射频指纹的方法
CN104283549A (zh) * 2014-09-15 2015-01-14 宁波大学 一种基于mosfet零温度系数点的puf电路
CN104320246A (zh) * 2014-09-22 2015-01-28 宁波大学 一种可配置型的多位密钥输出TVD-PUFs电路
US20150236693A1 (en) * 2013-05-03 2015-08-20 International Business Machines Corporation Physical unclonable function generation and management
CN105676942A (zh) * 2016-03-08 2016-06-15 宁波大学 一种偏差信号产生电路及多端口可配置puf电路
US20160337123A1 (en) * 2015-05-11 2016-11-17 The Trustees Of Columbia University In The City Of New York Voltage and temperature compensated device for physically unclonable function
CN106463163A (zh) * 2014-05-08 2017-02-22 苏尔格有限公司 存储器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880840A (zh) * 2012-09-25 2013-01-16 宁波大学 一种用于防御攻击的电流型物理不可克隆函数电路
CN103051458A (zh) * 2012-12-27 2013-04-17 南通大学 一种从bpsk信号中获取稳健射频指纹的方法
US20150236693A1 (en) * 2013-05-03 2015-08-20 International Business Machines Corporation Physical unclonable function generation and management
CN106463163A (zh) * 2014-05-08 2017-02-22 苏尔格有限公司 存储器件
CN104283549A (zh) * 2014-09-15 2015-01-14 宁波大学 一种基于mosfet零温度系数点的puf电路
CN104320246A (zh) * 2014-09-22 2015-01-28 宁波大学 一种可配置型的多位密钥输出TVD-PUFs电路
US20160337123A1 (en) * 2015-05-11 2016-11-17 The Trustees Of Columbia University In The City Of New York Voltage and temperature compensated device for physically unclonable function
CN105676942A (zh) * 2016-03-08 2016-06-15 宁波大学 一种偏差信号产生电路及多端口可配置puf电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111669167A (zh) * 2019-03-08 2020-09-15 亚德诺半导体国际无限责任公司 基于晶体管的puf设备
CN111669167B (zh) * 2019-03-08 2023-10-27 亚德诺半导体国际无限责任公司 基于晶体管的puf设备
CN111723408A (zh) * 2019-03-21 2020-09-29 中芯国际集成电路制造(上海)有限公司 用于生成puf特征码的装置
CN112507398A (zh) * 2019-09-16 2021-03-16 华邦电子股份有限公司 物理不可复制函数代码生成装置及其方法
CN112507398B (zh) * 2019-09-16 2023-10-13 华邦电子股份有限公司 物理不可复制函数代码生成装置及其方法
US11843708B2 (en) 2019-12-16 2023-12-12 Analog Devices International Unlimited Company Capacitor based physical unclonable function
US11734459B2 (en) 2020-08-05 2023-08-22 Analog Devices International Unlimited Company Monitoring a physical unclonable function
US11750192B2 (en) 2021-02-24 2023-09-05 Nvidia Corp. Stability of bit generating cells through aging

Also Published As

Publication number Publication date
CN108734030B (zh) 2020-07-10

Similar Documents

Publication Publication Date Title
CN108734030A (zh) 一种puf特征值的生成方法和具有puf的装置
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US9106222B2 (en) On-die system and method for controlling termination impedance of memory device data bus terminals
CN108694335A (zh) 基于sram的物理不可克隆函数及产生puf响应的方法
JP6793044B2 (ja) 不揮発性メモリ装置
CN107229881A (zh) 以sram为基础的认证电路
US20190369685A1 (en) Apparatus and Methods for Temperature-Based Memory Management
CN106981301B (zh) 半导体装置与其补偿方法
TWM339757U (en) Dram refresh timing adjustment device and system
CN109686393A (zh) 闪存设备及其编程方法
CN108877864A (zh) 半导体存储装置及其操作方法
CN113228173A (zh) 基于温度的存储器管理
CN109920469A (zh) 半导体系统
US11899522B2 (en) Independent thermal throttling temperature control for memory sub-systems
US11195582B2 (en) Non-volatile memory device and method of writing to non-volatile memory device
TW201831903A (zh) 記憶體元件
JP6937288B2 (ja) 不揮発性メモリ装置およびチャレンジ・レスポンス方法
TW201702859A (zh) 記憶體控制器
CN102779555A (zh) 用于校准模拟集成电路的方法和装置
CN205911022U (zh) 一种用于校准模拟集成电路的装置
US11404119B1 (en) Non-volatile memory device and challenge response method
US20220268638A1 (en) Temperature sensor for non-volatile memory
TWI708248B (zh) 記憶體裝置和調整用於記憶體裝置的參數的方法
US20230131347A1 (en) Managing thermal throttling in a memory sub-system
CN106067324A (zh) 一种用于校准模拟集成电路的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant