CN111723408A - 用于生成puf特征码的装置 - Google Patents
用于生成puf特征码的装置 Download PDFInfo
- Publication number
- CN111723408A CN111723408A CN201910219229.7A CN201910219229A CN111723408A CN 111723408 A CN111723408 A CN 111723408A CN 201910219229 A CN201910219229 A CN 201910219229A CN 111723408 A CN111723408 A CN 111723408A
- Authority
- CN
- China
- Prior art keywords
- puf
- signature
- array
- output voltage
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种用于生成PUF特征码的装置,该装置包括PUF阵列、控制单元、地址译码器和灵敏放大器,其中:PUF阵列包括多行多列PUF单元,每个PUF单元包括电阻器件,每行PUF单元连接一条字线,每列PUF单元连接一条位线并共享一个为电阻器件提供电流而产生输出电压的电流源,每个电阻器件的电阻值随工艺因素的变化而变化;控制单元接收输入地址信号,地址译码器基于输入地址信号选中PUF阵列中的各PUF单元,灵敏放大器获取被选中PUF单元的输出电压值,并基于PUF阵列中各PUF单元的输出电压值生成PUF特征码。本发明的用于生成PUF特征码的装置可以选自设备中固有的工作电路,在生成PUF特征码时具有较高的隐蔽性,且生成的PUF特征码能在满足高产性的同时具有较小尺寸。
Description
技术领域
本发明涉及信息安全技术领域,具体而言涉及一种用于生成物理不可克隆功能(PUF)特征码的装置。
背景技术
用于识别一个器件最好的私密钥匙,就是利用PUF特征码计算得出的密钥。PUF基于器件生产制造期间随意产生的物理特性,由于加工过程中微小的不可控的随机变化,使得这些特点成为每个器件独一无二的特点。虽然这些变化无法预先确定或控制,但是如果它们可以在足够低的噪声中测量或足够稳定,则这些测量可用于建构该器件特有的私有密钥。
PUF是无生命器件的生物测定特征,与人类的指纹或视网膜类似。与由相同DNA“制造”却具有独特指纹的双胞胎一样,采用相同蓝本的工艺制造的无生命物体固有的PUF也是独一无二的。由于无法避免的小的变化,在一定程度上,完美的克隆实际上是不可能的,而PUF正是利用了这一事实来提供优势。
对于一个器件而言,在生成PUF特征码时,要求PUF特征码具有唯一性、固定性和高产性。此外,还要求PUF特征码具有较高的隐蔽性。在现有的技术中,一般会在器件中特殊设置一个PUF生成电路,用于器件的PUF特征码的生成。例如,静态随机存取存储器(SRAM)中的PUF生成电路是一块构造单一且重复性高的电路,可识别性高,在器件用于信息安全领域中时十分不利。
发明内容
本发明提供了一种用于生成PUF特征码的装置,所述装置包括PUF阵列、控制单元、地址译码器和灵敏放大器,其中:所述PUF阵列包括多行多列PUF单元,每个PUF单元包括电阻器件,每行PUF单元连接一条字线,每列PUF单元连接一条位线并共享一个为所述电阻器件提供电流而产生输出电压的电流源,每个所述电阻器件的电阻值随工艺因素的变化而变化;所述控制单元接收输入地址信号,所述地址译码器基于所述输入地址信号选中所述PUF阵列中的各PUF单元,所述灵敏放大器获取被选中PUF单元的输出电压值,并基于所述PUF阵列中各PUF单元的输出电压值生成PUF特征码。
在本发明的一个实施例中,所述灵敏放大器的正输入端接收各PUF单元的输出电压,所述灵敏放大器的负输入端接收数模转换器的输出信号,所述数模转换器的输入信号基于所述PUF阵列中各PUF单元的输出电压的分布而生成。
在本发明的一个实施例中,所述分布被分为若干区间,每个区间被编码为不同的码值,所述数模转换器的输入信号包括所述若干区间中的一些或全部区间的码值。
在本发明的一个实施例中,所述数模转换器的输入信号为所述分布的中心点所位于区间的码值以及与所述中心点所位于区间相邻的两侧区间的码值。
在本发明的一个实施例中,所述数模转换器的输出信号包括多个电压值作为阈值电压,所述灵敏放大器基于所述多个电压值将每个PUF单元的输出电压值转换为多位特征码。
在本发明的一个实施例中,所述数模转换器包括在所述灵敏放大器之中。
在本发明的一个实施例中,每个所述PUF单元还包括与该PUF单元中的电阻器件连接的开关,所述开关的控制端连接与该PUF单元连接的字线和位线。
在本发明的一个实施例中,每个所述PUF单元中的所述开关为晶体管,所述晶体管的漏极连接该PUF单元中的电阻器件,所述晶体管的栅极连接与该PUF单元连接的字线,所述晶体管的源极连接与该PUF单元连接的位线。
在本发明的一个实施例中,所述开关为NMOS晶体管,所述电阻器件为多晶硅电阻器件。
在本发明的一个实施例中,所述装置为待生成PUF特征码的设备生成所述PUF特征码,所述装置包括在所述待生成PUF特征码的设备中。
本发明所提供的用于生成PUF特征码的装置基于电阻值随工艺因素变化而变化的电阻器件构成的PUF阵列构建PUF特征码,由于阵列结构可以选自设备中固有的工作电路,因而在生成PUF特征码时具有较高的隐蔽性。此外,本发明所提供的用于生成PUF特征码的装置不存在重复的PUF阵列单元,从而使得生成的PUF特征码能在满足高产性的同时具有较小的有效尺寸。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出根据本发明一个实施例的用于生成PUF特征码的装置的示例性结构框图;
图2示出根据本发明另一个实施例的用于生成PUF特征码的装置的示例性结构框图;以及
图3示出根据本发明实施例的PUF阵列中各PUF单元的输出电压的分布的示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
图1示出根据本发明实施例的用于生成PUF特征码的装置100的示例性结构框图。如图1所示,用于生成PUF特征码的装置100包括PUF阵列110、控制单元120、地址译码器(包括行译码器130和列译码器140)和灵敏放大器150,其中,PUF阵列110包括多行多列PUF单元,每个PUF单元包括电阻器件,每行PUF单元连接一条字线,每列PUF单元连接一条位线并共享一个为所述电阻器件提供电流而产生输出电压的电流源,每个所述电阻器件的电阻值随工艺因素的变化而变化。控制单元120接收输入地址信号,地址译码器基于所述输入地址信号选中所述PUF阵列中的各PUF单元,灵敏放大器150获取被选中PUF单元的输出电压值,并基于所述PUF阵列中各PUF单元的输出电压值生成PUF特征码。
在本发明的实施例中,基于电阻值随工艺因素的变化而变化的电阻器件构成的PUF阵列构建PUF特征码,由于工艺因素的随机性,所以PUF阵列中的电阻器件的电阻值具有随机性。基于此,采用电流源为这些电阻器件提供相同的电流,使得这些电阻器件两端的电压值具有随机性,也即包括这些电阻器件的每个PUF单元的输出电压值具有随机性。其中,电阻器件两端的电压值可以理解为:电阻器件的一端接地时另一端处的电压值。进一步而言,在上述电流源提供的电流下,这些电阻器件两端的电压值具有唯一性,每次上电时所读取的值皆相同,也即包括这些电阻器件的每个PUF单元的输出电压值具有固定性,保证了所生成PUF特征码的固定性。
在本发明的实施例中,PUF阵列110所包括的电阻器件可以来自于待生成PUF特征码的设备中的固有的工作电路,无需专门设置。此外,控制单元120、地址译码器以及灵敏放大器150也可以来自于待生成PUF特征码的设备中的固有的工作电路。进一步地,在本发明的实施例中,用于生成PUF特征码的装置100的结构与静态随机存取存储器(SRAM)的结构非常相似,而SRAM在电子设备中非常常见,故用于生成PUF特征码的装置100也可以来自于待生成PUF特征码的设备中的固有的工作电路,无需专门设置,因而在生成PUF特征码时具有较高的隐蔽性。
在本发明的实施例中,PUF阵列110可以包括多行多列PUF单元,每个PUF单元可以包括一个电阻器件,进一步地,每个PUF单元还可以包括与该PUF单元中的电阻器件连接的开关,所述开关的控制端可以连接与该PUF单元连接的字线和位线,正如图2所示的。
图2是根据本发明实施例的用于生成PUF特征码的装置的针对PUF阵列的更细化的示例性结构框图(为了简洁,图1中的一些部件行译码器130和控制单元120未在图2中示出)。如图2所示,PUF阵列包括多行多列PUF单元,每行PUF单元连接一条字线(在图2中,示出第一行PUF单元连接字线W0,第二行PUF单元连接字线W1,以此类推……),每列PUF单元连接一条位线并共享一个为该列PUF单元的电阻器件提供电流而产生输出电压的电流源。此处,在其他示例中,电流源也可以由全部的PUF单元共享。
继续参考图2,每个PUF单元包括一个电阻器件和一个开关,开关例如为晶体管(如NMOS晶体管)。在该实施例中,每个PUF单元的电阻器件的一端可以接参考电源端(例如接地GND),另一端可以接晶体管开关的漏极,晶体管开关的栅极可以连接与该PUF单元连接的字线,晶体管开关的源极可以连接与该PUF单元连接的位线,从而实现对晶体管开关的控制。当需要生成PUF特征码时,可以通过地址译码器基于输入的地址信号确定需要选中的PUF单元,并基于对相应的字线和位线的控制而选中PUF单元,控制该PUF单元的开关导通,以使得该PUF单元的输出电压值被灵敏放大器150获取,采用同样的方法可以依次选中每个PUF单元,由灵敏放大器150获取每个PUF单元的输出电压值。当无需生成PUF特征码时,可以控制每个PUF单元的开关关断,有利于维护电路的稳定性。
在本发明的一个实施例中,前述的电阻器件可以是多晶硅电阻器件。在另一个实施例中,前述的电阻器件也可以是本身具有开关功能的器件(例如N阱电阻器件或NMOS晶体管)。在其他实施例中,前述的电阻器件也可以为任何常用于芯片的电阻器件或其他合适的电阻器件。
现在继续参考图2,PUF阵列110中的每个PUF单元的输出电压值可以依次输入到灵敏放大器150,具体地,可以输入到灵敏放大器150的正输入端,即灵敏放大器150的正输入端可以接收各PUF单元的输出电压。灵敏放大器150的负输入端可以接收预设的阈值电压,基于此,灵敏放大器150可以基于预设的阈值电压将每个PUF单元的模拟的输出电压值转换为数字的电压码值,以得到PUF特征码。示例性地,预设的阈值电压可以为一个或多个。当预设的阈值电压的数目是一个时,例如预设的阈值电压为V0,可以将大于该预设的阈值电压V0的电压值转换为电压码值1,将小于该预设的阈值电压V0的电压值转换为电压码值0,等于该预设的阈值电压V0的电压值可以转换为电压码值1或电压码值0,这可以预先设定,总之对于每个PUF单元的输出电压值可以输出1位特征码。假定PUF阵列110中包括M个PUF单元,则生成的PUF特征码的有效尺寸为M*1=M,且可以生成的PUF特征码可以包括2的M次方种。当预设的阈值电压的数目为多个时,例如包括4个预设的阈值电压分别为V1、V2、V3和V4,其中V1<V2<V3<V4,则每个PUF单元的输出电压值要与这4个阈值进行比较,即对于每个PUF单元的输出电压值可以输出4位特征码。假定PUF阵列110中包括M个PUF单元,则生成的PUF特征码的有效尺寸为M*4=4M,且可以生成的PUF特征码可以包括4的M次方种。由此可见,由于PUF阵列110的非重复性,使最终生成的PUF特征码的有效尺寸可以较小,但在阈值电压数目较多时,却可以实现高产性。
在本发明的进一步的实施例中,灵敏放大器150的正输入端接收各PUF单元的输出电压,灵敏放大器150的负输入端可以接收数模转换器的输出信号,所述数模转换器的输入信号可以基于所述PUF阵列中各PUF单元的输出电压的分布而生成。示例性地,所述数模转换器可以包括在灵敏放大器150中。
在一个示例中,各PUF单元的输出电压的分布可以取决于各PUF单元中的电阻器件的电阻值的分布来确定。其中,PUF阵列中的电阻器件的电阻值的分布可以根据制造器件特性来确定。基于PUF阵列中的电阻器件的电阻值的分布以及电流源对PUF阵列中的电阻器件所提供的电流值的大小,可以得到PUF阵列中各PUF单元的输出电压的分布。在另一个示例中,可以由数据采集部件采集各PUF单元的输出电压,然后基于各PUF单元的输出电压得到PUF阵列中各PUF单元的输出电压的分布。
图3示出根据本发明实施例的PUF阵列中各PUF单元的输出电压的分布的示意图。如图3所示,PUF阵列110中各PUF单元的输出电压的分布情况的直方图可近似地被图3中的曲线表示,大概满足正态分布。在本发明的实施例中,可以将PUF阵列110中各PUF单元的输出电压的分布分为若干区间,并将每个区间编码为不同的码值,所述数模转换器的输入信号可以包括所述若干区间中的一些或全部区间的码值。在图3所示的示例中,PUF阵列110中各PUF单元的输出电压值的范围近似是430mV至470mV,该范围示例性地被划分为7个区间,对该7个区间所对应的电压值进行编码得到的码值依次为-3、-2、-1、0、1、2和3。这些编码码值中的一些或全部可以作为前述数模转换器的输入信号,经过数模转换,可以得到这些区间的模拟电压边界值(即可作为设定的阈值电压),以作为灵敏放大器150的负输入端的输入信号。在图3中,这些模拟电压边界值分别示出为431.187mV、437.467mV、440.748mV、456.009mV、462.590mV和468.870mV。将这6个边界值作为电压阈值输入到灵敏放大器150的负输入端,则每个PUF单元的输出电压值要与这6个阈值进行比较,即对于每个PUF单元的输出电压值可以输出6位特征码,假定PUF阵列110中包括M个PUF单元,则生成的PUF特征码的有效尺寸为M*6=6M。
在本发明的进一步的实施例中,可以将PUF阵列110中各PUF单元的输出电压的分布的中心点(均值,在图3中示出为450.009mV)所位于区间的码值A以及与所述中心点所位于区间相邻的两侧区间的码值L和R作为前述数模转换器的输入信号。在该实施例中,仅将PUF阵列110中各PUF单元的输出电压均值及其两侧的值所在区间的码值作为前述数模转换器的输入信号,即数模转换器仅输出3个模拟电压边界值作为输入到灵敏放大器150的负输入端的电压阈值,则每个PUF单元的输出电压值要与3个阈值进行比较,即对于每个PUF单元的输出电压值可以输出3位特征码。假定PUF阵列110中包括M个PUF单元,则生成的PUF特征码的有效尺寸为M*3=3M。在该实施例中,生成的PUF特征码的有效尺寸较小,此外,由于采用的是PUF阵列110中各PUF单元的输出电压均值及其两侧的电压值作为阈值,因而能够实现将各PUF单元的输出电压转换为PUF特征码时具有较高的精度,同时,每个PUF单元均被分配3位特征码,也能实现高产性。当然,这仅是示例性地,每个PUF单元还可被分配更多或更少位特征码,这取决于具体需求,例如根据对工艺的敏感性而增加该位数等。
总之,在上述的实施例中,数模转换器的输出信号可以包括多个电压值作为阈值电压,灵敏放大器150可以基于所述多个电压值将每个PUF单元的输出电压值转换为多位特征码,从而得到与PUF阵列110对应的PUF特征码。假定PUF阵列110中各PUF单元的输出电压的分布被分为N个区间(如均分),则可以得到N-1个电压阈值,假定PUF阵列110中包括M个PUF单元,则生成的PUF特征码的有效尺寸为M*(N-1)。与传统方法或装置生成的PUF特征码相比,本发明的装置生成的PUF特征码每个PUF码的有效尺寸被减小到1/2*(N-1)。
基于上面的描述,本发明所提供的用于生成PUF特征码的装置基于电阻值随工艺因素变化而变化的电阻器件构成的PUF阵列构建PUF特征码,由于阵列结构可以选自设备中固有的工作电路,因而在生成PUF特征码时具有较高的隐蔽性。此外,本发明所提供的用于生成PUF特征码的装置不存在重复的PUF阵列单元,从而使得生成的PUF特征码能在满足高产性的同时具有较小的有效尺寸。
尽管已经参考附图描述了上述示例实施例,但应理解上述示例实施例仅仅是示例性的,并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改,而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本发明并帮助理解各个发明方面中的一个或多个,在对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该本发明的方法解释成反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如相应的权利要求书所反映的那样,其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本发明的单独实施例。
本领域的技术人员可以理解,除了特征之间相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如,在权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
以上所述,仅为本发明的具体实施方式或对具体实施方式的说明,本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种用于生成PUF特征码的装置,其特征在于,所述装置包括PUF阵列、控制单元、地址译码器和灵敏放大器,其中:
所述PUF阵列包括多行多列PUF单元,每个PUF单元包括电阻器件,每行PUF单元连接一条字线,每列PUF单元连接一条位线并共享一个为所述电阻器件提供电流而产生输出电压的电流源,每个所述电阻器件的电阻值随工艺因素的变化而变化;
所述控制单元接收输入地址信号,所述地址译码器基于所述输入地址信号选中所述PUF阵列中的各PUF单元,所述灵敏放大器获取被选中PUF单元的输出电压值,并基于所述PUF阵列中各PUF单元的输出电压值生成PUF特征码。
2.根据权利要求1所述的装置,其特征在于,所述灵敏放大器的正输入端接收各PUF单元的输出电压,所述灵敏放大器的负输入端接收数模转换器的输出信号,所述数模转换器的输入信号基于所述PUF阵列中各PUF单元的输出电压的分布而生成。
3.根据权利要求2所述的装置,其特征在于,所述分布被分为若干区间,每个区间被编码为不同的码值,所述数模转换器的输入信号包括所述若干区间中的一些或全部区间的码值。
4.根据权利要求3所述的装置,其特征在于,所述数模转换器的输入信号为所述分布的中心点所位于区间的码值以及与所述中心点所位于区间相邻的两侧区间的码值。
5.根据权利要求3所述的装置,其特征在于,所述数模转换器的输出信号包括多个电压值作为阈值电压,所述灵敏放大器基于所述多个电压值将每个PUF单元的输出电压值转换为多位特征码。
6.根据权利要求2-5中的任一项所述的装置,其特征在于,所述数模转换器包括在所述灵敏放大器之中。
7.根据权利要求1所述的装置,其特征在于,每个所述PUF单元还包括与该PUF单元中的电阻器件连接的开关,所述开关的控制端连接与该PUF单元连接的字线和位线。
8.根据权利要求7所述的装置,其特征在于,每个所述PUF单元中的所述开关为晶体管,所述晶体管的漏极连接该PUF单元中的电阻器件,所述晶体管的栅极连接与该PUF单元连接的字线,所述晶体管的源极连接与该PUF单元连接的位线。
9.根据权利要求8所述的装置,其特征在于,所述开关为NMOS晶体管,所述电阻器件为多晶硅电阻器件。
10.根据权利要求1所述的装置,其特征在于,所述装置为待生成PUF特征码的设备生成所述PUF特征码,所述装置包括在所述待生成PUF特征码的设备中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910219229.7A CN111723408B (zh) | 2019-03-21 | 2019-03-21 | 用于生成puf特征码的装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910219229.7A CN111723408B (zh) | 2019-03-21 | 2019-03-21 | 用于生成puf特征码的装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111723408A true CN111723408A (zh) | 2020-09-29 |
CN111723408B CN111723408B (zh) | 2023-06-02 |
Family
ID=72562627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910219229.7A Active CN111723408B (zh) | 2019-03-21 | 2019-03-21 | 用于生成puf特征码的装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111723408B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11750192B2 (en) | 2021-02-24 | 2023-09-05 | Nvidia Corp. | Stability of bit generating cells through aging |
US11784835B2 (en) | 2021-02-24 | 2023-10-10 | Nvidia Corp. | Detection and mitigation of unstable cells in unclonable cell array |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102710252A (zh) * | 2012-05-28 | 2012-10-03 | 宁波大学 | 一种高稳态多端口puf电路 |
US20170200508A1 (en) * | 2016-01-08 | 2017-07-13 | Sidense Corp. | Puf value generation using an anti-fuse memory array |
CN107766750A (zh) * | 2017-11-22 | 2018-03-06 | 河海大学常州校区 | 一种基于阈值电压基准的puf电路 |
CN108694335A (zh) * | 2017-04-12 | 2018-10-23 | 恩智浦美国有限公司 | 基于sram的物理不可克隆函数及产生puf响应的方法 |
CN108734030A (zh) * | 2017-04-21 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 一种puf特征值的生成方法和具有puf的装置 |
US20180337777A1 (en) * | 2017-05-17 | 2018-11-22 | Winbond Electronics Corp. | Physical unclonable function code providing apparatus and providing method thereof |
CN109428713A (zh) * | 2017-08-31 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 用于puf的电路结构以及获得puf值的方法 |
CN109495272A (zh) * | 2018-10-31 | 2019-03-19 | 复旦大学 | 一种基于忆阻器的强puf电路 |
CN109493902A (zh) * | 2017-09-12 | 2019-03-19 | 力旺电子股份有限公司 | 随机码产生器及其相关控制方法 |
-
2019
- 2019-03-21 CN CN201910219229.7A patent/CN111723408B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102710252A (zh) * | 2012-05-28 | 2012-10-03 | 宁波大学 | 一种高稳态多端口puf电路 |
US20170200508A1 (en) * | 2016-01-08 | 2017-07-13 | Sidense Corp. | Puf value generation using an anti-fuse memory array |
CN108694335A (zh) * | 2017-04-12 | 2018-10-23 | 恩智浦美国有限公司 | 基于sram的物理不可克隆函数及产生puf响应的方法 |
CN108734030A (zh) * | 2017-04-21 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 一种puf特征值的生成方法和具有puf的装置 |
US20180337777A1 (en) * | 2017-05-17 | 2018-11-22 | Winbond Electronics Corp. | Physical unclonable function code providing apparatus and providing method thereof |
CN109428713A (zh) * | 2017-08-31 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 用于puf的电路结构以及获得puf值的方法 |
CN109493902A (zh) * | 2017-09-12 | 2019-03-19 | 力旺电子股份有限公司 | 随机码产生器及其相关控制方法 |
CN107766750A (zh) * | 2017-11-22 | 2018-03-06 | 河海大学常州校区 | 一种基于阈值电压基准的puf电路 |
CN109495272A (zh) * | 2018-10-31 | 2019-03-19 | 复旦大学 | 一种基于忆阻器的强puf电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11750192B2 (en) | 2021-02-24 | 2023-09-05 | Nvidia Corp. | Stability of bit generating cells through aging |
US11784835B2 (en) | 2021-02-24 | 2023-10-10 | Nvidia Corp. | Detection and mitigation of unstable cells in unclonable cell array |
Also Published As
Publication number | Publication date |
---|---|
CN111723408B (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9966138B2 (en) | Device and method for generating random numbers | |
EP3709157B1 (en) | Random number generator | |
US20170053708A1 (en) | Code generating apparatus and one time programming block | |
US20140070968A1 (en) | Reducing the effect of elements mismatch in a sar adc | |
US6857003B2 (en) | Method of generating random numbers | |
CN111723408B (zh) | 用于生成puf特征码的装置 | |
US20070025146A1 (en) | Sensing circuit for multi-level flash memory | |
CN107220563B (zh) | 一种基于电容偏差的puf电路 | |
CN106850227B (zh) | 一种采用cnfet实现的三值puf单元电路及电路 | |
CN113904764A (zh) | 基于多尺度压缩感知和马尔科夫模型的图像加密方法 | |
KR102079196B1 (ko) | 메모리의 메모리 셀들 내의 데이터의 처리 | |
CN105024708B (zh) | 用于处理数据的装置和方法 | |
CN108875417B (zh) | Puf特征值的生成方法和具有puf的器件 | |
CN110706727B (zh) | 磁性随机存取存储器及基于stt marm的可重构puf方法 | |
CN111695162B (zh) | 用于生成puf特征码的装置 | |
CN113946882B (zh) | 基于施密特触发器的超低功耗弱物理不可克隆函数电路 | |
KR20180089701A (ko) | 내부 연산 구조를 포함하는 mtj 메모리 장치 | |
CN114822638A (zh) | 计算器件以及计算方法 | |
CN114564762A (zh) | 基于微调和冗余信息产生装置签名的装置、方法及系统 | |
Willsch et al. | Implementation of an Integrated Differential Readout Circuit for Transistor-Based Physically Unclonable Functions | |
US10659070B2 (en) | Digital to analog converter device and current control method | |
US9405860B1 (en) | Content addressable memory in which keys are embedded in comparators | |
CN110414276B (zh) | 电子元件的加密方法 | |
CN114978478A (zh) | 物理不可复制函数电路及其操作方法以及半导体芯片 | |
Zajc et al. | Generating a PUF Fingerprint from an on-Chip Resistive Ladder DAC and ADC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |