CN106850227B - 一种采用cnfet实现的三值puf单元电路及电路 - Google Patents

一种采用cnfet实现的三值puf单元电路及电路 Download PDF

Info

Publication number
CN106850227B
CN106850227B CN201611119524.8A CN201611119524A CN106850227B CN 106850227 B CN106850227 B CN 106850227B CN 201611119524 A CN201611119524 A CN 201611119524A CN 106850227 B CN106850227 B CN 106850227B
Authority
CN
China
Prior art keywords
cnfet
tube
gate
circuit
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611119524.8A
Other languages
English (en)
Other versions
CN106850227A (zh
Inventor
汪鹏君
龚道辉
张会红
康耀鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201611119524.8A priority Critical patent/CN106850227B/zh
Publication of CN106850227A publication Critical patent/CN106850227A/zh
Priority to US15/687,538 priority patent/US10049992B2/en
Application granted granted Critical
Publication of CN106850227B publication Critical patent/CN106850227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种采用CNFET实现的三值PUF单元电路及电路，三值PUF电路包括三值行译码器、三值列译码器、三值输出电路和三值PUF单元电路阵列，所述的三值PUF单元电路阵列由3nx3n个三值PUF单元电路排列成3n行×3n列的矩阵，三值PUF单元电路包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管和第十CNFET管；优点是在保证具有正确的逻辑功能的基础上，电路面积较小，具有较好的随机性和唯一性。

Description

一种采用CNFET实现的三值PUF单元电路及电路
技术领域
本发明涉及一种PUF单元电路，尤其是涉及一种采用CNFET实现的三值PUF单元电路及电路。
背景技术
物理不可克隆函数(Physical Unclonable Function,PUF)电路利用集成电路制造过程中的随机工艺偏差产生密钥，并将其应用于密码系统。由于随机工艺偏差，相同结构的不同芯片在同一激励下，将得到不同的输出响应。因此攻击者尽管知道PUF电路结构，但由于工艺偏差的不可控，也无法克隆出具有相同输出响应的PUF电路。PUF电路不可克隆的特性，使得PUF电路可防御多种传统攻击模式。Pappu等首先提出PUF的概念，并设计光学PUF来实现系统认证等应用。随后Gassend等以硅参数的随机函数概念为基础，提出PUF电路。因此对PUF电路的研究和应用越来越深入，如知识产权保护、设备认证、硬件识别、密钥产生等。
在硅PUF电路中，随着特征尺寸缩小到纳米量级，互连线寄生效应带来的门延时、互连线串扰等问题越来越严重。PUF电路唯一性代表区别相同结构的不同芯片的能力，随机性影响该电路不可克隆性的强弱，因此提高PUF电路的随机性和唯一性这两方面性能尤为重要。碳纳米管(Carbon Nanotube,CNT)因弹性散射具有超长自由程，使其拥有弹道传输特性，准一维结构的CNT相比三维体硅和二维绝缘衬底上的硅具有更好的电子控制能力。碳纳米管场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)以CNT为导电沟道，利用CNFET设计的PUF电路具有更好的随机性和唯一性。在PUF电路中，提高激励响应对(challenge-response pairs,CRPs)数量可以提高密钥的复杂度。对于二值PUF电路中，增加激励响应对的数量，势必会增加芯片面积。三值逻辑相对于二值逻辑来说，其信号取值可以为“0”、“1”和“2”，对于相同n位PUF电路，三值PUF电路的激励响应对数量是二值PUF电路的(1.5)n倍。
鉴此，结合CNFET技术和三值技术，设计一种在保证具有正确的逻辑功能的基础上，电路面积较小，具有较好的随机性和唯一性的采用CNFET实现的三值PUF单元电路及电路具有重要意义。
发明内容
本发明所要解决的技术问题之一是提供一种在保证具有正确的逻辑功能的基础上，电路面积较小，具有较好的随机性和唯一性的采用CNFET实现的三值PUF单元电路。
本发明解决上述技术问题之一所采用的技术方案为：一种采用CNFET实现的三值PUF单元电路，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管和第十CNFET管；所述的第一CNFET管、所述的第三CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第七CNFET管和所述的第八CNFET管均为N型CNFET管，所述的第二CNFET管、所述的第六CNFET管、所述的第九CNFET管和所述的第十CNFET管均为P型CNFET管；所述的第一CNFET管的栅极和所述的第八CNFET管的栅极连接且其连接端为所述的三值PUF单元电路的字线控制信号输入端，所述的第一CNFET管的漏极、所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的源极、所述的第六CNFET管的漏极、所述的第七CNFET管的漏极和所述的第九CNFET管的漏极连接，所述的第一CNFET管的源极为所述的三值PUF单元电路的反相输出端，所述的第二CNFET管的源极、所述的第九CNFET管的源极、所述的第十CNFET管的源极、所述的第六CNFET管的源极、所述的第四CNFET管的栅极和所述的第五CNFET管的栅极连接且其连接端接入第一电源，所述的第二CNFET管的漏极、所述的第三CNFET管的漏极、所述的第四CNFET管的源极、所述的第十CNFET管的漏极、所述的第六CNFET管的栅极、所述的第七CNFET管的栅极和所述的第八CNFET管的漏极连接，所述的第三CNFET管的源极和所述的第七CNFET管的源极均接地，所述的第四CNFET管的漏极和所述的第五CNFET管的漏极连接且其连接端接入第二电源，所述的第二电源为所述的第一电源的一半，所述的第八CNFET管的源极为所述的三值PUF单元电路的输出端，所述的第九CNFET管的栅极和所述的第十CNFET管的栅极连接且其连接端为所述的三值PUF单元电路的使能端。
与现有技术相比，本发明的三值PUF单元电路的优点在于通过对碳纳米管场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)和物理不可克隆函(Physical Unclonable Functions，PUF)电路的研究，第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管和第七CNFET管组成交叉耦合反相器，交叉耦合反相器由于工艺偏差而引起的偏差电流，通过交叉耦合反相器的正反馈作用可将微小的电流偏差放大，从而得到稳定的输出值，并通过第一CNFET管和第八CNFET管将存储节点的数据读出，第九CNFET管和第十CNFET管管组成预充电电路，在预充电阶段通过第一电源Vdd将存储节点预充为高电平，预充电阶段，三值PUF单元电路的字线控制信号输入端接入的字线控制信号为低电平，第一CNFET管和第八CNFET管关闭，三值PUF单元电路的使能端接入的使能信号为低电平，第九CNFET管和第十CNFET管导通，存储节点被预充为高电平，即为逻辑值“2”，求值阶段，三值PUF单元电路的使能端接入的使能信号为高电平，第九CNFET管和第十CNFET管关闭，由于存在工艺偏差，第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管和第七CNFET管组成的交叉耦合反相器中两个反相器的竞争能力不同，存储节点最终稳定于某一个确定的逻辑值，从两个反相器开始竞争到存储节点稳定所需的最小时间称建立时间，通过实验验证，本发明的三值PUF单元电路的建立时间为0.1ns，具有较小的建立时间，在保证具有正确的逻辑功能的基础上，电路面积较小，具有较好的随机性和唯一性。
本发明所要解决的技术问题之二是提供一种在保证具有正确的逻辑功能的基础上，电路面积较小，具有较好的随机性和唯一性的采用CNFET实现的三值PUF电路。
本发明解决上述技术问题之二所采用的技术方案为：一种采用CNFET实现的三值PUF电路，包括三值行译码器、三值列译码器、三值输出电路和三值PUF单元电路阵列，所述的三值PUF单元电路阵列由3nx3n个三值PUF单元电路排列成3n行×3n列的矩阵，n为大于等于1的整数；所述的三值行译码器具有n个输入端和3n个输出端，所述的三值列译码器具有n个输入端和3n个输出端，所述的三值输出电路具有3n×3n个输入端、3n×3n个反相输入端和2×3n个输出端；所述的三值PUF单元电路包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管和第十CNFET管；所述的第一CNFET管、所述的第三CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第七CNFET管和所述的第八CNFET管均为N型CNFET管，所述的第二CNFET管、所述的第六CNFET管、所述的第九CNFET管和所述的第十CNFET管均为P型CNFET管；所述的第一CNFET管的栅极和所述的第八CNFET管的栅极连接且其连接端为所述的三值PUF单元电路的字线控制信号输入端，所述的第一CNFET管的漏极、所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的源极、所述的第六CNFET管的漏极、所述的第七CNFET管的漏极和所述的第九CNFET管的漏极连接，所述的第一CNFET管的源极为所述的三值PUF单元电路的反相输出端，所述的第二CNFET管的源极、所述的第九CNFET管的源极、所述的第十CNFET管的源极、所述的第六CNFET管的源极、所述的第四CNFET管的栅极和所述的第五CNFET管的栅极连接且其连接端接入第一电源，所述的第二CNFET管的漏极、所述的第三CNFET管的漏极、所述的第四CNFET管的源极、所述的第十CNFET管的漏极、所述的第六CNFET管的栅极、所述的第七CNFET管的栅极和所述的第八CNFET管的漏极连接，所述的第三CNFET管的源极和所述的第七CNFET管的源极均接地，所述的第四CNFET管的漏极和所述的第五CNFET管的漏极连接且其连接端接入第二电源，所述的第二电源为所述的第一电源的一半，所述的第八CNFET管的源极为所述的三值PUF单元电路的输出端，所述的第九CNFET管的栅极和所述的第十CNFET管的栅极连接且其连接端为所述的三值PUF单元电路的使能端；第j行所述的三值PUF单元电路的字线控制信号输入端分别与所述的三值行译码器的第j个输出端连接，第j列所述的三值PUF单元电路的字线控制信号输入端分别与所述的三值列译码器的第j个输出端连接，j＝1，2，…，3n；3nx3n个所述的三值PUF单元电路的输出端与所述的三值输出电路的3nx3n个输入端一一对应连接，3nx3n个所述的三值PUF单元电路的反相输出端与所述的三值输出电路的3nx3n个反相输入端一一对应连接。
与现有技术相比，本发明的三值PUF电路的优点在于三值PUF单元电路阵列中的三值PUF单元电路通过第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管和第七CNFET管组成交叉耦合反相器，交叉耦合反相器由于工艺偏差而引起的偏差电流，三值PUF单元电路的电流竞争得到随机的、不可克隆的三值输出信号“0”、“1”和“2”输出，在32nm CNFET标准模型库下，采用HSPICE对本发明的三值PUF电路进行Monte Carlo仿真，分析其随机性、唯一性等性能，模拟结果表明本发明的三值PUF电路的随机性为33.21％，与理想值的33.33％非常接近，唯一性为66.75％，与理想值的66.66％几乎相等，具有很强的随机性和很高的唯一性，在保证具有正确的逻辑功能的基础上，电路面积较小，具有较好的随机性和唯一性。
附图说明
图1为本发明的采用CNFET实现的三值PUF单元电路的电路图；
图2为本发明的采用CNFET实现的三值PUF单元电路的工作时序图；
图3为本发明的采用CNFET实现的三值PUF单元电路的Monte Carlo仿真图；
图4为本发明的采用CNFET实现的三值PUF电路的电路图；
图5为本发明的采用CNFET实现的三值PUF电路的243位的输出响应的随机性分布图；
图6为本发明的采用CNFET实现的三值PUF电路的3位输出响应的27种可能的取值图；
图7为本发明的采用CNFET实现的三值PUF电路的片间汉明距离分布图。
具体实施方式
本发明公开了一种采用CNFET实现的三值PUF单元电路，以下结合附图实施例对本发明的采用CNFET实现的三值PUF单元电路作进一步详细描述。
实施例：如图1所示，一种采用CNFET实现的三值PUF单元电路，包括第一CNFET管T1、第二CNFET管T2、第三CNFET管T3、第四CNFET管T4、第五CNFET管T5、第六CNFET管T6、第七CNFET管T7、第八CNFET管T8、第九CNFET管T9和第十CNFET管T10；第一CNFET管T1、第三CNFET管T3、第四CNFET管T4、第五CNFET管T5、第七CNFET管T7和第八CNFET管T8均为N型CNFET管，第二CNFET管T2、第六CNFET管T6、第九CNFET管T9和第十CNFET管T10均为P型CNFET管；第一CNFET管T1的栅极和第八CNFET管T8的栅极连接且其连接端为三值PUF单元电路的字线控制信号输入端，第一CNFET管T1的漏极、第二CNFET管T2的栅极、第三CNFET管T3的栅极、第五CNFET管T5的源极、第六CNFET管T6的漏极、第七CNFET管T7的漏极和第九CNFET管T9的漏极连接，第一CNFET管T1的源极为三值PUF单元电路的反相输出端，第二CNFET管T2的源极、第九CNFET管T9的源极、第十CNFET管T10的源极、第六CNFET管T6的源极、第四CNFET管T4的栅极和第五CNFET管T5的栅极连接且其连接端接入第一电源Vdd，第二CNFET管T2的漏极、第三CNFET管T3的漏极、第四CNFET管T4的源极、第十CNFET管T10的漏极、第六CNFET管T6的栅极、第七CNFET管T7的栅极和第八CNFET管T8的漏极连接，第三CNFET管T3的源极和第七CNFET管T7的源极均接地，第四CNFET管T4的漏极和第五CNFET管T5的漏极连接且其连接端接入第二电源Vdd1，第二电源Vdd1为第一电源Vdd的一半，第八CNFET管T8的源极为三值PUF单元电路的输出端，第九CNFET管T9的栅极和第十CNFET管T10的栅极连接且其连接端为三值PUF单元电路的使能端。
本发明的采用CNFET实现的三值PUF单元电路中，第二CNFET管T2、第三CNFET管T3、第四CNFET管T4、第五CNFET管T5、第六CNFET管T6和第七CNFET管T7组成交叉耦合反相器，交叉耦合反相器由于工艺偏差而引起的偏差电流，通过交叉耦合反相器的正反馈作用可将微小的电流偏差放大，从而得到稳定的输出值，并通过第一CNFET管T1和第八CNFET管T8将存储节点Q和的数据读出，第九CNFET管T9和第十CNFET管T10管组成预充电电路，在预充电阶段通过第一电源Vdd将节点Q和均预充为高电平。
本发明的采用CNFET实现的三值PUF单元电路的工作分为两个阶段：预充电阶段和求值阶段，其工作时序如图2所示。预充电阶段，三值PUF单元电路的字线控制信号输入端接入的字线控制信号W为低电平，第一CNFET管T1和第八CNFET管T8关闭；三值PUF单元电路的使能端接入的使能信号EN为低电平，第九CNFET管T9和第十CNFET管T10导通，节点Q与被预充为高电平，即为逻辑值“2”。求值阶段，三值PUF单元电路的使能端接入的使能信号EN为高电平，第九CNFET管T9和第十CNFET管T10关闭，由于存在工艺偏差，第二CNFET管T2、第三CNFET管T3、第四CNFET管T4、第五CNFET管T5、第六CNFET管T6和第七CNFET管T7组成的交叉耦合反相器中两个反相器的竞争能力不同，节点Q和最终稳定于某一个确定的逻辑值，从两个反相器开始竞争到节点Q和稳定所需的最小时间称建立时间Ts，因此在三值PUF单元电路的使能端接入的使能信号EN为高电平后到数据读出前必须有一段等待时间Td，等待时间Td大于建立时间Ts，三值PUF单元电路才能正常工作。经过等待时间Td后W为高电平，第一CNFET管T1和第八CNFET管T8导通，读出交叉耦合反相器竞争产生的数据，得到输出响应BL和
由图2所示的三值PUF单元电路工作时序图可知，等待时间Td必须大于交叉耦合三值反相器竞争到数据稳定所用的建立时间Ts，否则读出的数据将会出错。本发明的采用CNFET实现的三值PUF单元电路的Monte Carlo仿真图如图3所示。分析图3可知，本发明的三值PUF单元电路的Ts为0.1ns，具有较小的Ts。
本发明还公开了一种采用CNFET实现的三值PUF电路，以下结合附图实施例对本发明的采用CNFET实现的三值PUF电路作进一步详细描述。
实施例：如图1和图4所示，一种采用CNFET实现的三值PUF电路，包括三值行译码器、三值列译码器、三值输出电路和三值PUF单元电路阵列，三值PUF单元电路阵列由3nx3n个三值PUF单元电路cell排列成3n行×3n列的矩阵，n为大于等于1的整数；三值行译码器具有n个输入端和3n个输出端，三值列译码器具有n个输入端和3n个输出端，三值输出电路具有3n×3n个输入端、3n×3n个反相输入端和2×3n个输出端；三值PUF单元电路包括第一CNFET管T1、第二CNFET管T2、第三CNFET管T3、第四CNFET管T4、第五CNFET管T5、第六CNFET管T6、第七CNFET管T7、第八CNFET管T8、第九CNFET管T9和第十CNFET管T10；第一CNFET管T1、第三CNFET管T3、第四CNFET管T4、第五CNFET管T5、第七CNFET管T7和第八CNFET管T8均为N型CNFET管，第二CNFET管T2、第六CNFET管T6、第九CNFET管T9和第十CNFET管T10均为P型CNFET管；第一CNFET管T1的栅极和第八CNFET管T8的栅极连接且其连接端为三值PUF单元电路的字线控制信号输入端，第一CNFET管T1的漏极、第二CNFET管T2的栅极、第三CNFET管T3的栅极、第五CNFET管T5的源极、第六CNFET管T6的漏极、第七CNFET管T7的漏极和第九CNFET管T9的漏极连接，第一CNFET管T1的源极为三值PUF单元电路的反相输出端，第二CNFET管T2的源极、第九CNFET管T9的源极、第十CNFET管T10的源极、第六CNFET管T6的源极、第四CNFET管T4的栅极和第五CNFET管T5的栅极连接且其连接端接入第一电源Vdd，第二CNFET管T2的漏极、第三CNFET管T3的漏极、第四CNFET管T4的源极、第十CNFET管T10的漏极、第六CNFET管T6的栅极、第七CNFET管T7的栅极和第八CNFET管T8的漏极连接，第三CNFET管T3的源极和第七CNFET管T7的源极均接地，第四CNFET管T4的漏极和第五CNFET管T5的漏极连接且其连接端接入第二电源Vdd1，第二电源Vdd1为第一电源Vdd的一半，第一电源Vdd为0.9v，第二电源Vdd1为0.45v，第八CNFET管T8的源极为三值PUF单元电路的输出端，第九CNFET管T9的栅极和第十CNFET管T10的栅极连接且其连接端为三值PUF单元电路的使能端；第j行三值PUF单元电路的字线控制信号输入端分别与三值行译码器的第j个输出端连接，第j列三值PUF单元电路的字线控制信号输入端分别与三值列译码器的第j个输出端连接，j＝1，2，…，3n；3nx3n个三值PUF单元电路的输出端与三值输出电路的3nx3n个输入端一一对应连接，3nx3n个三值PUF单元电路的反相输出端与三值输出电路的3nx3n个反相输入端一一对应连接。
本发明的三值PUF电路的工作过程为：三值激励信号(C0C1C2...Cn-1)通过三值行列译码器选择三值PUF单元电路阵列中相应的一行三值PUF单元电路，通过三值PUF单元电路接入的使能信号EN控制PUF电路的工作，当三值PUF单元电路的字线控制信号输入端接入的字线控制信号W为高电平时，三值输出电路输出三值响应信号。
在三值PUF电路中，相同单元电路个数的三值PUF单元电路阵列相比二值PUF单元电路阵列可存储更多的信息，提高了信息存储密度。同时，三值激励信号(C0C1C2...Cn-1)输入使用三值行译码器和三值列译码器，log3(2n)位三值激励信号输入对应的译码输出与n位二值激励信号对应的译码输出位数相同，相比二值译码器大大减小了电路布线面积。对于n位二值PUF电路，其激励响应对数量为2n，而n位三值PUF电路中，其激励响应对数量为3n；相比传统的二值PUF电路，随着PUF电路位数的增加，三值PUF电路激励响应对数量按照(1.5)n指数函数的倍数增加。从而可通过增加激励响应对的数量，提高PUF电路的安全性。PUF电路随机性越好，加密过程越安全，防御攻击的能力更强。在三值PUF电路中，其随机性指的是对于每一位响应信号，输出逻辑“0”、“1”和“2”的概率相等。三值PUF电路的随机性是通过测量输出响应逻辑值所占的比例来确定。理想情况下，输出响应逻辑值“0”、“1”和“2”的比例应各占33.3％。当输入激励为5位三值信号时，三值译码器的输出为243位。
本发明的采用CNFET实现的三值PUF电路的243位的输出响应的随机性分布图如图5所示，以逻辑值“1”为例，从图5中可以看出，本发明的采用CNFET实现的三值PUF电路的随机性服从期望值为33.21％、标准差为5.6％的高斯分布。
本发明的采用CNFET实现的三值PUF电路的3位输出响应的27种可能的取值图如图6所示，通过HSPICE仿真并统计数据，可以得出连续三位输出响应的概率几乎相等。由图5)中期望值为33.21％与理想情况的33.3％几乎相等，以及图6中27种可能取值概率基本相等可以知道，本发明的三值PUF电路具有很好的随机性。
相比二值PUF电路，三值PUF电路具有更多的逻辑值。因此，在对比二值与三值PUF电路随机性时，需要将随机性偏差归一化。归一化随机性偏差为：Ru＝|Rr-Ri|/d。其中，Ru为归一化随机性偏差、Rr随机性偏差测量值、Ri为理想随机性偏差、d为逻辑基。本发明的三值PUF电路与传统二值PUF电路的随机性偏差对比数据如表1所示。
表1本发明与传统二值PUF电路的随机性偏差对比表
表1中文献1表示文献“VIJAYAKUMAR A,KUNDU S.A Novel Modeling AttackResistant PUF Design Based on Non-linear Voltage Transfer Characteristics[C].2015Design,Automation&Test in Europe Conference&Exhibition.EDAConsortium.2015:653-658.”中公开的二值PUF电路；文献2表示文献“LIM D,LEE J W,GASSEND B,et al.Extracting Secret Keys from Integrated Circuits[J].IEEETransaction on Very Large Scale Intergration Systems.2004,13(10):1200-1205.”中公开的二值PUF电路；文献3表示文献“LAO Y,PARHI K K.Statistical Analysis ofMUX-Based Physical Unclonable Functions[J].IEEE Transaction on Computer-AidedDesign of Integrated Circuits and Systems.2014,33(5):649-662.”中公开的二值PUF电路；文献4表示文献“SU Y,HOLLEMAN J,OTIS B P.A Digital 1.6pJ/bit ChipIdentification Circuit Using Process Variations[J].IEEE Journal of Solid-State Circuits.2008,43(1):69-77.”中公开的二值PUF电路；文献5表示文献“CHELLAPPAS,CLARK L T.SRAM-Based Unique Chip Identifier Techniques[J].IEEE Transactionson Very Large Scale Integration Systems.2016,24(4):1213-1222.”中公开的二值PUF电路；从表1可以看出本发明的三值PUF电路归一化偏差最小，具有很强的随机性。
PUF电路的唯一性越好，其不可克隆性越强，从而电路更安全。唯一性可由平均片间汉明距离(Inter-Hamming Distances,HDInter)来表示。HDInter的测量是在相同条件下对不同芯片给相同的激励，每片芯片得到特定的输出响应，测量这些输出响应的平均片间汉明距离。理想情况下，三值PUF电路的唯一性为66.66％。
本发明的采用CNFET实现的三值PUF电路通过Monte Carlo进行仿真，其片间汉明距离分布图如图7所示。由图7可知，本发明的三值PUF电路片间汉明距离期望值为66.75％，标准差为5.96％。其期望值与理想值非常接近，因此本发明的三值PUF电路具有很好的唯一性。
同样，三值PUF电路与二值PUF电路唯一性的对比，需进行归一化处理。归一化唯一性为：Uu＝|Ur-Ui|/d。其中，Uu为归一化唯一性、Ur为唯一性测量值、Ui为唯一性理想值、d为逻辑基。本发明的三值PUF电路与传统二值PUF电路的唯一性偏差对比数据如表2所示。
表2本发明与传统二值PUF电路的唯一性偏差对比
表2中文献1表示文献“VIJAYAKUMAR A,KUNDU S.A Novel Modeling AttackResistant PUF Design Based on Non-linear Voltage Transfer Characteristics[C].2015Design,Automation&Test in Europe Conference&Exhibition.EDAConsortium.2015:653-658.”中公开的二值PUF电路；表2中文献4表示文献“1SU Y,HOLLEMAN J,OTIS B P.A Digital 1.6pJ/bit Chip Identification Circuit UsingProcess Variations[J].IEEE Journal of Solid-State Circuits.2008,43(1):69-77.”中公开的二值PUF电路；表2中文献5表示文献“CHELLAPPA S,CLARK L T.SRAM-BasedUnique Chip Identifier Techniques[J].IEEE Transactions on Very Large ScaleIntegration Systems.2016,24(4):1213-1222.”中公开的二值PUF电路；表2中文献6表示文献“SUH G E,DEVADAS S.Physical Unclonable Functions for DeviceAuthentication and Secret Key Generation[C].2007IEEE Design AutomationConference.2007:9-14.”中公开的二值PUF电路；表2中文献7表示文献“CAO Y,ZHANG L,CHANG C H,et al.A Low-Power Hybrid RO PUF with Improved Thermal Stability forLightweight Applications[J].IEEE Transaction on Computer-Aided Design ofIntegrated Circuits and Systems.2015,34(7):1-5.”中公开的二值PUF电路；从表2中可以看出，归一化后本发明的三值PUF电路归一化唯一性最小，具有很高的唯一性。

Claims (2)

1.一种采用CNFET实现的三值PUF单元电路，其特征在于包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管和第十CNFET管；所述的第一CNFET管、所述的第三CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第七CNFET管和所述的第八CNFET管均为N型CNFET管，所述的第二CNFET管、所述的第六CNFET管、所述的第九CNFET管和所述的第十CNFET管均为P型CNFET管；
所述的第一CNFET管的栅极和所述的第八CNFET管的栅极连接且其连接端为所述的三值PUF单元电路的字线控制信号输入端，所述的第一CNFET管的漏极、所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的源极、所述的第六CNFET管的漏极、所述的第七CNFET管的漏极和所述的第九CNFET管的漏极连接，所述的第一CNFET管的源极为所述的三值PUF单元电路的反相输出端，所述的第二CNFET管的源极、所述的第九CNFET管的源极、所述的第十CNFET管的源极、所述的第六CNFET管的源极、所述的第四CNFET管的栅极和所述的第五CNFET管的栅极连接且其连接端接入第一电源，所述的第二CNFET管的漏极、所述的第三CNFET管的漏极、所述的第四CNFET管的源极、所述的第十CNFET管的漏极、所述的第六CNFET管的栅极、所述的第七CNFET管的栅极和所述的第八CNFET管的漏极连接，所述的第三CNFET管的源极和所述的第七CNFET管的源极均接地，所述的第四CNFET管的漏极和所述的第五CNFET管的漏极连接且其连接端接入第二电源，所述的第二电源为所述的第一电源的一半，所述的第八CNFET管的源极为所述的三值PUF单元电路的输出端，所述的第九CNFET管的栅极和所述的第十CNFET管的栅极连接且其连接端为所述的三值PUF单元电路的使能端。
2.一种CNFET实现的三值PUF电路，其特征在于包括三值行译码器、三值列译码器、三值输出电路和三值PUF单元电路阵列，所述的三值PUF单元电路阵列由3nx3n个三值PUF单元电路排列成3n行×3n列的矩阵，n为大于等于1的整数；所述的三值行译码器具有n个输入端和3n个输出端，所述的三值列译码器具有n个输入端和3n个输出端，所述的三值输出电路具有3n×3n个输入端、3n×3n个反相输入端和2×3n个输出端；
所述的三值PUF单元电路包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管和第十CNFET管；所述的第一CNFET管、所述的第三CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第七CNFET管和所述的第八CNFET管均为N型CNFET管，所述的第二CNFET管、所述的第六CNFET管、所述的第九CNFET管和所述的第十CNFET管均为P型CNFET管；所述的第一CNFET管的栅极和所述的第八CNFET管的栅极连接且其连接端为所述的三值PUF单元电路的字线控制信号输入端，所述的第一CNFET管的漏极、所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的源极、所述的第六CNFET管的漏极、所述的第七CNFET管的漏极和所述的第九CNFET管的漏极连接，所述的第一CNFET管的源极为所述的三值PUF单元电路的反相输出端，所述的第二CNFET管的源极、所述的第九CNFET管的源极、所述的第十CNFET管的源极、所述的第六CNFET管的源极、所述的第四CNFET管的栅极和所述的第五CNFET管的栅极连接且其连接端接入第一电源，所述的第二CNFET管的漏极、所述的第三CNFET管的漏极、所述的第四CNFET管的源极、所述的第十CNFET管的漏极、所述的第六CNFET管的栅极、所述的第七CNFET管的栅极和所述的第八CNFET管的漏极连接，所述的第三CNFET管的源极和所述的第七CNFET管的源极均接地，所述的第四CNFET管的漏极和所述的第五CNFET管的漏极连接且其连接端接入第二电源，所述的第二电源为所述的第一电源的一半，所述的第八CNFET管的源极为所述的三值PUF单元电路的输出端，所述的第九CNFET管的栅极和所述的第十CNFET管的栅极连接且其连接端为所述的三值PUF单元电路的使能端；第j行所述的三值PUF单元电路的字线控制信号输入端分别与所述的三值行译码器的第j个输出端连接，第j列所述的三值PUF单元电路的字线控制信号输入端分别与所述的三值列译码器的第j个输出端连接，j＝1，2，…，3n；3nx3n个所述的三值PUF单元电路的输出端与所述的三值输出电路的3nx3n个输入端一一对应连接，3nx3n个所述的三值PUF单元电路的反相输出端与所述的三值输出电路的3nx3n个反相输入端一一对应连接。
CN201611119524.8A 2016-12-08 2016-12-08 一种采用cnfet实现的三值puf单元电路及电路 Active CN106850227B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611119524.8A CN106850227B (zh) 2016-12-08 2016-12-08 一种采用cnfet实现的三值puf单元电路及电路
US15/687,538 US10049992B2 (en) 2016-12-08 2017-08-27 Ternary PUF unit and circuit realized by CNFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611119524.8A CN106850227B (zh) 2016-12-08 2016-12-08 一种采用cnfet实现的三值puf单元电路及电路

Publications (2)

Publication Number Publication Date
CN106850227A CN106850227A (zh) 2017-06-13
CN106850227B true CN106850227B (zh) 2019-12-06

Family

ID=59139843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611119524.8A Active CN106850227B (zh) 2016-12-08 2016-12-08 一种采用cnfet实现的三值puf单元电路及电路

Country Status (2)

Country Link
US (1) US10049992B2 (zh)
CN (1) CN106850227B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018183859A1 (en) * 2017-03-30 2018-10-04 Arizona Board Of Regents On Behalf Of Northern Arizona University Multi-functional units for ternary computing
CN107731254B (zh) * 2017-10-10 2020-05-12 宁波大学 一种利用文字运算电路和cnfet的三值静态存储器
CN107967924B (zh) * 2017-10-31 2020-04-17 宁波大学 一种利用碳纳米场效应晶体管的三值内容寻址存储器
CN107766750B (zh) * 2017-11-22 2023-05-09 河海大学常州校区 一种基于阈值电压基准的puf电路
US10958453B2 (en) * 2018-07-03 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for noise injection for PUF generator characterization
CN109325371B (zh) * 2018-08-09 2021-06-15 宁波大学 基于cnfet的延迟型三值puf电路
US11841983B2 (en) * 2019-06-07 2023-12-12 Ohio State Innovation Foundation Systems and methods using hybrid Boolean networks as physically unclonable functions
CN110532815B (zh) * 2019-07-18 2023-02-28 宁波大学 一种基于cnfet的三值sram-puf电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103595400A (zh) * 2013-10-25 2014-02-19 宁波大学 一种基于cnfet的三值三态门电路
CN106067318A (zh) * 2016-06-03 2016-11-02 宁波大学 利用碳纳米场效应晶体管实现的三值静态随机存储单元
CN106100611A (zh) * 2016-06-03 2016-11-09 宁波大学 一种cnfet型双边沿脉冲式jkl触发器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015148659A1 (en) * 2014-03-25 2015-10-01 Mai Kenneth Wei-An Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs
US9787481B2 (en) * 2014-08-28 2017-10-10 The Regents Of The University Of Michigan Physical unclonable function using augmented memory for challenge-response hashing
CN104702250B (zh) * 2015-03-11 2017-04-12 宁波大学 一种三值碳纳米管比较器
CN105871367B (zh) * 2016-03-25 2018-09-21 宁波大学 一种电桥失衡型puf单元电路及多位puf电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103595400A (zh) * 2013-10-25 2014-02-19 宁波大学 一种基于cnfet的三值三态门电路
CN106067318A (zh) * 2016-06-03 2016-11-02 宁波大学 利用碳纳米场效应晶体管实现的三值静态随机存储单元
CN106100611A (zh) * 2016-06-03 2016-11-09 宁波大学 一种cnfet型双边沿脉冲式jkl触发器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Isha Garg;Prakhar Sharma.Estimation of SNM in Latches and Subsequent Formation of a 10T CNFET Bitcell.《IEEE, 2013 Proceedings of the 11th Workshop on Intelligent Solutions in Embedded Systems (WISES)》.2013,全文. *

Also Published As

Publication number Publication date
US10049992B2 (en) 2018-08-14
US20180166400A1 (en) 2018-06-14
CN106850227A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106850227B (zh) 一种采用cnfet实现的三值puf单元电路及电路
Joshi et al. Everything you wanted to know about PUFs
US8749265B2 (en) Semiconductor chip and method for generating digital value using process variation
CN109241782B (zh) 一种利用pmos工艺偏差的弱物理不可克隆函数电路
US10659238B2 (en) Multi-port PUF circuit based on MOSFET current division deviations
US9431353B2 (en) Method for manufacturing a digital circuit and digital circuit
CN109067552B (zh) 一种利用nmos工艺偏差的弱物理不可克隆函数电路
He et al. Reliable and efficient PUF‐based cryptographic key generator using bit self‐tests
Zhao et al. A 1036-F 2/bit high reliability temperature compensated cross-coupled comparator-based PUF
Bai et al. A novel thyristor-based silicon physical unclonable function
US10880101B2 (en) Method and circuit for de-biasing PUF bits
Lee et al. A 354F 2 leakage-based physically unclonable function with lossless stabilization through remapping for low-cost IoT security
Zalivaka et al. FPGA implementation of modeling attack resistant arbiter PUF with enhanced reliability
Baek et al. A reconfigurable SRAM based CMOS PUF with challenge to response pairs
Gebali et al. Review of physically unclonable functions (pufs): structures, models, and algorithms
Sun et al. A hardware security architecture: PUFs (physical unclonable functions) using memristor
CN108763977B (zh) 一种钳位反相器puf的电路、电子装置及实现方法
Williams et al. Mc-PUF: Memory-based and machine learning resilient strong PUF for device authentication in Internet of Things
CN111130537B (zh) 一种可配置单稳态弱物理不可克隆函数电路
Idriss et al. A highly reliable dual-arbiter PUF for lightweight authentication protocols
Kundu et al. RSCV: Reversible Select, cross and variation architecture in quantum‐dot cellular automata
KR20160039011A (ko) Aes 암호 알고리즘의 s-박스를 이용한 물리적 복제 방지기능 회로
US20230125166A1 (en) Sr flip-flop based physical unclonable functions for hardware security
CN113535124B (zh) 基于片上数字反馈自校准系统的真随机数发生器
CN113946882B (zh) 基于施密特触发器的超低功耗弱物理不可克隆函数电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant