CN109241782B - 一种利用pmos工艺偏差的弱物理不可克隆函数电路 - Google Patents

一种利用pmos工艺偏差的弱物理不可克隆函数电路 Download PDF

Info

Publication number
CN109241782B
CN109241782B CN201811207852.2A CN201811207852A CN109241782B CN 109241782 B CN109241782 B CN 109241782B CN 201811207852 A CN201811207852 A CN 201811207852A CN 109241782 B CN109241782 B CN 109241782B
Authority
CN
China
Prior art keywords
input
circuit
pmos tube
pmos
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811207852.2A
Other languages
English (en)
Other versions
CN109241782A (zh
Inventor
汪鹏君
李刚
张会红
张跃军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201811207852.2A priority Critical patent/CN109241782B/zh
Publication of CN109241782A publication Critical patent/CN109241782A/zh
Priority to US16/416,293 priority patent/US10432198B1/en
Application granted granted Critical
Publication of CN109241782B publication Critical patent/CN109241782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation

Abstract

本发明公开了一种利用PMOS工艺偏差的弱物理不可克隆函数电路，包括译码电路、时序控制电路、PUF单元阵列和n个共享脚电路，PUF单元阵列由m×n个PUF单元按照m行n列的方式排布形成，PUF单元包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管且四个PMOS管的宽长比均为TSMC 65nm工艺下的最小尺寸：120nm/60nm，每个共享脚电路分别包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一二输入与非门和第二二输入与非门，四个NMOS管的宽长比的取值范围为：2um/60nm～8um/60nm；优点是在具有复位功能的基础上，面积较小，功耗较低，且时延较小，速度快。

Description

一种利用PMOS工艺偏差的弱物理不可克隆函数电路
技术领域
本发明涉及一种物理不可克隆函数电路，尤其是涉及一种利用PMOS工艺偏差的弱物理不可克隆函数电路。
背景技术
物理不可克隆函数(PUF)可在芯片物理层面保障信息安全，因此受到了越来越多的关注。物理不可克隆函数电路是一种非常有前途的嵌入式密钥产生电路，其通过捕捉PUF单元的随机工艺偏差，可产生一系列具有随机性、唯一性和不可克隆性的输出密钥。这些输出密钥可应用于信息安全领域，如密钥生成、设备认证和IP保护等。
目前，物理不可克隆函数电路通常分为两大类：弱PUF电路和强PUF电路。弱PUF电路中，每个PUF单元通常产生一位输出响应，各个PUF单元的输出响应间可认为是相互独立的。强PUF电路中，由于PUF单元的重构，使得各个PUF单元的输出响应之间存在一定的相关性。因此弱PUF电路比强PUF具有更好的抗攻击能力。
在现有的众多弱PUF电路的设计方案中，文献1(D.E.Holcomb,et al.:“Power-upSRAM state as an identifying fingerprint and source of true random numbers,”IEEE Transactions on Computers 58(2009)1198(DOI:10.1109/TC.2008.212).)公开的SRAM-PUF是一·最典型的弱PUF电路，它利用SRAM-PUF单元的上电初始值作为PUF电路的输出密钥，SRAM-PUF单元的性能直接决定了弱PUF电路的性能。文献1中公开了一种SRAM-PUF单元，其电路结构如图1(a)所示。文献2(Y.Su,et al.:“A digital 1.6pJ/bit chipidentification circuit using process variations,”IEEE Journal of Solid-StateCircuits 43(2008)69(DOI:10.1109/JSSC.2007.910961).)中也公开了一种带有·位功能的SRAM-PUF单元，其电路结构如如1(b)所示。这两种SRAM-PUF单元核心结构均是用于捕捉工艺偏差的一对交叉耦合的反相器。对于文献1中的SRAM-PUF单元：当SRAM掉电后，节点Q/QB放电到‘0/0’；当SRAM上电时，节点Q/QB从‘0/0’状态迅速过渡到‘0/1’或‘1/0’的稳态，至于过渡到哪一·状态取决于交叉耦合反相器的随机工艺偏差。对于文献2中带有·位端的SRAM-PUF单元：当RST为低电平时，节点Q/QB被拉到‘0/0’状态；当RST由低电平变为高电平时，节点Q/QB将从‘0/0’状态迅速过渡到‘0/1’或‘1/0’的稳态，至于过渡到哪一·状态取决于交叉耦合反相器的随机工艺偏差。
采用文献1中公开的SRAM-PUF单元和采用文献2中公开的带有·位功能的SRAM-PUF单元来实现典型的弱PUF电路时，其输出响应具有良好的随机性、唯一性以及抗攻击能力。但是采用文献1中公开的SRAM-PUF单元实现的弱PUF电路存在以下问题：一、SRAM-PUF上电后产生的密钥无法·位；二、SRAM-PUF单元包含6个MOS管(2个PMOS管和4个NMOS管)，采用的MOS管数量较多，且为保证SRAM-PUF单元能够正常读写，6个MOS管需采用有比逻辑，以致MOS管无法采用最小工艺尺寸，而且6个MOS管中既有PMOS管也有NMOS管，最终导致采用该SRAM-PUF单元实现的弱PUF电路面积较大，且功耗较高。采用文献2中公开的带有·位功能的SRAM-PUF单元实现的弱PUF电路虽然具有复位功能，但是其也存在以下问题：一、该带有·位功能的SRAM-PUF单元包含10个MOS管(4个PMOS管和6个NMOS管)，采用的MOS管数量较多，而且10个MOS管中既有PMOS管也有NMOS管，最终导致采用该带有·位功能的SRAM-PUF单元实现的弱PUF电路面积较大，且功耗较高；二、由于PMOS管存在堆叠效应，节点‘Q/QB’从暂态过渡到双稳态的时间较长，对速度造成不良影响。
发明内容
本发明所要解决的技术问题是提供一种在具有复位功能的基础上，面积较小，功耗较低，且时延较小，速度快的利用PMOS工艺偏差的弱物理不可克隆函数电路。
本发明解决上述技术问题所采用的技术方案为：一种利用PMOS工艺偏差的弱物理不可克隆函数电路，包括译码电路、时序控制电路、PUF单元阵列和n个结构相同的共享脚电路，所述的PUF单元阵列由m×n个结构相同的PUF单元按照m行n列的方式排布形成，×为乘运算符号，所述的译码电路具有w位输入端、m位输出端、受控时钟信号输入端和字线控制信号输入端，所述的时序控制电路具有使能信号输入端、时钟信号输入端、预放电信号输出端、受控时钟信号输出端和字线控制信号输出端，每个所述的共享脚电路分别具有预放电信号输入端、输出端、第一位线连接端、第二位线连接端，每个所述的PUF单元分别具有字线连接端、第一位线连接端和第二位线连接端；w为大于等于1且小于等于9的整数，m＝2w，n为大于等于1的整数，所述的时序控制电路的预放电信号输出端分别与n个所述的共享脚电路的预放电信号输入端连接，所述的时序控制电路的受控时钟信号输出端和所述的译码电路的受控时钟信号输入端连接，所述的时序控制电路的字线控制信号输出端和所述的译码电路的字线控制信号输入端连接，所述的译码电路的第j位输出端和所述的PUF单元阵列中位于第j行的PUF单元的字线端连接，j＝1，2，…，m；第k个所述的共享脚电路的第一位线连接端和所述的PUF单元阵列中位于第k列的PUF单元的第一位线连接端连接，第k个所述的共享脚电路的第二位线连接端和所述的PUF单元阵列中位于第k列的PUF单元的第二位线连接端连接，k＝1，2，…，n；所述的PUF单元包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述的第一PMOS管的源极和所述的第二PMOS管的源极均接入电源，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极和所述的第四PMOS管的漏极连接，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极和所述的第三PMOS管的漏极连接，所述的第三PMOS管的源极为所述的PUF单元的第一位线连接端，所述的第三PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的PUF单元的字线连接端，所述的第四PMOS管的源极为所述的PUF单元的第二位线连接端，所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管和所述的第四PMOS管的宽长比均为TSMC 65nm工艺下的最小尺寸：120nm/60nm；每个所述的共享脚电路分别包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一二输入与非门和第二二输入与非门，所述的第一二输入与非门和所述的第二二输入与非门分别具有第一输入端、第二输入端和输出端，所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极和所述的第四NMOS管的源极均接地，所述的第一NMOS管的栅极、所述的第二NMOS管的漏极、所述的第四NMOS管的漏极和所述的第二二输入与非门的第二输入端连接且其连接端为所述的共享脚电路的第二位线连接端，所述的第一NMOS管的漏极、所述的第三NMOS管的漏极、所述的第二NMOS管的栅极和所述的第一二输入与非门的第一输入端连接且其连接端为所述的共享脚电路的第一位线连接端，所述的第三NMOS管的栅极和所述的第四NMOS管的栅极连接且其连接端为所述的共享脚电路的预放电信号输入端，所述的第一二输入与非门的第二输入端和所述的第二二输入与非门的输出端连接，所述的第二二输入与非门的第一输入端和所述的第一二输入与非门的输出端连接且其连接端为所述的共享脚电路的输出端，所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管和所述的第四NMOS管的宽长比的取值范围为：2um/60nm～8um/60nm。
所述的时序控制电路包括锁存器、第一二输入与门、延时链、第二二输入与门和缓冲器；所述的锁存器具有时钟端、输入端和输出端，所述的第一二输入与门和所述的第二二输入与门分别具有第一输入端、第二输入端和输出端，所述的锁存器的输入端为所述的时序控制电路的使能信号输入端，所述的锁存器的时钟端和所述的第一二输入与门的第二输入端连接且其连接端为所述的时序控制电路的时钟信号输入端，所述的锁存器的输出端和所述的第一二输入与门的第一输入端连接，所述的第一二输入与门的输出端、所述的延时链的输入端和所述的第二二输入与门的第二输入端连接且连接端为所述的时序控制电路的受控时钟信号输出端，所述的延时链的输出端和所述的第二二输入与门的第一输入端连接，所述的第二二输入与门的输出端和所述的缓冲器的输入端连接且其连接端为所述的时序控制电路的字线控制信号输出端，所述的缓冲器的输出端为所述的时序控制电路的预放电信号输出端。
所述的延时链由2h+1个反相器依次串联形成，h为大于等于0的整数，第1个反相器的输入端为所述的延时链的输入端，第2h+1个反相器的输出端为所述的延时链的输出端。
与现有技术相比，本发明的优点在于通过译码电路、时序控制电路、PUF单元阵列和n个结构相同的共享脚电路构成弱物理不可克隆函数电路，PUF单元阵列由m×n个结构相同的PUF单元按照m行n列的方式排布形成，在译码电路的控制下，每一个时钟周期内位于同一行的n个PUF单元被激活进行读取操作，读取的数值被n个共享脚电路锁存，n个共享脚电路产生n-bit输出响应，n个共享脚电路在时序控制电路输出的预放电信号的控制下实现复位功能，PUF单元仅通过第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管这4个最小尺寸的晶体管构成，且为全PMOS结构，结构简单，版图面积更加紧凑，具有较小的面积，与此同时单位数量的PUF单元阵列中每一行和每一列的寄生电容小，动态功耗较低，并且PUF单元中四个PMOS管不存在堆叠效应，求值阶段即读取数据阶段，求值和读取合二为一，从而使输出响应的时间大大缩短，相对于文献1和文献2中的PUF单元先求值然后再读取数据，求值和读取分开的方式，求值速度快，由此本发明的弱物理不可克隆函数电路在具有复位功能的基础上，面积较小，功耗较低，且时延较小，速度快。
附图说明
图1(a)为现有的SRAM-PUF单元的电路图；
图1(b)为现有的带有复位功能的SRAM-PUF单元的电路图；
图2为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的结构原理框图；
图3为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的PUF单元的电路图；
图4为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的共享头电路的电路图；
图5为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的时序控制电路的电路图；
图6为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的延时链的电路图；
图7(a)为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的输出响应的2D映射图；
图7(b)为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的输出响应的平均灰度图；
图8为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的片间汉明距离的统计分布图；
图9为本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的输出响应对应不同温度和电压波动的误码率曲线图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图2、图3和图4所示，一种利用PMOS工艺偏差的弱物理不可克隆函数电路，包括译码电路、时序控制电路、PUF单元阵列和n个结构相同的共享脚电路，PUF单元阵列由m×n个结构相同的PUF单元按照m行n列的方式排布形成，×为乘运算符号，译码电路具有w位输入端、m位输出端、受控时钟信号输入端和字线控制信号输入端，时序控制电路具有使能信号输入端、时钟信号输入端、预放电信号输出端、受控时钟信号输出端和字线控制信号输出端，每个共享脚电路分别具有预放电信号输入端、输出端、第一位线连接端、第二位线连接端，每个PUF单元分别具有字线连接端、第一位线连接端和第二位线连接端；w为大于等于1且小于等于9的整数，m＝2w，n为大于等于1的整数，时序控制电路的预放电信号输出端分别与n个共享脚电路的预放电信号输入端连接，时序控制电路的受控时钟信号输出端和译码电路的受控时钟信号输入端连接，时序控制电路的字线控制信号输出端和译码电路的字线控制信号输入端连接，译码电路的第j位输出端和PUF单元阵列中位于第j行的PUF单元的字线端连接，j＝1，2，…，m；第k个共享脚电路的第一位线连接端和PUF单元阵列中位于第k列的PUF单元的第一位线连接端连接，第k个共享脚电路的第二位线连接端和PUF单元阵列中位于第k列的PUF单元的第二位线连接端连接，k＝1，2，…，n；PUF单元包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4，第一PMOS管P1的源极和第二PMOS管P2的源极均接入电源VDD，第一PMOS管P1的栅极、第二PMOS管P2的漏极和第四PMOS管P4的漏极连接，第一PMOS管P1的漏极、第二PMOS管P2的栅极和第三PMOS管P3的漏极连接，第三PMOS管P3的源极为PUF单元的第一位线连接端，第三PMOS管P3的栅极和第四PMOS管P4的栅极连接且其连接端为PUF单元的字线连接端，第四PMOS管P4的源极为PUF单元的第二位线连接端，第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4的宽长比均为TSMC 65nm工艺下的最小尺寸：120nm/60nm；
每个共享脚电路分别包括第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一二输入与非门AN1和第二二输入与非门AN2，第一二输入与非门AN1和第二二输入与非门AN2分别具有第一输入端、第二输入端和输出端，第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极和第四NMOS管N4的源极均接地，第一NMOS管N1的栅极、第二NMOS管N2的漏极、第四NMOS管N4的漏极和第二二输入与非门AN2的第二输入端连接且其连接端为共享脚电路的第二位线连接端，第一NMOS管N1的漏极、第三NMOS管N3的漏极、第二NMOS管N2的栅极和第一二输入与非门AN1的第一输入端连接且其连接端为共享脚电路的第一位线连接端，第三NMOS管N3的栅极和第四NMOS管N4的栅极连接且其连接端为共享脚电路的预放电信号输入端，第一二输入与非门AN1的第二输入端和第二二输入与非门AN2的输出端连接，第二二输入与非门AN2的第一输入端和第一二输入与非门AN1的输出端连接且其连接端为共享脚电路的输出端，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4的宽长比的取值范围为：2um/60nm～8um/60nm。
本实施例中，译码电路和时序控制电路均采用其技术领域的成熟产品实现。
实施例二：本实施例与实施例一基本相同，区别在于：
本实施例中，如图5所示，时序控制电路包括锁存器LH1、第一二输入与门A1、延时链、第二二输入与门A2和缓冲器BF1；锁存器LH1具有时钟端、输入端和输出端，第一二输入与门A1和第二二输入与门A2分别具有第一输入端、第二输入端和输出端，锁存器LH1的输入端为时序控制电路的使能信号输入端，锁存器LH1的时钟端和第一二输入与门A1的第二输入端连接且其连接端为时序控制电路的时钟信号输入端，锁存器LH1的输出端和第一二输入与门A1的第一输入端连接，第一二输入与门A1的输出端、延时链的输入端和第二二输入与门A2的第二输入端连接且连接端为时序控制电路的受控时钟信号输出端，延时链的输出端和第二二输入与门A2的第一输入端连接，第二二输入与门A2的输出端和缓冲器BF1的输入端连接且其连接端为时序控制电路的字线控制信号输出端，缓冲器BF1的输出端为时序控制电路的预放电信号输出端。
如图6所示，延时链由2h+1个反相器依次串联形成，h为大于等于0的整数，第1个反相器的输入端为延时链的输入端，第2h+1个反相器的输出端为延时链的输出端。
采用TSMC 65nm CMOS工艺对本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路进行实现，PUF单元阵列大小为2048(16行×128列)，每个共享脚电路的NMOS管的宽长比使用2μm/60nm。整个弱物理不可克隆函数电路的面积为20μm×99μm，单个PUF单元的面积为1.35μm×0.75μm。在版图设计过程中，PUF单元和共享脚电路采用中心对称原则；相邻金属层采用垂直布线以减小信号串扰。采用Calibre进行版图参数提取，并利用Cadence/Spectre对本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路进行100次Monte Carlo后仿真，其中偏差分析选择既包含局部失配也包含全局失配。
2D映射(2-dimensional map)和灰度映射(gray-scale map)常被用来衡量弱PUF电路的输出响应的随机特性。随机选取一个利用PMOS工艺偏差的弱物理不可克隆函数电路，该弱物理不可克隆函数电路的输出响应的2D映射图如图7(a)所示，图7(a)中，黑色像素代表逻辑1，白色像素代表逻辑0。统计发现该弱物理不可克隆函数电路产生逻辑1(50.1％)和逻辑0(49.9％)的概率非常接近50％的理想值，且无逻辑偏向性。此外，其余弱物理不可克隆函数电路也获得了类似的输出结果。100个利用PMOS工艺偏差的弱物理不可克隆函数电路的输出响应的平均灰度图如图7(b)所示；分析图7(b)可以发现平均灰度值在0.5附近波动，且无明显的空间相关性。由此可知，本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路具有良好的随机性。
唯一性是PUF电路的重要属性之一，唯一性通过不同PUF电路之间的片间汉明距离(Hamming Distance,HD)衡量。对于100个利用PMOS工艺偏差的弱物理不可克隆函数电路，共能产生1279200(1600×1599/2)组比较(每组位宽128-bit)用以计算片间HD。本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的片间汉明距离的统计分布图如图8所示，分析图8可知：平均片间汉明距离为63.96，对应的唯一性为49.97％，非常接近理想值50％，具有良好的唯一性。
可靠性代表PUF电路工作在不同环境中能够产生相同输出响应的能力。本发明中通过PUF电路在不同温度和电压波动环境中输出误码率(bit-error-ratae BER)来衡量可靠性。具体来说，基准响应来自于工作在正常的环境(1.2V,25℃)的100个利用PMOS工艺偏差的弱物理不可克隆函数电路。对比响应为这100个弱物理不可克隆函数电路在不同工作环境中产生的输出响应。本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的输出响应对应不同温度和电压波动的误码率曲线图如图9所示。分析图9可知：电压波动10％(标准电压1.2V)，在商用温度范围内(0-85℃)和工业温度范围内(-40-100℃)，平均误码率分别为1.21％和1.45％。且对应的最大误码率分别为2.02％(@1.32V,85℃)和2.78％(@1.32V,100℃)。
功耗和能耗对于资源受限的PUF的电路极其重要。功耗可通过平均电流与直流电压相乘获得；单比特能耗可通过以下公式计算：Ebit＝Ptotal/(w*fclk)，其中w代表PUF电路并行输出位宽，fclk代表时钟频率。表1给出了本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的平均功耗Ptotal(@50MHz)和对应的单比特能耗Ebit。
表1不同电压下PUF电路的总功耗(Ptotal)和单比特能耗(Ebit)
V<sub>DD</sub>(V) 0.96 1.02 1.08 1.14 1.2 1.26 1.32 1.38 1.44
P<sub>total</sub>(μw) 83.1 93.5 108.2 119.2 134.3 150.2 166.8 184.2 203.7
E<sub>bit</sub>(fJ/b) 12.96 14.74 16.83 18.73 20.98 23.36 26.02 28.85 31.85
分析表1可知：本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路在1.2V/50MHz下的吞吐率为6.4Gb/s，对应的能耗仅为21fJ/b。
本发明的利用PMOS工艺偏差的弱物理不可克隆函数电路的性能与相关文献对比如表2所示。
表2本发明与现有技术的性能比较表
Figure GDA0002957629870000091
表2中，*表示仅温度或电压变化，文献3为J.Li,et al.:“Ultra-compact androbust physically unclonable function based on voltage compensatedproportional to absolute-temperature voltage generators,”IEEE J.Solid-StateCirc.51(2016)2192(DOI:10.1109/JSSC.2016.2586498).；文献4为S.Tao,et al.:“Ultra-energy-efficient temperature-stable physical unclonable function in 65nmCMOS,”Electronics Letters 52(2016)805(DOI:10.1049/el.2016.0292).；文献5为L.Jongmin,et al.:“A 445F2leakage-based physically unclonable function withlossless stabilization through remapping for IoT security,”ISSCCDig.Tech.Papers(2018)132(DOI:10.1109/ISSCC.2018.8310219).。
分析表2可知：本发明的PUF电路在面积、能耗和可靠性等方面均具有一定优势。其中，PUF单元仅只占用4个最小尺寸的PMOS管，对应的最小特征尺寸仅为240F2，比目前面积最小的PUF单元(文献5)小了46％。在1.2V的标准电压下能耗仅为21fJ/bit，相比文献3能耗降低了96.1％。误码率相比文献4降低了13.1％。

Claims (3)

1.一种利用PMOS工艺偏差的弱物理不可克隆函数电路，包括译码电路、时序控制电路、PUF单元阵列和n个结构相同的共享脚电路，所述的PUF单元阵列由m×n个结构相同的PUF单元按照m行n列的方式排布形成，×为乘运算符号，所述的译码电路具有w位输入端、m位输出端、受控时钟信号输入端和字线控制信号输入端，所述的时序控制电路具有使能信号输入端、时钟信号输入端、预放电信号输出端、受控时钟信号输出端和字线控制信号输出端，每个所述的共享脚电路分别具有预放电信号输入端、输出端、第一位线连接端、第二位线连接端，每个所述的PUF单元分别具有字线连接端、第一位线连接端和第二位线连接端；w为大于等于1且小于等于9的整数，m＝2w，n为大于等于1的整数，所述的时序控制电路的预放电信号输出端分别与n个所述的共享脚电路的预放电信号输入端连接，所述的时序控制电路的受控时钟信号输出端和所述的译码电路的受控时钟信号输入端连接，所述的时序控制电路的字线控制信号输出端和所述的译码电路的字线控制信号输入端连接，所述的译码电路的第j位输出端和所述的PUF单元阵列中位于第j行的PUF单元的字线端连接，j＝1，2，…，m；第k个所述的共享脚电路的第一位线连接端和所述的PUF单元阵列中位于第k列的PUF单元的第一位线连接端连接，第k个所述的共享脚电路的第二位线连接端和所述的PUF单元阵列中位于第k列的PUF单元的第二位线连接端连接，k＝1，2，…，n；其特征在于所述的PUF单元包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述的第一PMOS管的源极和所述的第二PMOS管的源极均接入电源，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极和所述的第四PMOS管的漏极连接，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极和所述的第三PMOS管的漏极连接，所述的第三PMOS管的源极为所述的PUF单元的第一位线连接端，所述的第三PMOS管的栅极和所述的第四PMOS管的栅极连接且其连接端为所述的PUF单元的字线连接端，所述的第四PMOS管的源极为所述的PUF单元的第二位线连接端，所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管和所述的第四PMOS管的宽长比均为TSMC65nm工艺下的最小尺寸：120nm/60nm；
每个所述的共享脚电路分别包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一二输入与非门和第二二输入与非门，所述的第一二输入与非门和所述的第二二输入与非门分别具有第一输入端、第二输入端和输出端，所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极和所述的第四NMOS管的源极均接地，所述的第一NMOS管的栅极、所述的第二NMOS管的漏极、所述的第四NMOS管的漏极和所述的第二二输入与非门的第二输入端连接且其连接端为所述的共享脚电路的第二位线连接端，所述的第一NMOS管的漏极、所述的第三NMOS管的漏极、所述的第二NMOS管的栅极和所述的第一二输入与非门的第一输入端连接且其连接端为所述的共享脚电路的第一位线连接端，所述的第三NMOS管的栅极和所述的第四NMOS管的栅极连接且其连接端为所述的共享脚电路的预放电信号输入端，所述的第一二输入与非门的第二输入端和所述的第二二输入与非门的输出端连接，所述的第二二输入与非门的第一输入端和所述的第一二输入与非门的输出端连接且其连接端为所述的共享脚电路的输出端，所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管和所述的第四NMOS管的宽长比的取值范围为：2um/60nm～8um/60nm。
2.根据权利要求1所述的一种利用PMOS工艺偏差的弱物理不可克隆函数电路，其特征在于所述的时序控制电路包括锁存器、第一二输入与门、延时链、第二二输入与门和缓冲器；所述的锁存器具有时钟端、输入端和输出端，所述的第一二输入与门和所述的第二二输入与门分别具有第一输入端、第二输入端和输出端，所述的锁存器的输入端为所述的时序控制电路的使能信号输入端，所述的锁存器的时钟端和所述的第一二输入与门的第二输入端连接且其连接端为所述的时序控制电路的时钟信号输入端，所述的锁存器的输出端和所述的第一二输入与门的第一输入端连接，所述的第一二输入与门的输出端、所述的延时链的输入端和所述的第二二输入与门的第二输入端连接且连接端为所述的时序控制电路的受控时钟信号输出端，所述的延时链的输出端和所述的第二二输入与门的第一输入端连接，所述的第二二输入与门的输出端和所述的缓冲器的输入端连接且其连接端为所述的时序控制电路的字线控制信号输出端，所述的缓冲器的输出端为所述的时序控制电路的预放电信号输出端。
3.根据权利要求2所述的一种利用PMOS工艺偏差的弱物理不可克隆函数电路，其特征在于所述的延时链由2h+1个反相器依次串联形成，h为大于等于0的整数，第1个反相器的输入端为所述的延时链的输入端，第2h+1个反相器的输出端为所述的延时链的输出端。
CN201811207852.2A 2018-10-17 2018-10-17 一种利用pmos工艺偏差的弱物理不可克隆函数电路 Active CN109241782B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811207852.2A CN109241782B (zh) 2018-10-17 2018-10-17 一种利用pmos工艺偏差的弱物理不可克隆函数电路
US16/416,293 US10432198B1 (en) 2018-10-17 2019-05-20 Lightweight bistable PUF circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811207852.2A CN109241782B (zh) 2018-10-17 2018-10-17 一种利用pmos工艺偏差的弱物理不可克隆函数电路

Publications (2)

Publication Number Publication Date
CN109241782A CN109241782A (zh) 2019-01-18
CN109241782B true CN109241782B (zh) 2021-04-23

Family

ID=65053361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811207852.2A Active CN109241782B (zh) 2018-10-17 2018-10-17 一种利用pmos工艺偏差的弱物理不可克隆函数电路

Country Status (2)

Country Link
US (1) US10432198B1 (zh)
CN (1) CN109241782B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11196574B2 (en) * 2017-08-17 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Physically unclonable function (PUF) generation
CN111130537B (zh) * 2019-12-12 2023-04-07 温州大学 一种可配置单稳态弱物理不可克隆函数电路
CN112597549B (zh) * 2020-12-28 2022-09-20 南京航空航天大学 基于静态随机存取存储器的动态物理不可克隆函数电路
CN112713894B (zh) * 2021-01-13 2022-08-30 温州大学 一种强弱混合型puf电路
CN112910653B (zh) * 2021-01-19 2022-04-08 电子科技大学 一种puf结构
CN113067574B (zh) * 2021-02-05 2022-04-12 宁波大学 一种采用互连线偏差的轻量型puf电路
CN113095035B (zh) * 2021-03-16 2022-04-12 宁波大学 一种亚阈值动态延迟型puf电路
CN113689907A (zh) * 2021-07-20 2021-11-23 中国科学院微电子研究所 一种sram-puf单元结构、存储器以及上电模式的控制方法
CN113593479B (zh) * 2021-09-27 2022-01-07 华兴源创(成都)科技有限公司 一种显示面板子像素级mura补偿方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211713B1 (en) * 1999-04-27 2001-04-03 International Business Machines Corporation Adjustable feedback for CMOS latches
EP1324340A1 (en) * 2001-12-28 2003-07-02 STMicroelectronics S.r.l. Static RAM with flash-clear function
JP5544611B2 (ja) * 2010-07-28 2014-07-09 学校法人立命館 耐タンパ性メモリ集積回路およびそれを利用した暗号回路
CN103198268B (zh) * 2013-03-18 2016-06-08 宁波大学 一种可重构多端口物理不可克隆函数电路
CN203299865U (zh) * 2013-06-14 2013-11-20 张璐艳 一种基于puf的银行卡
CN104320246A (zh) * 2014-09-22 2015-01-28 宁波大学 一种可配置型的多位密钥输出TVD-PUFs电路
US9640247B2 (en) * 2015-01-14 2017-05-02 Qualcomm Incorporated Methods and apparatuses for generating random numbers based on bit cell settling time
US9768781B2 (en) * 2015-04-11 2017-09-19 Casinda, Inc. Identification circuit and IC chip comprising the same
CN105245220A (zh) * 2015-09-25 2016-01-13 深圳大学 一种物理不可克隆芯片电路
CN107437431B (zh) * 2016-05-26 2022-08-30 新唐科技日本株式会社 非易失性存储装置
US9870811B2 (en) * 2016-06-17 2018-01-16 Qualcomm Incorporated Physically unclonable function based on comparison of MTJ resistances
US10103733B1 (en) * 2016-11-21 2018-10-16 National Technology & Engineering Solutions Of Sandia, Llc Integrated circuit physically unclonable function
CN107688755B (zh) * 2017-08-03 2020-12-01 宁波大学 一种双胞胎存储型的多值物理不可克隆函数电路

Also Published As

Publication number Publication date
US10432198B1 (en) 2019-10-01
CN109241782A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
CN109241782B (zh) 一种利用pmos工艺偏差的弱物理不可克隆函数电路
CN109067552B (zh) 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN108694335B (zh) 基于sram的物理不可克隆函数及产生puf响应的方法
Vallabhuni et al. 6Transistor SRAM cell designed using 18nm FinFET technology
CN106850227B (zh) 一种采用cnfet实现的三值puf单元电路及电路
US10659238B2 (en) Multi-port PUF circuit based on MOSFET current division deviations
US10812084B2 (en) Reconfigurable physically unclonable functions based on analog non-volatile memories
Kumar et al. On design of temperature invariant physically unclonable functions based on ring oscillators
Zhao et al. A 1036-F 2/bit high reliability temperature compensated cross-coupled comparator-based PUF
Li et al. A 215-F² bistable physically unclonable function with an ACF of< 0.005 and a native bit instability of 2.05% in 65-nm CMOS process
Lee et al. A 354F 2 leakage-based physically unclonable function with lossless stabilization through remapping for low-cost IoT security
Shifman et al. An SRAM PUF with 2 independent bits/cell in 65nm
Tao et al. MVL‐PUFs: multiple‐valued logic physical unclonable functions
CN111130537B (zh) 一种可配置单稳态弱物理不可克隆函数电路
Xie et al. A compact weak PUF circuit based on MOSFET subthreshold leakage current
US20230092828A1 (en) Reliable multi-information entropy physical unclonable function (puf) for internet of things security
Song et al. A 3T eDRAM in-memory physically unclonable function with spatial majority voting stabilization
Li et al. A multi-port low-power current mode PUF using MOSFET current-division deviation in 65 nm technology
WO2023035689A1 (zh) 基于片上数字反馈自校准系统的真随机数发生器
CN113946882B (zh) 基于施密特触发器的超低功耗弱物理不可克隆函数电路
Shifman et al. A method to utilize mismatch size to produce an additional stable bit in a tilting SRAM-based PUF
CN105404739B (zh) 一种基于非对称天线效应的cmos片上恒稳定id产生电路
Li et al. Dynamic self-test scheme and authentication protocol for improving robustness of strong PUF
Yang et al. A 28 nm 512 Kb adjacent 2T2R RRAM PUF with interleaved cell mirroring and self-adaptive splitting for high density and low BER cryptographic key in IoT devices
Li et al. High performance bistable weak physical unclonable function for IoT security

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant