CN109686393A - 闪存设备及其编程方法 - Google Patents

闪存设备及其编程方法 Download PDF

Info

Publication number
CN109686393A
CN109686393A CN201811156414.8A CN201811156414A CN109686393A CN 109686393 A CN109686393 A CN 109686393A CN 201811156414 A CN201811156414 A CN 201811156414A CN 109686393 A CN109686393 A CN 109686393A
Authority
CN
China
Prior art keywords
voltage
line voltage
word line
level
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811156414.8A
Other languages
English (en)
Other versions
CN109686393B (zh
Inventor
申晧荣
吴明姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109686393A publication Critical patent/CN109686393A/zh
Application granted granted Critical
Publication of CN109686393B publication Critical patent/CN109686393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate

Abstract

一种闪存设备包括第一存储器单元、第二存储器单元、行解码器和偏置发生器。第一存储器单元是所选存储器单元，第二存储器单元是与连接到第一存储器单元的位线连接的未选存储器单元。行解码器控制要施加到第一存储器单元的字线电压并控制要施加到第二存储器单元的未选源极线电压。偏置发生器基于随环境温度而改变的第一字线晶体管的阈值电压来生成字线电压，并基于所选位线的电压电平来生成未选源极线电压。

Description

闪存设备及其编程方法
相关申请的交叉引用
本申请要求于2017年10月18日在韩国知识产权局递交的韩国专利申请No.10-2017-0135441的优先权，其全部公开内容通过引用合并于此。
技术领域
与示例性实施例一致的设备和方法涉及半导体存储器设备，更具体地，涉及闪存设备及其编程方法。
背景技术
半导体存储器指使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等半导体实现的存储器设备。半导体存储器设备被分类为易失性存储器设备(诸如动态随机存取存储器(DRAM)、静态RAM(SRAM)等)或非易失性存储器设备(诸如电可擦除可编程ROM(EEPROM)、闪存设备、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等)。
非易失性存储器即使在断电时也可以保持存储在其中的数据。特别是，闪存具有诸如高编程速度、低功耗、存储大量数据等优点。在非易失性存储器设备中，闪存设备正在被以各种方式用于实现存储介质，闪存设备使用浮置栅极方式以通过将电荷注入到由多晶硅形成的浮置栅极中来存储位信息。
包括在闪存设备中的存储器单元的特性可以根据环境温度而变化。存储器单元的特性的改变影响电荷注入浮置栅极，由此影响闪存设备的编程特性。因此，需要防止闪存设备的编程特性根据温度而劣化。
发明内容
一个或多个示例性实施例提供了一种闪存设备及其编程方法，其防止由于编程操作中的温度改变而导致的编程特性的劣化，并且使未选存储器单元的泄漏电流最小化。
根据示例性实施例，闪存设备包括第一存储器单元、第二存储器单元、行解码器和偏置发生器。第一存储器单元包括第一单元晶体管。第一晶体管的第一端子通过第一字线晶体管连接到所选位线，并且其第二端子连接到所选源极线。第二存储器单元包括第二单元晶体管。第二晶体管的第一端子通过第二字线晶体管连接到所选位线，并且其第二端子连接到未选源极线。
行解码器控制要施加到与第一字线晶体管的控制端子相连的第一字线的字线电压。行解码器控制要施加到所选源极线的所选源极线电压和要施加到未选源极线的未选源极线电压。偏置发生器基于随环境温度变化的第一字线晶体管的阈值电压生成字线电压。偏置发生器基于所选位线的电压电平生成未选源极线电压。
根据示例性实施例，闪存设备的编程方法对所选存储器单元进行编程。该方法包括：检测环境温度；基于检测到的环境温度生成字线电压；基于所述字线电压和所选位线的电压电平生成未选源极线电压；将所述字线电压施加到所述所选存储器单元；以及将所述未选源极线电压施加到所述未选存储器单元。
附图说明
通过参考附图详细描述其示例性实施例，上述和其他方面将变得显而易见。
图1是根据示例性实施例的闪存设备的框图。
图2是图1的存储器单元阵列的示例性电路图。
图3是图2的存储器单元的截面图。
图4是用于描述如何在所选位线处对所选存储器单元进行编程的电路图。
图5是示出图1的偏置发生器的示例性配置的框图。
图6是示出图5的温度检测电路的示例性配置的视图。
图7是用于描述电压根据图6的温度检测电路中的温度的改变的曲线图。
图8是示出图5的字线电压发生器的示例性配置的视图。
图9是示出图5的未选源极线电压发生器的示例性配置的视图。
图10是用于描述字线电压、未选源极线电压和由图5的偏置发生器生成的所选位线电压之间的关系的曲线图。
图11是根据示例性实施例的闪存设备的编程方法的流程图。
图12是包括图1的闪存设备的存储器系统的示例性框图。
具体实施方式
以下将参考附图清楚且详细地描述实施例，使得本领域普通技术人员实现本发明的实施例。
图1是根据示例性实施例的闪存设备的框图。
参考图1，闪存设备100包括存储器单元阵列110、行解码器120、位线选择电路130、数据输入/输出(I/O)电路140、控制电路150和偏置发生器160。
存储器单元阵列110通过字线WL和源极线SL连接到行解码器120。存储器单元阵列110通过位线BL连接到位线选择电路130。存储器单元阵列110包括多个存储器单元。例如，沿行方向布置的存储器单元可以共享一个字线或源极线，沿列方向布置的存储器单元可以共享一个位线。存储器单元中的每一个可以被配置为存储一个或多个位。稍后将更全面地描述存储器单元阵列110。
从偏置发生器160向行解码器120提供字线电压和源极线电压。行解码器120可以在编程操作或读取操作中选择字线。行解码器120可以将用于编程操作的字线电压(或编程电压)提供给所选字线。行解码器120可以将用于读取操作的字线电压(或读取电压)提供给所选字线。行解码器120可以在编程操作中选择源极线。行解码器120可以将用于编程操作的所选源极线电压提供给所选源极线。行解码器120可以将未选源极线电压提供给未选源极线。
可以从在偏置发生器160中包括的高压发生器165向行解码器120提供第一电压。备选地，可以从在偏置发生器160中包括的中间电压发生器166向行解码器120提供第二电压，该第二电压的电压电平低于第一电压的电压电平。例如，行解码器120可以在编程操作中将第二电压提供给所选源极线。在编程操作中，行解码器120可以将第一电压提供给存储器单元的耦合栅极(将在稍后描述)，并且可以将第二电压提供给存储器单元的擦除栅极(将在稍后描述)。在擦除操作中，行解码器120可以将第一电压提供给擦除栅极。
位线选择电路130可以在编程操作或读取操作中选择位线。在编程操作中，编程电流可以流到由位线选择电路130选择的位线。在编程操作中，可以将抑制电压施加到未被位线选择电路130选择的位线。在这种情况下，可以不对与未选位线相连的存储器单元进行编程。在读取操作中，读取电流可以流到由位线选择电路130所选的位线。
数据输入/输出电路140与位线选择电路130相连。数据输入/输出电路140可以在编程操作中从闪存设备100的外部接收编程数据DATA。例如，数据输入/输出电路140可以从存储器控制器(未示出)接收编程数据。数据输入/输出电路140可以在读取操作中将读取数据提供给闪存设备100的外部，例如，存储器控制器(未示出)。
控制电路150控制闪存设备100的整体操作。控制电路150可以通过使用从存储器控制器(未示出)提供的命令CMD和地址ADDR来控制闪存设备100的编程操作、读取操作和/或擦除操作。例如，控制电路150可以允许行解码器120基于地址ADDR选择字线和源极线。控制电路150可以允许行解码器120向所选字线提供字线电压并向所选源极线提供所选源极线电压。此外，控制电路150可以允许位线选择电路130选择与和编程操作或读取操作的目标相对应的存储器单元相连的位线。此外，控制电路150可以允许数据输入/输出电路140提供读取数据或接收编程数据。
控制电路150可以控制偏置发生器160。控制电路150可以根据编程操作、读取操作和擦除操作来控制由偏置发生器160输出到行解码器120的电压。例如，在编程操作中，控制电路150可以允许偏置发生器160确定要提供给所选字线的字线电压的电平、要提供给所选源极线的所选源极线电压的电平以及要提供给未选源极线的未选源极线电压的电平。
偏置发生器160生成要提供给行解码器120的电压。偏置发生器160可以包括高压发生器165和中间电压发生器166。然而，本公开可以不限于此。例如，偏置发生器160还可以包括用于生成各种电平的电压的电压发生器。例如，偏置发生器160还可以包括在编程操作中使用的字线电压发生器和未选源极线电压发生器。字线电压发生器和未选源极线电压发生器可以生成电压，其电平随环境温度而变化，这将参考图5进行描述。
高压发生器165可以在控制电路150的控制下生成第一电压，并且可以将第一电压提供给行解码器120。高压发生器165可以接收参考电压Vref并且可以生成电平高于参考电压Vref的第一电压。为此，偏置发生器160还可以包括高压振荡器(未示出)。可以在编程操作中将提供给行解码器120的第一电压施加到耦合栅极。
中间电压发生器166可以在控制电路150的控制下生成第二电压，并且可以将第二电压提供给行解码器120。中间电压发生器166可以接收参考电压Vref并且可以生成电平高于参考电压Vref且低于第一电压的第二电压。备选地，中间电压发生器166可以对在高压发生器165中生成的电压进行分压以生成第二电压。可以在编程操作中将提供给行解码器120的第二电压施加到所选的源极线和擦除栅极线。
图2是图1的存储器单元阵列的示例性电路图。
图2的存储器单元阵列110被示出为包括分裂栅极型的浮置栅极存储器单元。然而，本公开可以不限于此。因此，图1的闪存设备100可以包括与图2的存储器单元阵列110不同的存储器单元阵列。
存储器单元阵列110可以包括形成在半导体衬底中的多个存储器单元。假设存储器单元阵列110包括m×n个存储器单元。可以在半导体衬底中形成位线BL1、BL2、......BLn-1和BLn，字线WL1、WL2、......WLm-1和WLm，耦合栅极线CG1、CG2、......CGm-1和CGm，源极线SL1至SLm/2，以及，与多个存储器单元连接的擦除栅极线EG1至EGm/2。多个存储器单元可以连接到不同的字线或不同的位线。也就是说，存储器单元阵列110可以是NOR闪速类型的存储器单元阵列。
存储器单元阵列110可以包括第一存储器单元111和第二存储器单元112。第一存储器单元111包括第一字线晶体管Trw1和第一单元晶体管Trc1。第一存储器单元111与第一字线WL1、第一耦合栅极线CG1、第一擦除栅极线EG1、第一源极线SL1和第一位线BL1连接。
第一字线晶体管Trw1包括连接到第一位线BL1的第一端子(或第一端)，通过第一单元晶体管Trc1连接到第一源极线SL1的第二端子(或第二端)以及连接到第一字线WL1的控制端子。当提供给第一字线WL1的电压大于第一字线晶体管Trw1的阈值电压时，第一字线晶体管Trw1可以在第一端子和第二端子之间形成沟道区域。可以根据第一字线晶体管Trw1的特性来确定阈值电压。提供给第一字线WL1的电压可以确定施加到第一位线BL1的位线电压。施加到第一位线BL1的位线电压的电平可以对应于第一字线WL1的电压和第一字线晶体管Trw1的阈值电压之间的差。
第一单元晶体管Trc1包括通过第一字线晶体管Trw1连接到第一位线BL1的第一端子(或第一端)，连接到第一源极线SL1的第二端子(或第二端)，以及连接到第一耦合栅极线CG1的控制端子。此外，第一单元晶体管Trc1还可以包括浮置栅极，在编程操作中将电荷注入到浮置栅极中。在编程操作中，可以基于提供给第一耦合栅极线CG1的电压将热载流子注入到第一单元晶体管Trc1的浮置栅极中。以下，假设第一存储器单元111是被选择用于编程操作的存储器单元。
提供给第一源极线SL1的电压和施加到第一位线BL1的电压之间的电势差可以生成热载流子。为此，施加到第一源极线SL1的电压的电平可以高于施加到第一位线BL1的电压的电平。提供给与第一源极线SL1相邻的第一擦除栅极线EG1的电压的电平可以与施加到第一源极线SL1的电压的电平相同。提供给第一耦合栅极线CG1的电压生成强电场，使得热载流子注入到浮置栅极中。因此，可以将高电压施加到第一耦合栅极线CG1。
由于生成大量热载流子或者将大量热载流子注入到浮置栅极中，可以改善第一存储器单元111的编程特性。在施加到第一源极线SL1的电压的电平增加的情况下，提供给第一源极线SL1的电压和施加到第一位线BL1的电压之间的电势差可以增加。这可以意味着生成的热载流子的量增加。备选地，在施加到第一耦合栅极线CG1的电压的电平增加的情况下，注入到浮置栅极中的热载流子的量可以增加。
然而，在增加要施加到第一源极线SL1或第一耦合栅极线CG1的电压的情况下，可以将增加的电压施加到与第一源极线SL1或第一耦合栅极线CG1相连的其他存储器单元。也就是说，可以将电子注入到未被选择的另一存储器单元的浮置栅极中，或者可以从另一存储器单元的浮置栅极中弹出电子。例如，在施加到第一源极线SL1的电压的电平增加的情况下，即使与第一存储器单元11共享第一源极线SL1的第二存储器单元112或在行方向上与第一存储器单元111相邻的存储器单元未被选择，第二存储器单元112或所述相邻存储器单元也可以在编程操作中被编程。
在施加到第一位线BL1的电压的电平减小的情况下，提供给第一源极线SL1的电压和施加到第一位线BL1的电压之间的电势差可以增加。也就是说，由于生成的热载流子的量增加，所以可以改善编程特性。在施加到第一字线WL1的电压的电平减小的情况下，施加到第一位线BL1的电压的电平可以减小。此外，可以最小化对连接到第一字线WL1或第一位线BL1的另一存储器单元的影响。
第二存储器单元112包括第二字线晶体管Trw2和第二单元晶体管Trc2。第二字线晶体管Trw2包括连接到第一位线BL1的第一端子(或第一端)，通过第二单元晶体管Trc2连接到第一源极线SL1的第二端子(或第二端)以及连接到第二字线WL2的控制端子。第二单元晶体管Trc2包括通过第二字线晶体管Trw2连接到第一位线BL1的第一端子(或第一端)，连接到第一源极线SL1的第二端子(或第二端)，以及连接到第二耦合栅极线CG2的控制端子。
第二存储器单元112与第二字线WL2、第二耦合栅极线CG2、第一擦除栅极线EG1、第一源极线SL1和第一位线BL1连接。第二存储器单元112可以与第一存储器单元111共享第一擦除栅极线EG1和第一源极线SL1。第二存储器单元112可以在列方向上与第一存储器单元111相邻地设置。第一存储器单元111和第二存储器单元112可以具有相同的结构，因此，这里将不再重复详细描述。
图3是图2的第一存储器单元的截面图。
参考图3，第一存储器单元111包括位线连接区域BL、字线连接区域WL、源极线连接区域SL、耦合栅极CG、浮置栅极FG和擦除栅极EG。为了便于描述，将参考图2的附图标号或字符对图3进行描述。
位线连接区域BL和源极线连接区域SL可以形成在半导体衬底中。例如，半导体衬底可以是P型半导体衬底。位线连接区域BL和源极线连接区域SL可以是半导体衬底的N掺杂区域。位线连接区域BL与第一位线BL1连接。位线电压Vb1被施加到位线连接区域BL。源极线连接区域SL与第一源极线SL1连接。源极线电压Vs1被施加到源极线连接区域SL。在位线连接区域BL和源极线连接区域SL之间形成沟道区域。电子可以在沟道区域中流动。在编程操作中，电子可以从位线连接区域BL转移到源极线连接区域SL。
字线连接区域WL形成在沟道区域上。可以在字线连接区域WL和半导体衬底之间形成绝缘层。字线连接区域WL与第一字线WL1连接。字线电压Vw1被施加到字线连接区域WL。字线连接区域WL可以控制源极线连接区域SL和位线连接区域BL之间的电子转移或电流流动。
位线连接区域BL、源极线连接区域SL和字线连接区域WL可以形成第一字线晶体管Trw1。当字线电压Vw1的电平超过第一字线晶体管Trw1的阈值电压的电平时，电子可以在沟道区域中转移。在编程操作中，字线电压Vw1和阈值电压之间的电平差可以对应于位线电压Vb1。
当从顶部观看时，浮置栅极FG形成为不与沟道区域上的字线连接区域WL重叠。可以在字线连接区域WL和半导体衬底之间形成绝缘层。在编程操作中，从位线连接区域BL转移到源极线连接区域SL的电子被注入到浮置栅极FG中。
耦合栅极CG形成在浮置栅极FG上。可以在耦合栅极CG和浮置栅极FG之间形成绝缘层。耦合栅极CG与第一耦合栅极线CG1连接。耦合栅极电压Vcg被施加到耦合栅极CG。在编程操作中，可以将在高压发生器165中生成的第一电压施加到耦合栅极CG。可以由于第一电压在耦合栅极CG和半导体衬底之间形成电场，因此，可以将在沟道区域中转移的电子注入到浮置栅极FG中。位线连接区域BL、源极线连接区域SL、浮置栅极FG和耦合栅极CG可以形成第一单元晶体管Trc1。
擦除栅极EG形成在源极线连接区域SL上。可以在擦除栅极EG和源极线连接区域SL之间形成绝缘层。擦除栅极EG与浮置栅极FG相邻设置。擦除栅极EG与第一擦除栅极线EG1连接。擦除栅极电压Veg被施加到擦除栅极EG。在擦除操作中，可以将在高压发生器165中生成的第一电压施加到擦除栅极EG。可以由于第一电压在擦除栅极EG和浮置栅极FG之间形成电场，因此，注入到浮置栅极FG中的电子可以隧穿到擦除栅极EG中。
由位线连接区域BL、源极线连接区域SL和字线连接区域WL形成的第一字线晶体管Trw1的阈值电压随着环境温度的增加而减小。在低温下，随着第一字线晶体管Trw1的阈值电压的电平增加，在源极线连接区域SL和位线连接区域BL之间流动的电流减小。因此，在低温下，第一存储器单元111的编程特性变差。在高温下，随着阈值电压的电平减小，施加到位线连接区域BL的电压的电平增加。在这种情况下，提供给与第一存储器单元111共享位线的另一存储器单元的位线电压的电平可以增加，从而导致泄漏电流。
确定施加到根据示例性实施例的存储器单元的电压，以解决可能基于环境温度而发生的上述问题。下表1示出了根据示例性实施例的位线电压Vb1、源极线电压Vs1、字线电压Vw1、耦合栅极电压Vcg和擦除栅极电压Veg。
【表1】
参考表1，在编程操作中，第一存储器单元111被分类为所选存储器单元，与未选位线和所选源极线连接的存储器单元，或者与所选位线和未选源极线连接的存储器单元。所选存储器单元意指与所选位线和所选源极线相连的并且对应于编程操作的目标的存储器单元。
在第一存储器单元111是所选存储器单元的情况下，字线电压Vw1的电平可以随着温度增加而减小。在环境温度为-40℃的情况下，字线电压Vw1的电平指示为“c1”。在环境温度为25℃的情况下，字线电压Vw1的电平指示为低于“c1”的“c2”。在环境温度为125℃的情况下，字线电压Vw1的电平指示为低于“c2”的“c3”。即使温度变化，也可以将具有均匀电平“a1”的位线电压Vb1施加到第一存储器单元111。
位线电压Vb1可以与字线电压Vw1和字线晶体管的阈值电压之间的电势差相同。阈值电压的电平可以随着环境温度的增加而减小。当环境温度为-40℃时，阈值电压的电平可以是(c1-a1)。当环境温度为25℃时，阈值电压的电平可以是(c2-a1)。当环境温度为125℃时，阈值电压的电平可以是(c3-a1)。也就是说，可以将随温度变化的字线电压Vw1施加到第一存储器单元111，使得位线电压Vb1被均匀地保持。
在低温下选择的存储器单元中，字线电压Vw1的电平具有较高的电平。在这种情况下，可以防止由于阈值电压电平增加而导致的沟道区域的减小。也就是说，可以在低温下改善编程特性。在高温下选择的存储器单元中，字线电压Vw1的电平具有较低的电平。在这种情况下，位线电压Vb1的电平可以被均匀地保持，否则该电平将由于阈值电压的电平减小而增加。也就是说，可以防止编程电流由于源极线电压Vs1和位线电压Vb1之间的电势差的减小而减小。也就是说，可以在高温下改善编程特性。
另外，可以在编程操作中将热载流子注入到所选存储器单元的浮置栅极中。为了形成用于生成热载流子的电势差，源极线电压Vs1可以被设置为“b1”，其是电平高于位线电压Vb1的电压。耦合栅极电压Vcg可以被设置为“d1”，其是电平高于字线电压Vw1和源极线电压Vs1的电压，使得热载流子被注入到浮置栅极中。此外，擦除栅极电压Veg可以被设置为“b1”，其是电平与源极线电压Vs1的电干相同的电压。
在第一存储器单元111是与未选位线和所选源极线连接的存储器单元的情况下，字线电压Vw1的电平可以随着温度增加而减小。类似于所选存储器单元，随着环境温度增加到-40℃、25℃和125℃，字线电压Vw1的电平减小到“c1”、“c2”和“c3”。未选位线的位线电压Vb1可以被设置为“a2”，其是防止编程操作的抑制电压。作为抑制电压，“a2”的电平高于“a1”。由于第一字线晶体管Trw1的阈值电压在高温下减小，因此字线电压Vw1的电平减小与阈值电压电平的减小量一样多。在这种情况下，可以防止由于阈值电压电平的降低而导致的沟道区域的增加。也就是说，可以通过减小阈值电压电平来抑制泄漏电流。
与所选存储器单元共享源极线的存储器单元可以与所选存储器单元共享字线、耦合栅极线和擦除栅极线。因此，可以向与未选位线和所选源极线连接的存储器单元提供与所选存储器单元相同的源极线电压Vs1、字线电压Vw1、耦合栅极电压Vcg和擦除栅极电压Veg。
在第一存储器单元111与所选位线和未选源极线连接的情况下，电压电平可以不随温度变化。字线电压Vw1的电平可以被设置为“0”。由于与所选存储器单元共享位线，因此位线电压Vb1可以被设置为“a1”。为了最小化泄漏电流，可以使位线电压Vb1和源极线电压Vs1之间的电势差最小化。也就是说，源极线电压Vs1可以被调整为“a1”，使得最小限度地生成热载流子，该电压“a1”是电平与位线电压Vb1的电平相同的电压。
与所选位线和未选源极线连接的存储器单元不共享字线、耦合栅极线和擦除栅极线。提供给与所选位线和未选源极线相连的存储器单元的字线电压Vw1、耦合栅极电压Vcg和擦除栅极电压Veg可以是“0”。
图4是用于描述如何在所选位线处对所选存储器单元进行编程的电路图。
在示例性实施例中，除了所选存储器单元外，图4中示出了与所选存储器单元共享位线的存储器单元。这里，假设所选位线是图2的第一位线BL1。为了便于描述，将参考图1的附图标号或字符对图4进行描述。参考图4，通过第一位线BL1执行编程操作的闪存设备100的配置包括第一存储器单元111、第一位线选择晶体管131、传输门141、数据缓冲电路142以及下拉晶体管143。
第一存储器单元111是被选择用于编程操作的存储器单元。连接到第一存储器单元111的源极线将所选源极线电压Vss1提供给第一存储器单元111。所选源极线电压Vss1是从中间电压发生器166生成的第二电压。可以向第一存储器单元111提供耦合栅极电压Vcg，该耦合栅极电压Vcg是用于编程操作的高电压。可以向第一存储器单元111提供字线电压Vw1。在这种情况下，第一位线BL1的电压电平可以与字线电压Vw1和第一字线晶体管Trw1的阈值电压之间的电势差相同。基于所选源极线电压Vss1、字线电压Vw1和第一位线BL1的电压，编程单元电流iPC可以流过第一存储器单元111。
存储器设备100可以包括与第一位线BL1相连的第三存储器单元至第m存储器单元113、114......11m。假设在编程操作中，行解码器120未选择第三存储器单元113至第m存储器单元11m。第三存储器单元113至第m存储器单元11m可以与第一存储器单元111共享第一位线BL1，并且可以分别连接到与和第一存储器单元111相连的源极线不同的源极线。第三存储器单元113至第m存储器单元1 1m可以分别连接到与第一存储器单元111和不同栅极线相连的耦合栅极线。第三存储器单元113至第m存储器单元11m可以分别连接到与连接到第一存储器单元111的字线不同的字线。第三存储器单元113至第m存储器单元11m中的每一个的字线电压和耦合栅极电压可以是“0”。
第三存储器单元113至第m存储器单元11m中的每一个的位线电压电平可以与施加至第一存储器单元111的字线电压Vw1与第一字线晶体管Trw1的阈值电压之间的差相同。可以从对应的源极线向第三存储器单元113至第m存储器单元11m提供未选源极线电压Vus1。即使字线电压为“0”，也可以根据位线电压和未选源极线电压Vus1之间的电势差生成泄漏电流iLCK。
编程电流iPGM可以与流到第一存储器单元111的编程单元电流iPC以及由第三存储器单元113至第m存储器单元11m生成的泄漏电流iLCK的和相同。在位线电压的电平小于未选源极线电压Vus1的情况下，泄漏电流可以从未选源极线流到第一位线BL1。在这种情况下，由于编程单元电流iPC减小，所以第一存储器单元111的编程特性可能变得劣化。在位线电压的电平大于未选源极线电压Vus1的情况下，泄漏电流可以从第一位线BL1流到未选源极线。在这种情况下，由于编程单元电流iPC增加，所以功耗可能增加。
随着环境温度变化，字线晶体管的阈值电压可以变化，从而导致与所选存储器单元连接的位线的电压电平的改变。也就是说，在未选源极线电压Vus1具有固定电压电平的情况下，如果位线电压随温度变化，则生成泄漏电流iLCK的概率较高。因此，根据示例性实施例的未选源极线电压Vus1的电压电平可以与位线电压电平相同。在这种情况下，可以使泄漏电流iLCK最小化，因此，可以改善编程特性。
第一位线选择晶体管131可以包括在位线选择电路130中。位线选择电路130可以包括与多个位线连接的多个位线选择晶体管。第一位线选择晶体管131包括与第一位线BL1连接的第一端子、与传输门141连接的第二端子以及接收位线选择信号BS的控制端子。第一位线选择晶体管131可以响应于位线选择信号BS而选择第一位线BL1，使得编程电流iPGM流过其中。
传输门141可以包括在数据输入/输出电路140中。传输门141可以包括并联连接的不同类型的晶体管。例如，传输门141可以包括并联连接的NMOS晶体管和PMOS晶体管。NMOS晶体管包括与第一位线选择晶体管131的第二端子连接的第一端子、与数据缓冲电路142连接的第二端子以及接收编程信号PGM的控制端子。PMOS晶体管包括与第一位线选择晶体管131的第二端子连接的第一端子、与数据缓冲电路142连接的第二端子以及接收反相编程信号PGM′的控制端子。当NMOS晶体管接收编程信号PGM或PMOS晶体管接收反相编程信号PGM′时，传输门141可以输出编程电流iPGM，使得执行编程操作。
数据缓冲电路142可以包括在数据输入/输出电路140中。数据缓冲电路142可以输出编程电流iPGM，使得执行与接收到的数据输入信号DIN相对应的编程操作。数据缓冲电路142可以包括CMOS反相器。CMOS反相器可以包括接收数据输入信号DIN的PMOS晶体管和NMOS晶体管。PMOS晶体管可以包括接收电源电压VDD的第一端子、与传输门141连接的第二端子以及接收数据输入信号DIN的控制端子。NMOS晶体管可以包括与传输门141连接的第一端子、与下拉晶体管143连接的第二端子以及接收数据输入信号DIN的控制端子。数据缓冲电路142可以在从接收数据输入信号DIN的时间点开始的给定时间期间延迟编程操作。
下拉晶体管143可以包括在数据输入/输出电路140中。下拉晶体管143包括与数据缓冲电路142连接的第一端子、接地的第二端子以及接收下拉信号PD的控制端子。当接收到下拉信号PD时，编程电流iPGM可以流过下拉晶体管143。可以通过使用下拉晶体管143在数据输入/输出电路140中执行主动下拉功能。
图5是示出图1的偏置发生器的示例性配置的框图。
参考图5，偏置发生器160包括温度检测电路161、偏置控制器162、字线电压发生器163和未选源极线电压发生器164。尽管未在图5中示出，偏置发生器160还可以包括图1的高压发生器165和中间电压发生器166。
温度检测电路161检测环境温度。温度检测电路161可以包括温度检测元件，该温度检测元件具有随温度变化的特性，以便检测环境温度。温度检测电路161可以根据环境温度的改变而生成用于改变字线电压Vw1或未选源极线电压Vus1的温度检测信号TS。
偏置控制器162基于检测到的温度控制字线电压Vw1的电平。偏置控制器162可以从温度检测电路161接收温度检测信号TS。偏置控制器162可以基于温度检测信号TS确定环境温度，并且可以允许字线电压发生器163调整要施加到在编程操作中的所选字线的字线电压Vw1。偏置控制器162可以生成用于控制字线电压发生器163的字线电压控制信号WCS。偏置控制器162在图5中被示出为与温度检测电路161相分离的组件，但是本公开可以不限于此。例如，偏置控制器162可以包括在温度检测电路161中。
可以将字线电压控制信号WCS提供给字线电压发生器163，使得字线电压Vw1的电平被调整。偏置控制器162可以对字线电压控制信号WCS进行编程，使得字线电压Vw1的电平根据检测到的温度来调整。偏置控制器162可以确定字线晶体管的阈值电压的电平，其对应于检测到的温度。例如，可以在偏置控制器162中预先设置关于字线晶体管的阈值电压的电平的信息，其对应于检测的温度，并且偏置控制器162可以选择与温度检测信号TS相对应的阈值电压电平信息。偏置控制器162可以根据所选阈值电压电平信息，生成用于调整字线电压Vw1的字线电压控制信号WCS。
字线电压发生器163生成要施加给在编程操作中的所选字线的字线电压Vw1。字线电压发生器163可以从偏置控制器162接收字线电压控制信号WCS。字线电压发生器163可以响应于字线电压控制信号WCS来调整字线电压Vw1的电平。例如，字线电压发生器163可以包括可变电阻器，并且响应于字线电压控制信号WCS，可以通过调整可变电阻器的电阻值来调整字线电压Vw1的电平。由此生成的字线电压Vw1被提供给图1的行解码器120。行解码器120将字线电压Vw1提供给编程操作中的所选字线。
字线电压发生器163可以生成字线电压Vw1，所述字线电压Vw1的电压电平随着环境温度增加而变小。字线电压发生器163可以将字线电压Vw1的电平减小与存储器单元的阈值电压一样多的减小量，该减小量对应于温度的增加量。因此，字线电压Vw1和阈值电压之间的电势差可以被均匀地保持。也就是说，可以在编程操作中均匀地保持所选位线电压。
未选源极线电压发生器164生成要施加给在编程操作中的未选源极线的未选源极线电压Vus1。未选源极线电压发生器164可以从字线电压发生器163接收字线电压Vw1。未选源极线电压发生器164可以生成与所选位线电压具有相同电压电平的未选源极线电压Vus1。
未选源极线电压发生器164可以包括与要编程的存储器单元的晶体管具有相同特性的晶体管。也就是说，在未选源极线电压发生器164中，可以通过使用与存储器单元的字线晶体管具有相同阈值电压的晶体管来实现与存储器单元相同的环境。因此，可以在不检测所选位线电压的情况下生成与所选位线电压相同的电压。由此生成的未选源极线电压Vus1被提供给图1的行解码器120。行解码器120将未选源极线电压Vus1提供给未选源极线。
图6是示出图5的温度检测电路的示例性配置的视图。
图6的温度检测电路161可以被理解为用于检测环境温度的一个范例。温度检测电路161可以以各种方式检测环境温度，并且可以不限于图6的实施例。
参考图6，温度检测电路161包括第一放大器Amp1、第一晶体管TR1和第二晶体管TR2、双极晶体管(或双极结型晶体管)BJT、第一比较器Cmp1至第三比较器Cmp3、第一延迟电路Dly1至第三延迟电路Dly3以及温度编码电路161_1。
第一放大器Amp1可以放大参考电压Vref。第一放大器Amp1可以包括接收参考电压Vref的第一输入端子、与第三节点n3连接的第二输入端子以及与第一晶体管TR1和第二晶体管TR2的控制端子连接的输出端子。可以通过第一放大器Amp1将第一节点n1的电压电平和第二节点n2的电压电平控制为大于参考电压Vref的电平。
第一晶体管TR1包括接收电源电压VDD的第一端子、与第一节点n1连接的第二端子以及与第一放大器Amp1的输出端子连接的控制端子。第二晶体管TR2包括接收电源电压VDD的第一端子、与第四节点n4连接的第二端子以及与第一放大器Amp1的输出端子连接的控制端子。第一晶体管TR1和第二晶体管TR2可以是PMOS晶体管。当参考电压Vref被输入到第一放大器Amp1时，参考电流可以流过第一晶体管TR1，并且可变温度电流可以流过第二晶体管TR2。
第一电阻器R1至第三电阻器R3可以串联连接以对放大的参考电压进行分压。第一电阻器R1包括连接到第一节点n1的第一端子和连接到第二节点n2的第二端子。第二电阻器R2包括连接到第二节点n2的第一端子以及连接到第三节点n3的第二端子。第三电阻器R3包括连接到第三节点n3的第一端子和接地的第二端子。图6中示出了三个电阻器串联连接的示例，但串联连接的电阻器的数量可以不受限制。
双极晶体管BJT可以随着温度增加而具有大电阻值。双极晶体管BJT连接到第四节点n4。双极晶体管BJT可以是PNP双极晶体管。可变温度电流随双极晶体管BJT的电阻值的改变而变化，因此，第四节点n4的电压变化。第四节点n4的电压可以随着环境温度增加而减小。双极晶体管BJT作为温度检测元件在图6中示出。然而，本公开可以不限于此。例如，可以使用其特性随温度变化的各种元件来代替双极晶体管BJT。
第一比较器Cmp1可以放大第一节点n1和第四节点n4之间的电势差，以将第一节点n1的电压与第四节点n4的电压进行比较。第一比较器Cmp1可以包括连接到第一节点n1的第一输入端子、与第四节点n4连接的第二输入端子以及与第一延迟电路Dly1连接的输出端子。第一比较器Cmp1可以被配置为基于对第一节点n1的电压与第四节点n4的电压的比较来输出比较电压。例如，第一比较器Cmp1可以被配置为当第四节点n4的电压电平高于第一节点n1的电压电平时，输出具有较高电平的比较电压。第二比较器Cmp1可以被配置为当第四节点n4的电压电平低于第一节点n1的电压电平时，输出具有较低电平的比较电压。
第二比较器Cmp2可以放大第二节点n2和第四节点n4之间的电势差，以将第二节点n2的电压与第四节点n4的电压进行比较。第二放大器Cmp2可以包括连接到第二节点n2的第一输入端子、与第四节点n4连接的第二输入端子以及与第二延迟电路Dly2连接的输出端子。第二比较器Cmp2可以被配置为基于对第二节点n2的电压与第四节点n4的电压的比较来输出比较电压。第三比较器Cmp3可以放大第三节点n3和第四节点n4之间的电势差，以将第三节点n3的电压与第四节点n4的电压进行比较。第三放大器Cmp3可以包括连接到第三节点n3的第一输入端子、与第四节点n4连接的第二输入端子以及与第三延迟电路Dly3连接的输出端子。第三比较器Cmp3可以被配置为基于对第三节点n3的电压与第四节点n4的电压的比较来输出比较电压。
第一延迟电路Dly1可以延迟来自第一比较器Cmp1的比较电压，并且可以将延迟的电压输出到温度编码电路161_1。第二延迟电路Dly2可以延迟来自第二比较器Cmp2的比较电压，并且可以将延迟的电压输出到温度编码电路161_1。第三延迟电路Dly3可以延迟来自第三比较器Cmp3的比较电压，并且可以将延迟的电压输出到温度编码电路161_1。
温度编码电路161_1接收从第一延迟电路Dly1至第三延迟电路Dly3输出的电压。由第一延迟电路Dly1至第三延迟电路Dly3输出的电压电平可以随环境温度的改变而变化。温度编码电路161_1基于接收到的电压生成温度检测信号TS。可以将温度检测信号TS提供给图5的偏置控制器162。温度编码电路161_1可以基于检测到的温度将温度检测信号TS编码为偏置控制器162能够处理的信号。
图7是用于描述电压根据图6的温度检测电路中的温度的改变的曲线图。
在图7中，横轴表示温度，纵轴表示电压。图7的曲线图示出了根据温度的改变的第一节点电压Vn1至第四节点电压Vn4的电压电平。第一节点电压Vn1至第四节点电压Vn4分别指示图6的第一节点n1至第四节点n4的电压。为了便于描述，将参考图6的附图标号或字符对图7进行描述。
第一节点电压Vn1至第三节点电压Vn3是由串联连接的第一电阻器R1至第三电阻器R3进行分压的电压。第一节点电压Vn1具有高于第二节点电压Vn2的电压电平，第二节点电压Vn2具有高于第三节点电压Vn3的电压电平。第四节点电压Vn4随由于温度改变而导致的双极晶体管BJT的特性改变而变化。第四节点电压Vn4根据环境温度的增加而减小。
温度检测电路161可以基于从第一比较器Cmp1至第三比较器Cmp3输出的电压生成温度检测信号TS。第一比较器Cmp1可以比较第一节点电压Vn1和第四节点电压Vn4。第二比较器Cmp2可以比较第二节点电压Vn2和第四节点电压Vn4。第三比较器Cmp3可以比较第三节点电压Vn3和第四节点电压Vn4。基于上述结果，偏置控制器162可以允许字线电压发生器163改变用于编程操作的所选字线电压Vw1和未选源极线电压Vus1的电压电平。
图8是示出图5的字线电压发生器的示例性配置的视图。
图8的字线电压发生器163可以被理解为用于生成编程操作中的所选字线电压Vw1的一个范例。字线电压发生器163可以以各种方式生成字线电压Vw1。参考图8，字线电压发生器163可以包括第二放大器Amp2、第三晶体管TR3和可变电阻器单元163_1。
第二放大器Amp2可以放大参考电压Vref。第二放大器Amp2可以包括接收参考电压Vref的第一输入端子、与可变电阻器单元163_1连接的第二输入端子以及与第三晶体管TR3的控制端子连接的输出端子。从第三晶体管TR3施加到可变电阻器单元163_1的电压可以由第二放大器Amp2放大。
第三晶体管TR3包括接收电源电压VDD的第一端子、与可变电阻器单元163_1连接的第二端子以及与第二放大器Amp2的输出端子连接的控制端子。第三晶体管TR3可以是PMOS晶体管。当参考电压Vref输入到第二放大器Amp2时，用于生成字线电压Vw1的可变参考电流可以流过第三晶体管TR3。
可变电阻器单元163_1可以包括至少一个可变电阻器以及用于输出字线电压Vw1的输出端子，可变电阻器的电阻值根据字线电压控制信号WCS而改变。例如，可变电阻器可以形成在第三晶体管TR3的第二端子和第二放大器Amp2的第二输入端子之间。备选地，可变电阻器可以形成在第三晶体管TR3的第二端子和可变电阻器单元163_1的输出端子之间。备选地，可变电阻器可以形成在第二放大器Amp2的第二端子和地之间。也就是说，可变电阻器单元163_1可以被配置为输出随可变电阻器的电阻值而变化的字线电压Vw1。
可变电阻器单元163_1可以响应于字线电压控制信号WCS而生成字线电压Vw1。可以根据字线电压控制信号WCS确定包括在可变电阻器单元163_1中的可变电阻器的电阻值。由于字线电压控制信号WCS指示环境温度，因此可变电阻器的电阻值的改变取决于温度的改变。当温度变化时，可以基于在图1的存储器单元阵列110中包括的存储器单元的阈值电压的改变来确定可变电阻器的电阻值。
基于可变电阻器的电阻值的改变，可变电阻器单元163_1可以对参考电压Vref进行分压或放大，以生成字线电压Vw1。由此生成的字线电压Vw1在编程操作中被提供给所选存储器单元。由于温度改变而导致的所选存储器单元的阈值电压电平的变化可以与由可变电阻器单元163_1生成的字线电压Vw1的电平的变化相同，或者可以在特定范围内。
图9是示出图5的未选源极线电压发生器的示例性配置的视图。
图9的未选源极线电压发生器164可以被理解为用于生成未选源极线电压Vus1的一个范例。未选源极线电压发生器164可以以各种方式生成未选源极线电压Vus1。参考图9，未选源极线电压发生器164可以包括第四晶体管TR4至第六晶体管TR6。
第四晶体管TR4可以包括接收电源电压VDD的第一端子、与第五晶体管TR5的第一端子连接的第二端子以及接收反相编程信号PGM′的控制端子。第四晶体管TR4可以是PMOS晶体管。在编程操作中，第四晶体管TR4可以是饱和的，因此，可以驱动未选源极线电压发生器164。与图9的配置不同，可以省略第四晶体管TR4。
第五晶体管TR5包括与第四晶体管TR4的第二端子连接的第一端子、输出未选源极线电压Vus1的第二端子以及接收字线电压Vw1的控制端子。可以向第五晶体管TR5的控制端子提供从图5的字线电压发生器163输出的字线电压Vw1。第五晶体管TR5可以与存储器单元的晶体管具有相同的特性。也就是说，第五晶体管TR5可以与存储器单元具有相同的阈值电压。第五晶体管TR5的第二端子的电压可以与字线电压Vw1和阈值电压之间的差相同。因此，字线电压Vw1和阈值电压之间的电势差可以与未选源极线电压Vus1相同。
在编程操作中，与所选存储器单元连接的位线的电压电平可以与施加到所选字线的字线电压Vw1和阈值电压之间的差相同。因此，可以输出电压电平与所选位线的电压电平相同的未选源极线电压Vus1。也就是说，通过第五晶体管TR5，可以将未选源极线电压Vus1控制为具有用于编程操作的所选位线的电压电平。
第六晶体管TR6可以包括与第五晶体管TR5的第二端子连接的第一端子、接地的第二端子以及接收下拉信号PD的控制端子。当接收到下拉信号PD时，编程电流iPGM可以在第六晶体管TR6的第一端子和第二端子之间流动。编程电流iPGM可以与在编程操作中流向所选位线的电流相同。第六晶体管TR6可以与图4的下拉晶体管143具有相同的特性。
图10是用于描述字线电压、未选源极线电压和由图5的偏置发生器生成的所选位线电压之间的关系的曲线图。
在图10中，横轴表示温度，纵轴表示电压。图10的曲线图示出了当温度变化时，字线电压Vw1、未选源极线电压Vus1和所选位线电压Vb1的电平。粗实线指示字线电压Vw1。实线指示未选源极线电压Vus1。虚线指示位线电压Vb1。为了便于描述，将参考图5的附图标号或字符对图10进行描述。
字线电压Vw1由字线电压发生器163生成。随着温度增加，存储器单元的阈值电压电平减小。字线电压发生器163可以将字线电压Vw1的电平减小与存储器单元的阈值电压的减小量一样多。例如，随着温度增加，字线电压发生器163可以逐步地减小字线电压Vw1的电平。当由于温度的增加而导致的存储器单元的阈值电压电平的减小量超过特定范围时，字线电压发生器163可以降低字线电压Vw1的电平。
所选位线电压Vb1可以具有与编程操作中的字线电压Vw1和存储器单元的阈值电压之间的差相对应的电压电平。如上所述，阈值电压电平可以随着温度增加而减小，并且随着温度增加，可以通过字线电压发生器163逐步地减小字线电压Vw1的电平。因此，所选位线电压Vb1的电平具有齿波形。所选位线电压Vb1的最小值和最大值之间的差可以在特定范围(例如，参考范围)内。
未选源极线电压Vus1的电平可以与位线电压Vb1的电平相同。未选源极线电压发生器164可以接收字线电压Vw1，并且可以输出与字线电压Vw1和阈值电压之间的差相对应的电压作为未选源极线电压Vus1。因此，未选源极线电压Vus1可以具有与所选位线电压Vb1相同的齿波形。
总之，在编程操作中，偏置发生器160生成随温度减小而增加的字线电压Vw1。也就是说，在低温下，可以根据包括在存储器单元中的字线晶体管的阈值电压的增加来防止编程特性由于沟道区域的减小而减弱。偏置发生器160生成随着温度增加而减小的字线电压Vw1。也就是说，在高温下，位线电压可以随着字线晶体管的阈值电压减小而增加，因此，可以减小源极线电压和位线电压之间的电势差。这可以意味着防止热载流子的量减少。
偏置发生器160可以使与所选位线和未选源极线连接的存储器单元中的位线连接区域和源极线连接区域之间的电势差最小化。也就是说，在编程操作中，可以防止在与未选源极线连接的存储器单元处生成的泄漏电流。此外，当温度增加时，在与未选位线和所选源极线连接的存储器单元中，偏置发生器160可以减小字线电压Vw1，从而减小泄漏电流。也就是说，当字线电压减小时，由于沟道区域的增加而生成泄漏电流的概率可以变低。因此，可以防止电子注入未选存储器单元的浮置栅极或者弹入到未选存储器单元的浮置栅极或从未选存储器单元的浮置栅极中弹出。
图11是根据示例性实施例的闪存设备的编程方法的流程图。
参考图11，在图1的闪存设备100中执行闪存设备的编程方法。为了便于描述，将参考图1和图5的附图标号或字符对图11的流程图进行描述。
在操作S110中，偏置发生器160感测存储器设备100的环境温度。可以通过包括在偏置发生器160中的温度检测电路161检测环境温度。温度检测电路161可以检测环境温度并且可以将温度检测信号TS提供给偏置控制器162。偏置控制器162可以基于温度检测信号TS将字线电压控制信号WCS提供给字线电压发生器163。
在操作S120中，包括在偏置发生器160中的字线电压发生器163基于字线电压控制信号WCS生成字线电压Vw1。字线电压发生器163基于检测到的温度生成字线电压Vw1。字线电压发生器163可以调整字线电压Vw1，以便具有随着环境温度增加而减小的电压电平。字线电压发生器163可以调整字线电压Vw1，使得在温度改变时字线电压Vw1的电平改变与字线晶体管的阈值电压的电平改变相同或者在特定范围内。字线电压发生器163可以根据检测到的温度，通过使用具有可变电阻值的可变电阻器单元来调整字线电压Vw1。字线电压Vw1被提供给行解码器120。
在操作S130中，包括在偏置发生器160中的未选源极线电压发生器164生成未选源极线电压Vus1。未选源极线电压发生器164可以基于在操作S120中调整的字线电压Vw1生成未选源极线电压Vus1。未选源极线电压发生器164可以调整未选源极线电压Vus1，以便具有与所选位线电压的电平相同的电压电平。也就是说，未选源极线电压发生器164可以调整未选源极线电压Vus1，以便具有与字线电压Vw1和字线晶体管的阈值电压之间的差相对应的电压电平。未选源极线电压Vus1被提供给行解码器120。
在操作S140中，行解码器120将字线电压Vw1施加到与所选源极线相连的存储器单元。连接到所选源极线的存储器单元包括与用于编程操作的所选源极线和所选位线连接的存储器单元。此外，连接到所选源极线的存储器单元包括与所选源极线和未选位线连接的存储器单元。行解码器120可以在控制电路150的控制下选择用于编程操作的源极线。位线选择电路130可以在控制电路150的控制下选择用于编程操作的位线。在控制电路150的控制下，行解码器120可以选择用于编程操作的字线，并且可以将字线电压Vw1施加到所选字线。行解码器120可以不将电压施加到未选字线。
在施加有字线电压Vw1的存储器单元中，所选位线的电压电平可以与字线电压Vw1和字线晶体管的阈值电压之间的差相同。在施加有字线电压Vw1的存储器单元中，可以将抑制电压施加到未选位线。位线选择电路130可以将抑制电压施加到未选位线，以禁止连接到未选位线的存储器单元的编程操作。
在操作S150中，行解码器120将未选源极线电压施加到与未选源极线相连的存储器单元。行解码器120选择用于编程操作的源极线，并将未选源极线电压Vus1施加到未选源极线。与所选位线和未选源极线连接的存储器单元可以与位线连接区域和源极线连接区域之间的电势差相同。行解码器120可以将所选源极线电压施加到所选源极线，所选源极线电压可以是在中间电压发生器166中生成的电压。
尽管未在图11中示出，闪存设备的编程方法还可包括将在高压发生器165中生成的电压施加到与所选耦合栅极线相连的存储器单元。此外，闪存设备的编程方法还可包括将在中间电压发生器166中生成的电压施加到与所选擦除栅极线相连的存储器单元。
图12是包括图1的闪存设备的存储器系统的示例性框图。
参考图12，存储器系统1000可以包括闪存设备100、存储器控制器200、中央处理单元(CPU)300、代码存储器400、主机接口500和总线600。图12的存储器系统1000可以是嵌入式存储器系统，其中用于访问闪存设备100的编程和逻辑电路集成在单个芯片中。
存储器控制器200控制闪存设备100。存储器控制器200可以接收编程命令并且可以控制闪存设备100，使得编程数据存储在闪存设备100中。此外，存储器控制器200可以接收读取命令并且可以控制闪存设备100，使得执行读取操作。存储器控制器200可以接收擦除命令并且可以控制闪存设备100，使得执行擦除操作。
中央处理单元300可以控制存储器系统1000的整体操作。例如，中央处理单元300可以响应于外部请求生成用于执行编程操作、读取操作或擦除操作的命令。此外，中央处理单元300可以控制存储器系统1000的每个组件，使得执行各种操作。
代码存储器400可以存储用于访问闪存设备100或驱动闪存设备100的各种代码信息。中央处理单元300可以基于存储在代码存储器400中的多条代码信息来控制闪存设备100和存储器控制器200。代码存储器400可以包括非易失性存储器设备。
主机接口500可以在主机和存储器系统1000之间提供接口。主机接口500可以基于各种接口协议中的至少一种与主机通信，例如通用串行总线(USB)、小型计算机小型接口(SCSI)、外围组件互连(PCI)快速、高级技术连接(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行连接SCSI(SAS)等。
总线600可以在存储器系统1000的存储器控制器200、中央处理单元300、代码存储器400和主机接口500之间提供通信路径。存储器系统1000的各个组件可以通过总线600彼此交换信息。
根据示例性实施例，闪存设备及其编程方法基于温度改变调整字线电压和未选源极线电压，从而改善编程特性并使未选存储器单元的泄漏电流最小化。
如在本发明构思的领域中常见的，在功能块、单元和/或模块方面描述并在附图中示出示例实施例。本领域技术人员将理解，这些块、单元和/或模块通过诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路物理地实现，其中所述电子(或光学)电路可以使用基于半导体的制造技术或其它制备技术来形成。在块、单元和/或模块由微处理器或类似物实现的情况下，它们可以使用软件(例如，微代码)来编程以执行本文讨论的各种功能，并且可以可选地由固件和/或软件驱动。备选地，每个块、单元和/或模块可以通过专用硬件实现或实现为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。此外，在不脱离本发明构思的范围的情况下，示例实施例的每个块、单元和/或模块可以物理地分成两个或更多个交互和分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，示例实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
尽管已经参考本发明构思的示例性实施例描述了本发明构思，但是对于本领域普通技术人员来说显而易见的是，在不脱离如以下权利要求中所阐述的本发明构思的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种闪存设备，包括：
第一存储器单元，包括第一单元晶体管，所述第一单元晶体管通过第一字线晶体管与所选位线相连且与所选源极线相连；
第二存储器单元，包括第二单元晶体管，所述第二单元晶体管通过第二字线晶体管与所述所选位线相连且与未选源极线相连；
行解码器，被配置为控制要施加到与所述第一字线晶体管相连的第一字线的字线电压，并被配置为控制要施加到所选源极线的所选源极线电压和要施加到所述未选源极线的未选源极线电压；以及
偏置发生器，被配置为基于所述第一字线晶体管的阈值电压生成所述字线电压，所述阈值电压随环境温度而改变，且被配置为基于所述所选位线的电压电平生成所述未选源极线电压。
2.根据权利要求1所述的闪存设备，其中所述偏置发生器被配置为将所述字线电压生成为具有响应于所述环境温度的增加而减小的电平。
3.根据权利要求1所述的闪存设备，其中，所述偏置发生器被配置为将所述字线电压生成为具有响应于所述环境温度的变化而基于所述阈值电压的电平的变化进行调整的电平。
4.根据权利要求1所述的闪存设备，其中，所述偏置发生器被配置为生成所述未选源极线电压，所述未选源极线电压的电平与所述所选位线的电压电平相同。
5.根据权利要求1所述的闪存设备，其中，所述偏置发生器包括：
温度检测电路，被配置为检测所述环境温度；
字线电压发生器，被配置为基于检测到的温度调整所述字线电压的电平；以及
未选源极线电压发生器，被配置为基于由所述字线电压发生器调整的所述字线电压的电平，生成所述未选源极线电压。
6.根据权利要求5所述的闪存设备，其中，所述字线电压发生器包括：
可变电阻器单元，所述可变电阻器单元的电阻值随检测到的温度的大小而变化，所述可变电阻器单元被配置为基于所述电阻值调整所述字线电压的电平。
7.根据权利要求5所述的闪存设备，其中，所述偏置发生器还包括：
偏置控制器，被配置为基于由所述温度检测电路生成的温度检测信号来控制所述字线电压发生器。
8.根据权利要求1所述的闪存设备，其中，所述偏置发生器被配置为生成所述所选源极线电压，所述所选源极线电压的电平高于所述所选位线的电压电平，以及
其中，所述行解码器被配置为从所述偏置发生器接收所述字线电压、所述所选源极线电压和所述未选源极线电压，以及将所述字线电压和所述所选源极线电压施加到所述第一存储器单元，将所述未选源极线电压施加到所述第二存储器单元。
9.根据权利要求1所述的闪存设备，其中，包括所述第一存储器单元和所述第二存储器单元的存储器单元阵列具有NOR闪速类型。
10.一种闪存设备，包括：
第一存储器单元，与所选位线和所选源极线相连；
第二存储器单元，与所述所选位线和未选源极线相连；
行解码器，被配置为将所选源极线电压施加到所述所选源极线，并将未选源极线电压施加到所述未选源极线；以及
偏置发生器，被配置为基于所述所选位线的电压电平来生成所述未选源极线电压。
11.根据权利要求10所述的闪存设备，其中，所述第一存储器单元包括：
第一字线晶体管，包括与所述所选位线相连的第一端子、与所述所选源极线相连的第二端子和与第一字线相连的控制端子，以及
其中，所述第二存储器单元包括：
第二字线晶体管，包括与所述所选位线相连的第一端子、与所述未选源极线相连的第二端子和与第二字线相连的控制端子。
12.根据权利要求11所述的闪存设备，其中，所述偏置发生器被配置为基于所述第一字线晶体管的阈值电压，来调整要施加到所述第一字线的字线电压的电平，所述阈值电压随环境温度而改变。
13.根据权利要求11所述的闪存设备，其中，所述偏置发生器被配置为调整要施加到所述第一字线的字线电压的电平，使得所述所选位线的电压电平在参考范围内，并被配置为基于调整后的所述字线电压的电平，将所述未选源极线电压的电平调整到所述参考范围内。
14.根据权利要求11所述的闪存设备，其中，所述偏置发生器被配置为响应于环境温度的增加而逐步地减小要施加到所述第一字线的字线电压的电平。
15.根据权利要求11所述的闪存设备，其中，所述偏置发生器包括：
温度检测电路，被配置为检测环境温度；
字线电压发生器，被配置为基于检测到的温度调整要施加到所述第一字线的字线电压的电平；以及
未选源极线电压发生器，被配置为基于所述字线电压调整所述未选源极线电压的电平。
16.根据权利要求15所述的闪存设备，其中，所述未选源极线电压发生器包括：
晶体管，包括被配置为接收所述字线电压的控制端子，所述晶体管的阈值电压与所述第一字线晶体管的阈值电压相等，以及
其中，所述晶体管被配置为输出所述未选源极线电压，所述未选源极线电压的电平对应于所述字线电压和所述晶体管的阈值电压之间的差。
17.根据权利要求10所述的闪存设备，其中，所述偏置发生器被配置为生成所述未选源极线电压，所述未选源极线电压的电平与所述所选位线的电压电平相同。
18.一种闪存设备的编程方法，所述闪存设备包括存储器单元阵列，所述方法包括：
检测环境温度；
基于检测到的环境温度生成字线电压；
基于所述字线电压和所选位线的电压电平生成未选源极线电压；
将所述字线电压施加到所述存储器单元阵列的所选存储器单元，所述所选存储器单元包括通过第一字线晶体管与所选位线相连并与所选源极线相连的第一单元晶体管；以及
将所述未选源极线电压施加到所述存储器单元阵列的未选存储器单元，所述未选存储器单元包括通过第二字线晶体管与所述所选位线相连并与未选源极线相连的第二单元晶体管。
19.根据权利要求18所述的方法，其中，所述生成字线电压包括：
调整所述字线电压的电平，使得基于所述环境温度的改变的所述所选位线的电压电平的改变在特定范围内。
20.根据权利要求18所述的方法，还包括：
将抑制电压施加到未选位线；以及
将所选源极线电压施加到所述所选存储器单元，使得热载流子注入到所述所选存储器单元的浮置栅极中。
CN201811156414.8A 2017-10-18 2018-09-30 闪存设备及其编程方法 Active CN109686393B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170135441A KR102375913B1 (ko) 2017-10-18 2017-10-18 플래시 메모리 장치 및 이의 프로그램 방법
KR10-2017-0135441 2017-10-18

Publications (2)

Publication Number Publication Date
CN109686393A true CN109686393A (zh) 2019-04-26
CN109686393B CN109686393B (zh) 2023-03-28

Family

ID=66096608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811156414.8A Active CN109686393B (zh) 2017-10-18 2018-09-30 闪存设备及其编程方法

Country Status (3)

Country Link
US (1) US10636491B2 (zh)
KR (1) KR102375913B1 (zh)
CN (1) CN109686393B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660442A (zh) * 2019-05-23 2020-01-07 深圳市芯天下技术有限公司 一种nor flash的高温应用方法及系统
CN111370036A (zh) * 2020-06-01 2020-07-03 深圳市芯天下技术有限公司 一种闪存设备的编程方法
CN111462804A (zh) * 2020-03-27 2020-07-28 长江存储科技有限责任公司 存储器的编程方法及存储器的编程装置
CN111883190A (zh) * 2019-05-03 2020-11-03 爱思开海力士有限公司 电子器件以及电子器件的操作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11170839B2 (en) 2019-07-17 2021-11-09 Mentium Technologies Inc. Programming non-volatile memory arrays with automatic programming pulse amplitude adjustment using current-limiting circuits
WO2021011923A1 (en) * 2019-07-17 2021-01-21 Mentium Technologies Inc. Flash memory arrays for computation having digital input and analog output
US11170849B1 (en) * 2020-09-17 2021-11-09 Nxp Usa, Inc. Memory with select line voltage control
US11404140B2 (en) * 2021-01-04 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and memory device with increased read and write margin
TWI744199B (zh) * 2021-03-03 2021-10-21 力晶積成電子製造股份有限公司 靜態隨機存取記憶體及其操作方法
KR20230057785A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 비휘발성 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070291566A1 (en) * 2006-06-16 2007-12-20 Nima Mokhlesi Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US20130155778A1 (en) * 2011-12-15 2013-06-20 Natsuki Sakaguchi Nonvolatile semiconductor memory device
CN104934068A (zh) * 2015-07-07 2015-09-23 合肥恒烁半导体有限公司 一种nand型闪存存储器读取操作时的字线电压生成电路
CN104995687A (zh) * 2013-03-14 2015-10-21 硅存储技术公司 低漏电流低阈值电压分离栅闪存单元操作
CN107230495A (zh) * 2016-03-25 2017-10-03 瑞萨电子株式会社 半导体存储器装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205074B1 (en) 2000-02-29 2001-03-20 Advanced Micro Devices, Inc. Temperature-compensated bias generator
KR100476888B1 (ko) 2002-04-04 2005-03-17 삼성전자주식회사 온도보상기능을 가진 멀티비트 플래쉬메모리
CN101180683B (zh) 2005-09-21 2010-05-26 株式会社瑞萨科技 半导体器件
KR100842996B1 (ko) 2006-02-06 2008-07-01 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
US7269092B1 (en) * 2006-04-21 2007-09-11 Sandisk Corporation Circuitry and device for generating and adjusting selected word line voltage
KR101504339B1 (ko) 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
US7764563B2 (en) 2008-11-26 2010-07-27 Micron Technology, Inc. Adjustable voltage regulator for providing a regulated output voltage
KR100996107B1 (ko) * 2008-12-08 2010-11-22 주식회사 하이닉스반도체 온도 감지 장치
JP2011028827A (ja) 2009-06-25 2011-02-10 Toshiba Corp 半導体記憶装置
US8902669B2 (en) 2012-11-08 2014-12-02 SanDisk Technologies, Inc. Flash memory with data retention bias
US9202579B2 (en) 2013-03-14 2015-12-01 Sandisk Technologies Inc. Compensation for temperature dependence of bit line resistance
US9691464B2 (en) * 2013-03-15 2017-06-27 Avalanche Technology, Inc. Fast programming of magnetic random access memory (MRAM)
KR102139323B1 (ko) 2014-02-03 2020-07-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9390798B2 (en) * 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
KR102355580B1 (ko) 2015-03-02 2022-01-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070291566A1 (en) * 2006-06-16 2007-12-20 Nima Mokhlesi Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates
US20130155778A1 (en) * 2011-12-15 2013-06-20 Natsuki Sakaguchi Nonvolatile semiconductor memory device
CN104995687A (zh) * 2013-03-14 2015-10-21 硅存储技术公司 低漏电流低阈值电压分离栅闪存单元操作
CN104934068A (zh) * 2015-07-07 2015-09-23 合肥恒烁半导体有限公司 一种nand型闪存存储器读取操作时的字线电压生成电路
CN107230495A (zh) * 2016-03-25 2017-10-03 瑞萨电子株式会社 半导体存储器装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883190A (zh) * 2019-05-03 2020-11-03 爱思开海力士有限公司 电子器件以及电子器件的操作方法
CN110660442A (zh) * 2019-05-23 2020-01-07 深圳市芯天下技术有限公司 一种nor flash的高温应用方法及系统
CN111462804A (zh) * 2020-03-27 2020-07-28 长江存储科技有限责任公司 存储器的编程方法及存储器的编程装置
CN111462804B (zh) * 2020-03-27 2021-05-28 长江存储科技有限责任公司 存储器的编程方法及存储器的编程装置
CN111370036A (zh) * 2020-06-01 2020-07-03 深圳市芯天下技术有限公司 一种闪存设备的编程方法
CN111370036B (zh) * 2020-06-01 2020-12-25 深圳市芯天下技术有限公司 一种闪存设备的编程方法

Also Published As

Publication number Publication date
KR102375913B1 (ko) 2022-03-18
CN109686393B (zh) 2023-03-28
US10636491B2 (en) 2020-04-28
KR20190043412A (ko) 2019-04-26
US20190115077A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
CN109686393A (zh) 闪存设备及其编程方法
US11355166B2 (en) Sequential memory operation without deactivating access line signals
US9042175B2 (en) Non-volatile memory device and read method thereof
CN107424643A (zh) 读出放大器和使用读出放大器的存储器设备
US8208333B2 (en) Semiconductor memory device
US20110188292A1 (en) Variable resistance memory, operating method and system
US7800968B2 (en) Symmetric differential current sense amplifier
JP5361182B2 (ja) 半導体記憶装置
US9019746B2 (en) Resistive memory device and method for driving the same
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
US9312015B1 (en) Methods for reducing body effect and increasing junction breakdown voltage
TWI719653B (zh) 用於判定記憶體單元之預期資料使用期限之裝置及方法
JP2009099244A (ja) 不揮発性メモリ装置
US10957395B2 (en) Nonvolatile memory devices and operating methods thereof
KR20200036036A (ko) 메모리를 프로그래밍하기 위한 방법 및 장치
JP6233971B2 (ja) スプリット・ゲート・ビット・セルのプログラミング
US20190295667A1 (en) Temperature compensation for unselected memory cells and string select switches in nand flash memory
EP4170656A1 (en) Nonvolatile memory device
JP2019179799A (ja) 半導体記憶装置
US20220091933A1 (en) Memory apparatus and method for operating the same
US7038944B2 (en) Non-volatile memory device
KR20220027550A (ko) 온도 보상을 수행하는 메모리 장치 및 그 동작방법
JP2003203489A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant