CN104995687A - 低漏电流低阈值电压分离栅闪存单元操作 - Google Patents

低漏电流低阈值电压分离栅闪存单元操作 Download PDF

Info

Publication number
CN104995687A
CN104995687A CN201480008708.XA CN201480008708A CN104995687A CN 104995687 A CN104995687 A CN 104995687A CN 201480008708 A CN201480008708 A CN 201480008708A CN 104995687 A CN104995687 A CN 104995687A
Authority
CN
China
Prior art keywords
voltage
memory cell
line
positive voltage
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480008708.XA
Other languages
English (en)
Other versions
CN104995687B (zh
Inventor
N.杜
S.M.伦克
J.金
J.尤
A.科托夫
Y.特卡彻夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN104995687A publication Critical patent/CN104995687A/zh
Application granted granted Critical
Publication of CN104995687B publication Critical patent/CN104995687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种读取存储器装置的方法，所述存储器装置具有形成在衬底上的数行和数列存储器单元，其中每个存储器单元包括其间具有沟道区(18)的间隔开的第一区(16)和第二区(14)、设置在所述沟道区的第一部分上面的浮栅(22)、设置在所述沟道区的第二部分上面的选择栅(20)、设置在所述浮栅上面的控制栅(26)、以及设置在所述第一区上面的擦除栅(24)。所述方法包括在读取操作期间将小的正电压施加在未选择的源极线(16)上，并且/或者将小的负电压施加在未选择的字线(20)上以抑制亚阈值漏电流并从而改进读取性能。

Description

低漏电流低阈值电压分离栅闪存单元操作
相关申请案
本申请要求2013年3月14日提交的美国临时申请No.61/784,912的权益，并且该美国临时申请以引用方式并入本文中。
技术领域
本发明涉及分离栅非易失性存储器单元的操作。
背景技术
分离栅非易失性存储器单元装置的结构、形成和操作是已知的。例如，美国专利7,927,994公开了分离栅非易失性存储器单元装置及其操作，并且该专利出于所有目的以引用方式并入本文中。该分离栅非易失性存储器单元装置包括排列成行和列的存储器单元阵列。图1示出形成在半导体衬底12上的一对此类存储器单元。源极扩散区16和漏极扩散区14形成于衬底12中，两者间限定了沟道区18。存储器单元中的每一个具有四个导电栅极：设置在沟道区18的第一部分上面并与之绝缘的选择栅20、设置在沟道区18的第二部分和源极区16的一部分上面并与之绝缘的浮栅22、设置在源极区16上面并与之绝缘的擦除栅24、以及设置在浮栅22上面并与之绝缘的控制栅26。优选地，擦除栅24可具有上部部分，该上部部分竖直设置在浮栅22上面(例如竖直悬挂部)。
存储器单元以交错方式布置在阵列中，这类存储器单元的列被隔离区的列分开。存储器单元的每一列包含端对端布置的成对的图1中的存储器单元，因此每一对存储器单元共用同一源极区16，并且相邻的对共用同一漏极区14。整行存储器单元的选择栅20形成为单一的导电线(通常被称为字线WL)，使得每条字线形成每列存储器单元中的一个存储器单元的选择栅20(即每条字线与一行选择栅20电连接在一起)。控制栅26类似地形成为沿着该行存储器单元延伸(即与一排控制栅26电连接在一起)的连续的控制栅线，并且擦除栅24也类似地形成为沿着该行存储器延伸(即与一行擦除栅24电连接在一起)的连续的擦除栅线。源极区16也连续地形成为源极线SL，该源极线在行方向上延伸并且在整行存储器单元对的源极区16工作(即与一行源极区16电连接在一起)。导电位线触点72将漏极14电连接到位线70，从而使每列漏极区14由位线70电连接在一起。图2示出存储器阵列的一部分的示意图。
通过将各种电压施加于目标存储器单元的选择的线(即与目标存储器单元关联的字线20、位线70、源极线16、控制栅线26和擦除栅线24)并且通过将各种电压施加于未选择的线(即与目标存储器单元不关联的字线20、位线70、源极线16、控制栅线26和擦除栅线24)，可擦除、编程和读取单个目标存储器单元。
例如，对于擦除操作，可将以下电压施加到选择的线和未选择的线：
在擦除期间，将9到11伏的电压施加到擦除栅24，使得电子从浮栅22隧穿到擦除栅24。可将约-6到-9伏的负电压施加到选择的控制栅26。在这种情况下，施加到选择的擦除栅24的电压可降低到约7到9伏。还知道的是，在选择的擦除栅线24上使用11.5伏的电压，在所有其它线上使用零电压。
对于编程，可将以下电压施加到选择的线和未选择的线：
在编程期间，通过在沟道在反转浮栅下面的部分有效注入热电子，来对目标存储器单元编程。将3到6伏的中等电压施加到选择的源极线SL以产生热电子。将选择的控制栅26和擦除栅24偏置到高电压(6到9伏)以利用高耦合率并使耦合到浮栅22的电压最大化。耦合到浮栅的高电压引起FG沟道反转并使横向场集中在分裂区以更有效地生成注入到浮栅22上的热电子。此外，电压提供高竖直场以将热电子吸引到浮栅中并减小注入能量势垒。
还知道的是，使用以下编程电压的组合：
对于读取，可将以下电压施加到选择的线和未选择的线：
在读取操作期间，根据编程操作与读取操作之间的平衡，可使选择的控制栅26上的电压和选择的擦除栅24上的电压平衡，因为控制栅和擦除栅中的每一者都耦接到浮栅。因此，施加到选择的控制栅26和选择的擦除栅24中的每一者的电压可为在0到3.7伏范围内的电压的组合以实现最佳窗口。此外，因为归因于RC耦合，选择的控制栅26上的电压是不利的，所以选择的擦除栅24上的电压可导致更快的读取操作。还知道的是，在读取操作中，将1.2伏的电压施加到选择的字线上并将2.5伏的电压施加到未选择的控制栅26上。在读取操作期间，选择栅上的电压使沟道区在选择栅20下面的部分导通(使其导电)。如果使用电子来对浮栅进行编程，则沟道区在浮栅下面的部分将不导电或提供很小的导电性。如果不使用电子对浮栅进行编程，则浮栅下面的沟道区将导电。感测沟道区的导电性以确定是否使用了电子对浮栅进行编程。
随着存储器单元尺寸的缩小，单元电流减小，这会导致读取错误。增加单元电流的一个选择是减小存储器单元阈值电压WLVT。然而，减小WLVT将增加列漏电流，这可能造成编程错误。因此，需要在不必改变存储器单元阈值电压WLVT的情况下改善读取性能和可靠性。
发明内容
一种读取存储器装置的改进方法，该存储器装置具有形成在具有第一导电类型的半导体材料衬底上的数行和数列存储器单元：
其中存储器单元中的每一者均包括：
间隔开的第一区和第二区，所述第一区和第二区形成于衬底中并且具有不同于第一导电类型的第二导电类型，其中衬底的沟道区设置在第一区与第二区之间，
浮栅，其设置在沟道区的第一部分上面并与之绝缘，
选择栅，其设置在沟道区的第二部分上面并与之绝缘，
控制栅，其设置在浮栅上面并与之绝缘，以及
擦除栅，其设置在第一区上面并与之绝缘；
其中该存储器装置还包括：
多条字线，每条字线与一行选择栅电连接在一起，
多条位线，每条位线与一列第二区电连接在一起，
多条源极线，每条源极线与一行第一区电连接在一起，
多条控制栅线，每条控制栅线与一行控制栅电连接在一起，以及
多条擦除栅线，每条擦除栅线与一行擦除栅电连接在一起；
其中读取该存储器装置的方法包括：
将正电压施加到与目标存储器单元关联的字线中的一者，并且将零电压施加到所有其它字线；
将正电压施加到与目标存储器单元关联的位线中的一者，并且将零电压施加到所有其它位线；并且
将零电压施加到与目标存储器单元关联的源极线中的一者，并且将正电压施加到所有其它源极线。
在本发明的另一方面，公开了一种读取存储器装置的方法，该存储器装置具有形成在具有第一导电类型的半导体材料衬底上的数行和数列存储器单元：
其中存储器单元中的每一者均包括：
间隔开的第一区和第二区，所述第一区和第二区形成于衬底中并且具有不同于第一导电类型的第二导电类型，其中衬底的沟道区设置在第一区与第二区之间，
浮栅，其设置在沟道区的第一部分上面并与之绝缘，
选择栅，其设置在沟道区的第二部分上面并与之绝缘，
控制栅，其设置在浮栅上面并与之绝缘，以及
擦除栅，其设置在第一区上面并与之绝缘；
其中该存储器装置还包括：
多条字线，每条字线与一行选择栅电连接在一起，
多条位线，每条位线与一列第二区电连接在一起，
多条源极线，每条源极线与一行第一区电连接在一起，
多条控制栅线，每条控制栅线与一行控制栅电连接在一起，以及
多条擦除栅线，每条擦除栅线与一行擦除栅电连接在一起；
其中读取该存储器装置的方法包括：
将正电压施加到与目标存储器单元关联的字线中的一者，并且将负电压施加到所有其它字线；
将正电压施加到与目标存储器单元关联的位线中的一者，并且将零电压施加到所有其它位线；并且
将零电压施加到源极线。
在本发明的又一方面，公开了一种读取存储器装置的方法，该存储器装置具有形成在具有第一导电类型的半导体材料衬底上的数行和数列存储器单元：
其中存储器单元中的每一者均包括：
间隔开的第一区和第二区，所述第一区和第二区形成于衬底中并且具有不同于第一导电类型的第二导电类型，其中衬底的沟道区设置在第一区与第二区之间，
浮栅，其设置在沟道区的第一部分上面并与之绝缘，
选择栅，其设置在沟道区的第二部分上面并与之绝缘，
控制栅，其设置在浮栅上面并与之绝缘，以及
擦除栅，其设置在第一区上面并与之绝缘；
其中该存储器装置还包括：
多条字线，每条字线与一行选择栅电连接在一起，
多条位线，每条位线与一列第二区电连接在一起，
多条源极线，每条源极线与一行第一区电连接在一起，
多条控制栅线，每条控制栅线与一行控制栅电连接在一起，以及
多条擦除栅线，每条擦除栅线与一行擦除栅电连接在一起；
其中读取该存储器装置的方法包括：
将正电压施加到与目标存储器单元关联的字线中的一者，并且将负电压施加到所有其它字线；
将正电压施加到与目标存储器单元关联的位线中的一者，并且将零电压施加到所有其它位线；并且
将零电压施加到与目标存储器单元关联的源极线中的一者，并且将正电压施加到所有其它源极线。
通过查看说明书、权利要求和附图，本发明的其它目标和特征将变得显而易见。
附图说明
图1为适用于本发明的常规存储器单元的侧横截面图。
图2为存储器阵列的一部分的示意图。
具体实施方式
本发明为读取图1和图2中所示类型的非易失性存储器单元阵列的改进技术。已经发现，在读取操作期间，将小的正电压施加在未选择的源极线SL上，并且/或者将小的负电压施加在未选择的字线WL上会抑制亚阈值漏电流并从而改进读取性能。
在第一实施例中，在读取操作期间，除上述相对于读取操作所讨论的其它电压之外，将小的正电压(例如-0.1V到0.5V，诸如0.2V)施加在未选择的源极线20上，如下所示：
未选择的源极线上的小正电压会抑制沿着这些源极线的存储器单元的亚阈值漏电流。只有沿着选择的源极线的存储器单元的亚阈值漏电流在读取操作期间的列漏电流中占据明显优势。这将总体上显著地减小列漏电流，其中使用小的源极偏压来偏置大多数存储器单元。这种列漏电流的减小将减少或消除读取操作期间的编程错误。
该第一实施例的优选示例性但非限制性电压可为如下的电压：
在第二实施例中，在读取操作期间，除上述相对于读取操作的其它电压之外，将小的负电压(例如约-0.1V到-0.5V，诸如-0.2V)施加在未选择的字线上，如下所示：
未选择的字线上的小负电压会抑制沿着这些源极线的存储器单元的亚阈值漏电流。只有选择的行的存储器单元的亚阈值漏电流在读取操作期间的列漏电流中占据明显优势。这将总体上显著地减小列漏电流，其中使用小的负字线偏压来偏置所有未选择的存储器单元。这种列漏电流的减小将减少或消除读取操作期间的编程错误。
该第二实施例的优选示例性但非限制性电压可为如下的电压：
在第三实施例中，在读取操作期间施加第一实施例中的未选择的源极线的低正电压和第二实施例中的未选择的字线的低负电压两者，如下所示：
在该第三实施例中，为实现最佳结果所需的这两个电压(在未选择的源极线上和在未选择的字线上)的大小可小于在仅施加其中一个电压的情况下(如同在第一实施例或第二实施例中那样)的电压。
该第三实施例的优选示例性但非限制性电压可为如下的电压：
应理解，本发明并不限于上文所述和本文中示出的实施例，而是包含归属于所附权利要求的范围内的任何和所有变型。举例来说，本文中对本发明的引用并非旨在限制任何权利要求或权利要求条款的范围，而仅仅是对可由一项或多项权利要求涵盖的一个或多个特征的引用。上文所述的材料、工艺和数值的例子仅为示例性的，而不应视为限制权利要求。最后，单个材料层可以被形成为多个这种或类似材料层，反之亦然。
应该指出的是，如本文所用，术语“在...上面”和“在...之上”两者包容地包含“直接在...上”(两者间未设置中间材料、元件或空间)和“间接在...上”(两者间设置有中间材料、元件或空间)。同样，术语“相邻”包含“直接相邻”(两者间未设置中间材料、元件或空间)和“间接相邻”(两者间设置有中间材料、元件或空间)。例如，“在衬底上面”形成元件可包括在之间没有中间材料/元件的情况下在衬底上直接形成元件，以及在之间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。

Claims (18)

1.一种读取存储器装置的方法，所述存储器装置具有形成在具有第一导电类型的半导体材料衬底上的数行和数列存储器单元：
其中所述存储器单元中的每一者均包括：＝
间隔开的第一区和第二区，所述第一区和所述第二区形成于所述衬底中并且具有不同于所述第一导电类型的第二导电类型，其中所述衬底的沟道区设置在所述第一区与所述第二区之间，
浮栅，其设置在所述沟道区的第一部分上面并与之绝缘，
选择栅，其设置在所述沟道区的第二部分上面并与之绝缘，
控制栅，其设置在所述浮栅上面并与之绝缘，以及
擦除栅，其设置在所述第一区上面并与之绝缘；
其中所述存储器装置还包括：
多条字线，每条字线与一行所述选择栅电连接在一起，
多条位线，每条位线与一列所述第二区电连接在一起，
多条源极线，每条源极线与一行所述第一区电连接在一起，
多条控制栅线，每条控制栅线与一行所述控制栅电连接在一起，以及
多条擦除栅线，每条擦除栅线与一行所述擦除栅电连接在一起；
其中所述读取所述存储器装置的方法包括：
将正电压施加到与目标存储器单元关联的所述字线中的一者，并且将零电压施加到所有其它字线；
将正电压施加到与所述目标存储器单元关联的所述位线中的一者，并且将零电压施加到所有其它位线；并且
将零电压施加到与所述目标存储器单元关联的所述源极线中的一者，并且将正电压施加到所有其它源极线。
2.根据权利要求1所述的方法，还包括：
将零电压或正电压施加到与所述目标存储器单元关联的所述控制栅线中的一者，并且将零电压或正电压施加到所有其它控制栅线；并且
将零电压或正电压施加到与所述目标存储器单元关联的所述擦除栅线中的一者，并且将零电压施加到所有其它控制栅线。
3.根据权利要求1所述的方法，其中：
施加到与所述目标存储器单元关联的所述字线的所述正电压为1.2伏到3.7伏；
施加到与所述目标存储器单元关联的所述位线的所述正电压为0.5伏到1.5伏；
施加到所述所有其它源极线的所述正电压为0.1伏到0.5伏。
4.根据权利要求3所述的方法，其中：
施加到与所述目标存储器单元关联的所述字线的所述正电压大致为1.2伏；
施加到与所述目标存储器单元关联的所述位线的所述正电压大致为0.6伏；并且
施加到所述所有其它源极线的所述正电压大致为0.2伏。
5.根据权利要求4所述的方法，还包括：
将大致为2.5伏的电压施加到所述控制栅线。
6.根据权利要求5所述的方法，还包括：
将零电压施加到所述擦除栅线。
7.一种读取存储器装置的方法，所述存储器装置具有形成在具有第一导电类型的半导体材料衬底上的数行和数列存储器单元：
其中所述存储器单元中的每一者均包括：
间隔开的第一区和第二区，所述第一区和所述第二区形成于所述衬底中并且具有不同于所述第一导电类型的第二导电类型，其中所述衬底的沟道区设置在所述第一区与所述第二区之间，
浮栅，其设置在所述沟道区的第一部分上面并与之绝缘，
选择栅，其设置在所述沟道区的第二部分上面并与之绝缘，
控制栅，其设置在所述浮栅上面并与之绝缘，以及
擦除栅，其设置在所述第一区上面并与之绝缘；
其中所述存储器装置还包括：
多条字线，每条字线与一行所述选择栅电连接在一起，
多条位线，每条位线与一列所述第二区电连接在一起，
多条源极线，每条源极线与一行所述第一区电连接在一起，
多条控制栅线，每条控制栅线与一行所述控制栅电连接在一起，以及
多条擦除栅线，每条擦除栅线与一行所述擦除栅电连接在一起；
其中所述读取所述存储器装置的方法包括：
将正电压施加到与目标存储器单元关联的所述字线中的一者，并且将负电压施加到所有其它字线；
将正电压施加到与所述目标存储器单元关联的所述位线中的一者，并且将零电压施加到所有其它位线；并且
将零电压施加到所述源极线。
8.根据权利要求7所述的方法，还包括：
将零电压或正电压施加到与所述目标存储器单元关联的所述控制栅线中的一者，并且将零电压或正电压施加到所有其它控制栅线；并且
将零电压或正电压施加到与所述目标存储器单元关联的所述擦除栅线中的一者，并且将零电压施加到所有其它控制栅线。
9.根据权利要求7所述的方法，其中：
施加到与所述目标存储器单元关联的所述字线的所述正电压为1.2伏到3.7伏；
施加到与所述目标存储器单元关联的所述位线的所述正电压为0.5伏到1.5伏；
施加到所述所有其它字线的所述负电压为-0.1伏到-0.5伏。
10.根据权利要求9所述的方法，其中：
施加到与所述目标存储器单元关联的所述字线的所述正电压大致为1.2伏；
施加到与所述目标存储器单元关联的所述位线的所述正电压大致为0.6伏；并且
施加到所述所有其它字线的所述负电压大致为-0.2伏。
11.根据权利要求10所述的方法，还包括：
将大致为2.5伏的电压施加到所述控制栅线。
12.根据权利要求11所述的方法，还包括：
将零电压施加到所述擦除栅线。
13.一种读取存储器装置的方法，所述存储器装置具有形成在具有第一导电类型的半导体材料衬底上的数行和数列存储器单元：
其中所述存储器单元中的每一者均包括：
间隔开的第一区和第二区，所述第一区和所述第二区形成于所述衬底中并且具有不同于所述第一导电类型的第二导电类型，其中所述衬底的沟道区设置在所述第一区与所述第二区之间，
浮栅，其设置在所述沟道区的第一部分上面并与之绝缘，
选择栅，其设置在所述沟道区的第二部分上面并与之绝缘，
控制栅，其设置在所述浮栅上面并与之绝缘，和
擦除栅，其设置在所述第一区上面并与之绝缘；
其中所述存储器装置还包括：
多条字线，每条字线与一行所述选择栅电连接在一起，
多条位线，每条位线与一列所述第二区电连接在一起，
多条源极线，每条源极线与一行所述第一区电连接在一起，
多条控制栅线，每条控制栅线与一行所述控制栅电连接在一起，以及
多条擦除栅线，每条擦除栅线与一行所述擦除栅电连接在一起；
其中所述读取所述存储器装置的方法包括：
将正电压施加到与目标存储器单元关联的所述字线中的一者，并且将负电压施加到所有其它字线；
将正电压施加到与所述目标存储器单元关联的所述位线中的一者，并且将零电压施加到所有其它位线；并且
将零电压施加到与所述目标存储器单元关联的所述源极线中的一者，并且将正电压施加到所有其它源极线。
14.根据权利要求13所述的方法，还包括：
将零电压或正电压施加到与所述目标存储器单元关联的所述控制栅线中的一者，并且将零电压或正电压施加到所有其它控制栅线；并且
将零电压或正电压施加到与所述目标存储器单元关联的所述擦除栅线中的一者，并且将零电压施加到所有其它控制栅线。
15.根据权利要求13所述的方法，其中：
施加到与所述目标存储器单元关联的所述字线的所述正电压为1.2伏到3.7伏；
施加到与所述目标存储器单元关联的所述位线的所述正电压为0.5伏到1.5伏；
施加到所述所有其它字线的所述负电压为-0.1伏到-0.5伏；并且
施加到所述所有其它源极线的所述正电压为0.1伏到0.5伏。
16.根据权利要求15所述的方法，其中：
施加到与所述目标存储器单元关联的所述字线的所述正电压大致为1.2伏；
施加到与所述目标存储器单元关联的所述位线的所述正电压大致为0.6伏；
施加到所述所有其它字线的所述负电压大致为-0.2伏；并且
施加到所述所有其它源极线的所述正电压大致为0.2伏。
17.根据权利要求16所述的方法，还包括：
将大致为2.5伏的电压施加到所述控制栅线。
18.根据权利要求17所述的方法，还包括：
将零电压施加到所述擦除栅线。
CN201480008708.XA 2013-03-14 2014-02-28 低漏电流低阈值电压分离栅闪存单元操作 Active CN104995687B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361784912P 2013-03-14 2013-03-14
US61/784912 2013-03-14
US14/190,010 US9275748B2 (en) 2013-03-14 2014-02-25 Low leakage, low threshold voltage, split-gate flash cell operation
US14/190010 2014-02-25
PCT/US2014/019230 WO2014158677A1 (en) 2013-03-14 2014-02-28 Low leakage, low threshold voltage, split-gate flash cell operation

Publications (2)

Publication Number Publication Date
CN104995687A true CN104995687A (zh) 2015-10-21
CN104995687B CN104995687B (zh) 2018-04-06

Family

ID=51526479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480008708.XA Active CN104995687B (zh) 2013-03-14 2014-02-28 低漏电流低阈值电压分离栅闪存单元操作

Country Status (7)

Country Link
US (1) US9275748B2 (zh)
EP (1) EP2973581B1 (zh)
JP (1) JP2016507168A (zh)
KR (1) KR101759814B1 (zh)
CN (1) CN104995687B (zh)
TW (1) TWI545575B (zh)
WO (1) WO2014158677A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417575A (zh) * 2018-03-14 2018-08-17 上海华虹宏力半导体制造有限公司 闪存单元、闪存阵列及其操作方法
CN108878436A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 闪存的操作方法
CN109328385A (zh) * 2016-05-17 2019-02-12 硅存储技术公司 采用单独存储器单元读取、编程和擦除的三栅极闪存存储器单元阵列
CN109643564A (zh) * 2016-05-17 2019-04-16 硅存储技术公司 具有单独的存储器读取、编程和擦除的闪存存储器阵列
CN109686393A (zh) * 2017-10-18 2019-04-26 三星电子株式会社 闪存设备及其编程方法
CN110462582A (zh) * 2017-03-30 2019-11-15 硅存储技术股份有限公司 基于非易失性存储器单元阵列生成随机数的系统和方法
CN111095553A (zh) * 2017-09-15 2020-05-01 硅存储技术股份有限公司 用于实现具有闪存存储器的可配置的卷积神经网络的系统和方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990367B (zh) * 2015-02-27 2019-03-12 硅存储技术公司 具有rom单元的非易失性存储器单元阵列
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
WO2017200883A1 (en) 2016-05-17 2017-11-23 Silicon Storage Technology, Inc. Deep learning neural network classifier using non-volatile memory array
JP6716022B2 (ja) * 2016-05-17 2020-07-01 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 個々のメモリセルが読み出し、プログラミング、及び消去される３ゲートフラッシュメモリセルアレイ
US9953719B2 (en) * 2016-05-18 2018-04-24 Silicon Storage Technology, Inc. Flash memory cell and associated decoders
US10803943B2 (en) 2017-11-29 2020-10-13 Silicon Storage Technology, Inc. Neural network classifier using array of four-gate non-volatile memory cells
US10748630B2 (en) 2017-11-29 2020-08-18 Silicon Storage Technology, Inc. High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks
US11087207B2 (en) 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
US10699779B2 (en) 2017-11-29 2020-06-30 Silicon Storage Technology, Inc. Neural network classifier using array of two-gate non-volatile memory cells
US11500442B2 (en) 2019-01-18 2022-11-15 Silicon Storage Technology, Inc. System for converting neuron current into neuron current-based time pulses in an analog neural memory in a deep learning artificial neural network
US11023559B2 (en) 2019-01-25 2021-06-01 Microsemi Soc Corp. Apparatus and method for combining analog neural net with FPGA routing in a monolithic integrated circuit
US10720217B1 (en) 2019-01-29 2020-07-21 Silicon Storage Technology, Inc. Memory device and method for varying program state separation based upon frequency of use
US11423979B2 (en) 2019-04-29 2022-08-23 Silicon Storage Technology, Inc. Decoding system and physical layout for analog neural memory in deep learning artificial neural network
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
CN113409872B (zh) * 2021-06-30 2024-03-12 芯天下技术股份有限公司 一种抑制闪存过擦除的方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508874A (zh) * 2002-10-07 2004-06-30 ǰѶϵͳ�ɷ����޹�˾ 闪存单元及其制造方法
US20050087892A1 (en) * 2003-10-27 2005-04-28 Cheng-Yuan Hsu [nand flash memory cell row, nand flash memory cell array, operation and fabrication method thereof]
CN101364614A (zh) * 2007-08-06 2009-02-11 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法
US20090316487A1 (en) * 2008-06-20 2009-12-24 Aplus Flash Technology, Inc. Apparatus and method for inhibiting excess leakage current in unselected nonvolatile memory cells in an array
CN102446552A (zh) * 2010-10-08 2012-05-09 台湾积体电路制造股份有限公司 存储器元件和快闪存储器阵列读取操作方法及其结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115292A (ja) * 1995-10-18 1997-05-02 Sony Corp 半導体不揮発性記憶装置
JP2003046002A (ja) * 2001-07-26 2003-02-14 Sony Corp 不揮発性半導体メモリ装置およびその動作方法
US7046552B2 (en) 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US7663916B2 (en) 2007-04-16 2010-02-16 Taiwan Semicondcutor Manufacturing Company, Ltd. Logic compatible arrays and operations
US8274829B2 (en) * 2008-06-09 2012-09-25 Aplus Flash Technology, Inc. Row-decoder and source-decoder structures suitable for erase in unit of page, sector and chip of a NOR-type flash operating below +/− 10V BVDS
JP2010267341A (ja) 2009-05-15 2010-11-25 Renesas Electronics Corp 半導体装置
US8409944B2 (en) 2010-06-24 2013-04-02 Semiconductor Components Industries, Llc Process of forming an electronic device including a nonvolatile memory cell having a floating gate electrode or a conductive member with different portions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508874A (zh) * 2002-10-07 2004-06-30 ǰѶϵͳ�ɷ����޹�˾ 闪存单元及其制造方法
US20050087892A1 (en) * 2003-10-27 2005-04-28 Cheng-Yuan Hsu [nand flash memory cell row, nand flash memory cell array, operation and fabrication method thereof]
CN101364614A (zh) * 2007-08-06 2009-02-11 美商矽储科技股份有限公司 非易失性闪速存储单元、阵列及其制造方法
US20090316487A1 (en) * 2008-06-20 2009-12-24 Aplus Flash Technology, Inc. Apparatus and method for inhibiting excess leakage current in unselected nonvolatile memory cells in an array
CN102446552A (zh) * 2010-10-08 2012-05-09 台湾积体电路制造股份有限公司 存储器元件和快闪存储器阵列读取操作方法及其结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109328385A (zh) * 2016-05-17 2019-02-12 硅存储技术公司 采用单独存储器单元读取、编程和擦除的三栅极闪存存储器单元阵列
CN109643564A (zh) * 2016-05-17 2019-04-16 硅存储技术公司 具有单独的存储器读取、编程和擦除的闪存存储器阵列
CN109328385B (zh) * 2016-05-17 2023-03-21 硅存储技术公司 采用单独存储器单元读取、编程和擦除的存储器单元阵列
CN109643564B (zh) * 2016-05-17 2023-04-07 硅存储技术公司 具有单独的存储器读取、编程和擦除的闪存存储器阵列
CN110462582A (zh) * 2017-03-30 2019-11-15 硅存储技术股份有限公司 基于非易失性存储器单元阵列生成随机数的系统和方法
CN111095553A (zh) * 2017-09-15 2020-05-01 硅存储技术股份有限公司 用于实现具有闪存存储器的可配置的卷积神经网络的系统和方法
CN111095553B (zh) * 2017-09-15 2023-09-01 硅存储技术股份有限公司 用于实现具有闪存存储器的可配置的卷积神经网络的系统和方法
CN109686393A (zh) * 2017-10-18 2019-04-26 三星电子株式会社 闪存设备及其编程方法
CN109686393B (zh) * 2017-10-18 2023-03-28 三星电子株式会社 闪存设备及其编程方法
CN108417575A (zh) * 2018-03-14 2018-08-17 上海华虹宏力半导体制造有限公司 闪存单元、闪存阵列及其操作方法
CN108878436A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 闪存的操作方法

Also Published As

Publication number Publication date
US20140269062A1 (en) 2014-09-18
WO2014158677A1 (en) 2014-10-02
KR20150106453A (ko) 2015-09-21
TWI545575B (zh) 2016-08-11
TW201503141A (zh) 2015-01-16
CN104995687B (zh) 2018-04-06
JP2016507168A (ja) 2016-03-07
EP2973581A1 (en) 2016-01-20
KR101759814B1 (ko) 2017-07-19
EP2973581B1 (en) 2018-04-04
US9275748B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
CN104995687A (zh) 低漏电流低阈值电压分离栅闪存单元操作
US10311958B2 (en) Array of three-gate flash memory cells with individual memory cell read, program and erase
US9847343B2 (en) Charge trapping nonvolatile memory devices, methods of fabricating the same, and methods of operating the same
US10192622B2 (en) Systems, methods, and apparatus for memory cells with common source lines
US10410723B2 (en) Nonvolatile memory cells having lateral coupling structures and nonvolatile memory cell arrays including the same
US9224743B2 (en) Nonvolatile memory device
EP3459080A1 (en) Flash memory array with individual memory cell read, program and erase
US9171587B2 (en) Vertical memory with body connection
US9177649B2 (en) Flash memory circuit
CN204991153U (zh) 存储器单元和非易失性存储器
US9368215B2 (en) Method for biasing an embedded source plane of a non-volatile memory having vertical select gates
CN106415725B (zh) 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法
TWI424437B (zh) 高耐久非依電性記憶體胞元與陣列
CN101438351A (zh) 用于擦除内存器件的方法以及多级程序化内存器件
CN106783864B (zh) 具有横向耦合结构的非易失性存储单元、存储单元阵列
CN109328385B (zh) 采用单独存储器单元读取、编程和擦除的存储器单元阵列
US20110235395A1 (en) Semiconductor memory device and writing method thereof
JP2013229071A (ja) 半導体記憶装置
JP2011129757A (ja) 半導体装置
JP2002064158A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant