CN109328385A - 采用单独存储器单元读取、编程和擦除的三栅极闪存存储器单元阵列 - Google Patents
采用单独存储器单元读取、编程和擦除的三栅极闪存存储器单元阵列 Download PDFInfo
- Publication number
- CN109328385A CN109328385A CN201780030383.9A CN201780030383A CN109328385A CN 109328385 A CN109328385 A CN 109328385A CN 201780030383 A CN201780030383 A CN 201780030383A CN 109328385 A CN109328385 A CN 109328385A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- line
- grid
- programming
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 295
- 238000003491 array Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000009413 insulation Methods 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000003860 storage Methods 0.000 claims abstract description 16
- 230000005611 electricity Effects 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 claims 1
- 238000010977 unit operation Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种存储器设备和擦除该存储器设备的方法，该存储器设备包括半导体材料衬底，和形成在衬底上并布置成行和列的阵列的多个存储器单元。存储器单元中的每一个储器单元包括在衬底中间隔开的源极区和漏极区，其中衬底中的沟道区在源极区和漏极区之间延伸，设置在沟道区的与源极区相邻的第一部分上方并与该第一部分绝缘的浮栅，设置在沟道区的与漏极区相邻的第二部分上方并与该第二部分绝缘的选择栅，以及设置在源极区上方并与源极区绝缘的编程擦除栅。单独或与选择栅极线或源极线组合的编程擦除栅极线沿列方向布置，使得每个存储器单元可以被单独编程、读取和擦除。
Description
相关专利申请
本申请要求2016年5月17日提交的美国临时申请No. 62/337,582的权益，并且该申请以引用方式并入本文。
技术领域
本发明涉及非易失性存储器阵列。
背景技术
具有三个导电栅极的分栅非易失性存储器单元以及这些单元的阵列是已知的。例如，美国专利7,315,056（“056专利”）公开了一种分栅非易失性存储器单元阵列，并且以引用方式并入本文以用于所有目的。该存储器单元示于图1中。每个存储器单元10包括形成在半导体衬底12中的源极区14和漏极区16，其间有沟道区18。浮栅20形成于沟道区18的第一部分上方并与该第一部分绝缘（并控制该部分的导电率），并且在源极区14的一部分上方。选择（字线）栅28具有设置在沟道区18的第二部分上方并与该第二部分绝缘（并控制该部分的导电率）的第一部分28a，以及向上并在浮栅20上方延伸的第二部分28b。编程/擦除栅30具有设置在源极区14上方并在侧向上与浮栅20相邻的第一部分，以及向上并在浮栅20上方延伸的第二部分30b。
通过将高正电压置于PE栅极30上，使浮栅20上的电子经由Fowler Nordheim隧穿将从浮栅20到PE栅极30的中间绝缘隧穿，从而擦除存储器单元（其中从浮栅移除电子）。
通过在选择栅28上放置正电压、在源极14上放置正电压以及在PE栅极30上放置正电压，从而将存储器单元编程（其中电子被置于浮栅上）。电子流将从漏极16流向源极14。当电子到达选择栅28与浮栅20之间的间隙时，它们将加速并变热。由于来自浮栅20的吸引静电力，一些受热电子将通过栅极氧化物注入到浮栅20上。
通过将正的读取电压放置在漏极16和选择栅28上（这使选择栅下的沟道区接通），从而读取存储器单元。如果浮栅20带正电荷（即擦除电子并正向耦合到源极14），则沟道区的在浮栅20下方的部分也接通，并且电流将流过沟道区18，这被感测为擦除或“1”状态。如果浮栅20带负电荷（即利用电子编程），则沟道区的在浮栅20下方的部分几乎或完全关断，并且电流将不流过（或将只有小流量流过）沟道区18，这被感测为编程或“0”状态。
示例性操作电压可为：
表1
| 操作 | 选择栅极(28) | 漏极(16) | PE栅极(30) | 源极(14) |
| 擦除 | 0 | 0 | 10伏至12伏 | 0 |
| 编程 | 1伏至2伏 | 约1µA | 4伏至6伏 | 6伏至8伏 |
| 读取 | 1.5伏至3.3伏 | 0.5伏至1.0伏 | 0 | 0 |
该存储器阵列的架构示于图2中。存储器单元10以行和列布置。在每一列中，存储器单元被布置为以镜像方式端对端，使得它们被形成为各自共享共同的源极区14的存储器单元对，并且每组相邻的存储器单元对共享共同的漏极区16。任何给定行的存储器单元的所有源极区14均通过源极线14a电连接在一起。任何给定列的存储器单元的所有漏极区16均通过位线16a电连接在一起。任何给定行的存储器单元的所有选择栅28均通过选择栅极线28a电连接在一起。任何给定行的存储器单元的所有PE栅极30均通过PE栅极线30a电连接在一起。因此，虽然可单独编程和读取存储器单元，但是存储器单元是按照成对的行来被擦除（通过在PE栅极线30a上施加高电压，每一对共享PE栅极30的存储器单元一起被擦除）。如果要擦除特定的存储单元，则这两行中的所有存储单元也会被擦除。
最近，已经开发了用于分栅非易失性存储器单元的新应用，其要求真正的单位操作（即，每个存储单元可被单独编程、读取和擦除，而不会受到来自相邻存储器单元的编程状态的任何干扰或干扰相邻存储器单元的编程状态）。因此，需要一种分栅非易失性存储器单元，其具有可独立地编程、读取和擦除的三个导电栅极。
发明内容
先前提到的问题和需求通过一种存储器设备得到解决，该存储器设备包括半导体材料衬底，和形成在衬底上并布置成行和列的阵列的多个存储器单元。每个存储器单元包括在衬底中间隔开的源极区和漏极区，其中衬底中的沟道区在源极区和漏极区之间延伸，设置在沟道区的与源极区相邻的第一部分上方并与该第一部分绝缘的浮栅，设置在沟道区的与漏极区相邻的第二部分上方并与该第二部分绝缘的选择栅，以及设置在源极区上方并与源极区绝缘的编程擦除栅。每一行存储器单元包括源极线，该源极线将该行存储器单元的所有源极区电连接在一起。每一列存储器单元包括位线，该位线将该列存储器单元的所有漏极区电连接在一起。每一行存储器单元包括选择栅极线，该选择栅极线将该行存储器单元的存储器单元的所有选择栅电连接在一起。每一列存储器单元包括编程擦除栅极线，该编程擦除栅极线将该列存储器单元的存储器单元的所有编程擦除栅电连接在一起。
一种存储器设备包括半导体材料衬底，和形成在衬底上并布置成行和列的阵列的多个存储器单元。每个存储器单元包括在衬底中间隔开的源极区和漏极区，其中衬底中的沟道区在源极区和漏极区之间延伸，设置在沟道区的与源极区相邻的第一部分上方并与该第一部分绝缘的浮栅，设置在沟道区的与漏极区相邻的第二部分上方并与该第二部分绝缘的选择栅，以及设置在源极区上方并与源极区绝缘的编程擦除栅。每一列存储器单元包括源极线，该源极线将该列存储器单元的所有漏极区电连接在一起。每一列存储器单元包括位线，该位线将该列存储器单元的所有漏极区电连接在一起。每一行存储器单元包括选择栅极线，该选择栅极线将该行存储器单元的存储器单元的所有选择栅电连接在一起。每一行存储器单元包括编程擦除栅极线，该编程擦除栅极线将该行存储器单元的存储器单元的所有编程擦除栅电连接在一起。
一种存储器设备包括半导体材料衬底，和形成在衬底上并布置成行和列的阵列的多个存储器单元，其中存储器单元的行布置成交替的偶数行和奇数行。每个存储器单元包括在衬底中间隔开的源极区和漏极区，其中衬底中的沟道区在源极区和漏极区之间延伸，设置在沟道区的与源极区相邻的第一部分上方并与该第一部分绝缘的浮栅，设置在沟道区的与漏极区相邻的第二部分上方并与该第二部分绝缘的选择栅，以及设置在源极区上方并与源极区绝缘的编程擦除栅。每一行存储器单元包括源极线，该源极线将该行存储器单元的所有源极区电连接在一起。每一列存储器单元包括位线，该位线将该列存储器单元的所有漏极区电连接在一起。每列存储器单元包括第一选择栅极线，该第一选择栅极线将该列存储器单元的在奇数行或偶数行存储器单元中的存储器单元的所有选择栅电连接在一起。每一列存储器单元包括编程擦除栅极线，该编程擦除栅极线将该列存储器单元的存储器单元的所有编程擦除栅电连接在一起。
一种擦除存储器设备中的所选存储器单元的方法，该存储器设备包括半导体材料衬底，和形成在衬底上并布置成行和列的阵列的多个存储器单元，其中多个存储器单元中的一个存储器单元是所选存储器单元。每个存储器单元包括在衬底中间隔开的源极区和漏极区，其中衬底中的沟道区在源极区和漏极区之间延伸，设置在沟道区的与源极区相邻的第一部分上方并与该第一部分绝缘的浮栅，设置在沟道区的与漏极区相邻的第二部分上方并与该第二部分绝缘的选择栅，以及设置在源极区上方并与源极区绝缘的编程擦除栅。每一列存储器单元包括源极线，该源极线将该列存储器单元的所有漏极区电连接在一起。每一列存储器单元包括位线，该位线将该列存储器单元的所有漏极区电连接在一起。每一行存储器单元包括选择栅极线，该选择栅极线将该行存储器单元的存储器单元的所有选择栅电连接在一起。每一行存储器单元包括编程擦除栅极线，该编程擦除栅极线将该行存储器单元的存储器单元的所有编程擦除栅电连接在一起。该方法包括将正电压施加到编程擦除栅极线中的一个编程擦除栅极线，该编程擦除栅极线电连接到所选存储器单元的编程擦除栅，并且将接地电压施加到所有其他编程擦除栅极线，以及将接地电压施加到源极线中的一个源极线，该源极线电连接到所选存储器单元的源极，并且将正电压施加到所有其他源极线。
一种擦除存储器设备的所选存储器单元的方法，该存储器设备包括半导体材料衬底，和形成在衬底上并布置成行和列的阵列的多个存储器单元，其中多个存储器单元中的一个存储器单元是所选存储器单元。每个存储器单元包括在衬底中间隔开的源极区和漏极区，其中衬底中的沟道区在源极区和漏极区之间延伸，设置在沟道区的与源极区相邻的第一部分上方并与该第一部分绝缘的浮栅，设置在沟道区的与漏极区相邻的第二部分上方并与该第二部分绝缘的选择栅，以及设置在源极区上方并与源极区绝缘的编程擦除栅。每一列存储器单元包括源极线，该源极线将该列存储器单元的所有漏极区电连接在一起。每一列存储器单元包括位线，该位线将该列存储器单元的所有漏极区电连接在一起。每一行存储器单元包括选择栅极线，该选择栅极线将该行存储器单元的存储器单元的所有选择栅电连接在一起。每一行存储器单元包括编程擦除栅极线，该编程擦除栅极线将该行存储器单元的存储器单元的所有编程擦除栅电连接在一起。该方法包括将正电压施加到编程擦除栅极线中的一个编程擦除栅极线，该编程擦除栅极线电连接到所选存储器单元的编程擦除栅，并且将接地电压施加到所有其他编程擦除栅极线，以及将接地电压施加到源极线中的一个源极线，该源极线电连接到所选存储器单元的源极，并且将正电压施加到所有其他源极线。
一种擦除存储器设备的所选存储器单元的方法，该存储器设备包括半导体材料衬底，和形成在衬底上并布置成偶数行和奇数行以及偶数列和奇数列的阵列的多个存储器单元，其中这多个存储器单元中的一个存储器单元是所选存储器单元。每个存储器单元包括在衬底中间隔开的源极区和漏极区，其中衬底中的沟道区在源极区和漏极区之间延伸，设置在沟道区的与源极区相邻的第一部分上方并与该第一部分绝缘的浮栅，设置在沟道区的与漏极区相邻的第二部分上方并与该第二部分绝缘的选择栅，以及设置在源极区上方并与源极区绝缘的编程擦除栅。每一行存储器单元包括源极线，该源极线将该行存储器单元的所有源极区电连接在一起。每一列存储器单元包括位线，该位线将该列存储器单元的所有漏极区电连接在一起。每列存储器单元包括第一选择栅极线，该第一选择栅极线将该列存储器单元的在奇数行或偶数行存储器单元中的存储器单元的所有选择栅电连接在一起。每一列存储器单元包括编程擦除栅极线，该编程擦除栅极线将该列存储器单元的存储器单元的所有编程擦除栅电连接在一起。该方法包括将正电压施加到编程擦除栅极线中的一个编程擦除栅极线，该编程擦除栅极线电连接到所选存储器单元的编程擦除栅，并且将接地电压施加到所有其他编程擦除栅极线，以及将接地电压施加到源极线中的一个源极线，该源极线电连接到所选存储器单元的源极，并且将正电压施加到所有其他源极线。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1为常规的3栅极非易失性存储器单元的侧面剖视图。
图2为示出图1的3栅极存储器单元的常规阵列架构的图。
图3为本发明的3栅极非易失性存储器单元的示意图。
图4为本发明的3栅极非易失性存储器单元架构的一个另选实施方案的示意图。
图5为本发明的3栅极非易失性存储器单元架构的另一个另选实施方案的示意图。
图6为本发明的3栅极非易失性存储器单元架构的又一个另选实施方案的示意图。
具体实施方式
本发明涉及用于3栅极、分栅、非易失性存储器单元阵列的新架构配置，其提供单个存储器单元的独特（随机顺序）编程、读取和擦除（即，真正的单位操作）。
对于图1的三栅极单元，提供真正的单位操作的存储器阵列架构示于图3中。图3的3栅极单位操作架构与上面参照图2讨论的常规3栅极架构之间的主要区别在于水平PE栅极线30a（每对存储器单元有一个）已经用垂直PE栅极线30b替换。具体地讲，每列存储器单元包括PE栅极线30b，PE栅极线将该列存储器单元的所有PE栅极30电连接在一起。通过以这种方式重新定向PE栅极线，可以对阵列中的任何存储器单元进行单独编程、擦除和读取。用以擦除、编程或读取任何给定目标存储器单元的示例性操作电压示于下面表2中：
表2
（已选=与目标存储器单元相交的线）
（未选=不与目标存储器单元相交的线）。
数值（非限制性）示例示于下面表3中：
表3
| VPEGerase | 8v至11.5v |
| VSLerinh | 3v到6v |
| VBLerinh | 1v至2.5v |
| VPEGprg | 4v至6v |
| VWLprg | 0.8v至1.2v |
| VBLprginh | 1v至2.5v |
| Iprog | 1 ua至3ua |
| VSprg | 4V-8V |
| VWLrd | 0.4V至2.5V |
| VBLrd | 1V-2V |
| VSrd | 0V至0.6V |
在擦除期间，只有所选单元将在其PE栅极30上具有高电压并且其源极区14接地，使得电子将隧穿浮栅20。同一列中其PE栅极30被施加高电压的任何未选单元也将具有施加到其源极区14的禁止电压，该禁止电压足够高以抑制离开浮动栅极的电子的任何隧穿（即，电子将在两个相反方向上看到正电压）。
图4示出了3栅极单位操作架构的一个另选实施方案。图4的3栅极单位操作架构与上面参照图2讨论的常规3栅极架构之间的主要区别在于水平源极线14a（每行一个）已经用垂直源极线14b（每列一个）替换。具体地讲，每列存储器单元包括源极线14b，该源极线将该列中的所有存储器单元10的所有源极区14电连接在一起。通过以这种方式重新定向源极线，可以对阵列中的任何存储器单元进行单独编程、擦除和读取，而不会不利地影响相邻存储器单元的存储器状态。表2的操作值类似地适用于该实施方案。
图5示出了3栅极单位操作架构的另一个另选实施方案。图5的3栅极单位操作架构与上面参照图2讨论的常规3栅极架构之间的主要区别在于水平字线28a（每行一个）已经用垂直字线28b（每列一个）替换。具体地讲，每列存储器单元包括字线28b，该字线将该列存储器单元的奇数行存储器单元中的所有选择栅28电连接在一起（不使用偶数行选择栅）。通过以这种方式重新定向字线，可以对阵列中的任何存储器单元进行单独编程、擦除和读取，而不会不利地影响相邻存储器单元的存储器状态。表2的操作值类似地适用于该实施方案。应当注意，字线28b可以电连接到所有偶数行选择栅而不是奇数行选择栅。
图6示出了3栅极单位操作架构的又一个另选实施方案。图6的3栅极单位操作架构与上面参照图2讨论的常规3栅极架构之间的主要区别在于每一列的水平字线28a（每行一个）已经用垂直字线28b和28c替换。具体地讲，每列存储器单元包括字线28b，该字线将该列存储器单元的奇数行存储器单元中的所有选择栅28电连接在一起，以及字线28c，该字线将该列存储器单元的偶数行存储器单元中的所有选择栅28电连接在一起。通过以这种方式重新定向字线，可以对阵列中的任何存储器单元进行单独编程、擦除和读取，而不会不利地影响相邻存储器单元的存储器状态。表2的操作值类似地适用于该实施方案。
应当理解，本发明不限于上述的和在本文中示出的实施方案，而是涵盖落在任何权利要求的范围内的任何和所有变型形式。例如，对本文中本发明的引用不旨在限制任何权利要求或权利要求术语的范围，而是仅参考可由一项或多项权利要求覆盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求。最后，单个材料层可被形成为多个此类或类似材料层，反之亦然。
应当指出，如本文所用，术语“在…上方”和“在…上”两者包容地包含“直接在…上”（之间未设置中间材料、元件或空间）和“间接在…上”（之间设置有中间材料、元件或空间）。类似地，术语“相邻”包括“直接相邻”（之间没有设置中间材料、元件或空间）和“间接相邻”（之间设置有中间材料、元件或空间），“安装到”包括“直接安装到”（之间没有设置中间材料、元件或空间）和“间接安装到”（之间设置有中间材料、元件或空间），并且“电耦合至”包括“直接电耦合至”（之间没有将元件电连接在一起的中间材料或元件）和“间接电耦合至”（之间有将元件电连接在一起的中间材料或元件）。例如，“在衬底上方”形成元件可包括在之间没有中间材料/元件的情况下在衬底上直接形成元件，以及在之间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。
Claims (29)
1.一种存储器设备，包括：
半导体材料衬底；
形成在所述衬底上并布置成行和列的阵列的多个存储器单元；
所述存储器单元中的每一个存储器单元包括：
在所述衬底中间隔开的源极区和漏极区，其中所述衬底中的沟道区在所述源极区和所述漏极区之间延伸，
设置在所述沟道区的与所述源极区相邻的第一部分上方并且与所述第一部分绝缘的浮栅，
设置在所述沟道区的与所述漏极区相邻的第二部分上方并且与所述第二部分绝缘的选择栅，和
设置在所述源极区上方并且与所述源极区绝缘的编程擦除栅；
每一行所述存储器单元包括源极线，所述源极线将所述一行存储器单元的所有所述源极区电连接在一起；
每一列所述存储器单元包括位线，所述位线将所述一列存储器单元的所有所述漏极区电连接在一起；
每一行所述存储器单元包括选择栅极线，所述选择栅极线将所述一行存储器单元的所述存储器单元的所有所述选择栅电连接在一起；并且
每一列所述存储器单元包括编程擦除栅极线，所述编程擦除栅极线将所述一列存储器单元的所述存储器单元的所有所述编程擦除栅电连接在一起。
2.根据权利要求1所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述浮栅在所述源极区的一部分上方延伸并与所述一部分绝缘。
3.根据权利要求1所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述选择栅具有在侧向上与所述浮栅相邻的第一部分和向上并在所述浮栅上方延伸的第二部分。
4.根据权利要求1所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述编程擦除栅具有在侧向上与所述浮栅相邻的第一部分和向上并在所述浮栅上方延伸的第二部分。
5. 根据权利要求1所述的存储器设备，其中：
所述存储器单元布置成所述存储器单元的对；并且
所述存储器单元对中的每一个存储器单元对共享所述源极区中的一个源极区和所述源极线中的一个源极线。
6.一种存储器设备，包括：
半导体材料衬底；
形成在所述衬底上并布置成行和列的阵列的多个存储器单元；
所述存储器单元中的每一个存储器单元包括：
在所述衬底中间隔开的源极区和漏极区，其中所述衬底中的沟道区在所述源极区和所述漏极区之间延伸，
设置在所述沟道区的与所述源极区相邻的第一部分上方并且与所述第一部分绝缘的浮栅，
设置在所述沟道区的与所述漏极区相邻的第二部分上方并且与所述第二部分绝缘的选择栅，和
设置在所述源极区上方并且与所述源极区绝缘的编程擦除栅；
每一列所述存储器单元包括源极线，所述源极线将所述一列存储器单元的所有所述漏极区电连接在一起；
每一列所述存储器单元包括位线，所述位线将所述一列存储器单元的所有所述漏极区电连接在一起；
每一行所述存储器单元包括选择栅极线，所述选择栅极线将所述一行存储器单元的所述存储器单元的所有所述选择栅电连接在一起；并且
每一行所述存储器单元包括编程擦除栅极线，所述编程擦除栅极线将所述一行存储器单元的所述存储器单元的所有所述编程擦除栅电连接在一起。
7.根据权利要求6所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述浮栅在所述源极区的一部分上方延伸并与所述一部分绝缘。
8.根据权利要求6所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述选择栅具有在侧向上与所述浮栅相邻的第一部分和向上并在所述浮栅上方延伸的第二部分。
9.根据权利要求6所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述编程擦除栅具有在侧向上与所述浮栅相邻的第一部分和向上并在所述浮栅上方延伸的第二部分。
10. 根据权利要求6所述的存储器设备，其中：
所述存储器单元布置成所述存储器单元的对；并且
所述存储器单元对中的每一个存储器单元对共享所述源极区中的一个源极区和所述源极线中的一个源极线。
11.一种存储器设备，包括：
半导体材料衬底；
形成在所述衬底上并布置成行和列的阵列的多个存储器单元，其中所述存储器单元的所述行布置成交替的偶数行和奇数行；
所述存储器单元中的每一个存储器单元包括：
在所述衬底中间隔开的源极区和漏极区，其中所述衬底中的沟道区在所述源极区和所述漏极区之间延伸，
设置在所述沟道区的与所述源极区相邻的第一部分上方并且与所述第一部分绝缘的浮栅，
设置在所述沟道区的与所述漏极区相邻的第二部分上方并且与所述第二部分绝缘的选择栅，和
设置在所述源极区上方并且与所述源极区绝缘的编程擦除栅；
每一行所述存储器单元包括源极线，所述源极线将所述一行存储器单元的所有所述源极区电连接在一起；
每一列所述存储器单元包括位线，所述位线将所述一列存储器单元的所有所述漏极区电连接在一起；
每一列所述存储器单元包括第一选择栅极线，所述第一选择栅极线将所述一列存储器单元的在所述奇数行或所述偶数行存储器单元中的所述存储器单元的所有所述选择栅电连接在一起；
每一列所述存储器单元包括编程擦除栅极线，所述编程擦除栅极线将所述一列存储器单元的所述存储器单元的所有所述编程擦除栅电连接在一起。
12.根据权利要求11所述的存储器设备，其中用于每一列所述存储器单元的所述第一选择栅极线将所述一列存储器单元的在所述奇数行存储器单元中的所述存储器单元的所有所述选择栅电连接在一起，并且其中每一列所述存储器单元还包括第二选择栅极线，所述第二选择栅极线将所述一列存储器单元的在所述偶数行存储器单元中的所述存储器单元的所有所述选择栅电连接在一起。
13.根据权利要求11所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述浮栅在所述源极区的一部分上方延伸并与所述一部分绝缘。
14.根据权利要求11所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述选择栅具有在侧向上与所述浮栅相邻的第一部分和向上并在所述浮栅上方延伸的第二部分。
15.根据权利要求11所述的存储器设备，其中对于所述存储器单元中的每一个存储器单元，所述编程擦除栅具有在侧向上与所述浮栅相邻的第一部分和向上并在所述浮栅上方延伸的第二部分。
16. 根据权利要求11所述的存储器设备，其中：
所述存储器单元布置成所述存储器单元的对；并且
所述存储器单元对中的每一个存储器单元对共享所述源极区中的一个源极区和所述源极线中的一个源极线。
17.一种擦除存储器设备的所选存储器单元的方法，其中所述存储器设备包括：
半导体材料衬底；
形成在所述衬底上并布置成行和列的阵列的多个存储器单元，并且其中所述多个存储器单元中的一个存储器单元是所选存储器单元；
所述存储器单元中的每一个存储器单元包括：
在所述衬底中间隔开的源极区和漏极区，其中所述衬底中的沟道区在所述源极区和所述漏极区之间延伸，
设置在所述沟道区的与所述源极区相邻的第一部分上方并且与所述第一部分绝缘的浮栅，
设置在所述沟道区的与所述漏极区相邻的第二部分上方并且与所述第二部分绝缘的选择栅，和
设置在所述源极区上方并且与所述源极区绝缘的编程擦除栅；
每一列所述存储器单元包括源极线，所述源极线将所述一列存储器单元的所有所述漏极区电连接在一起；
每一列所述存储器单元包括位线，所述位线将所述一列存储器单元的所有所述漏极区电连接在一起；
每一行所述存储器单元包括选择栅极线，所述选择栅极线将所述一行存储器单元的所述存储器单元的所有所述选择栅电连接在一起；
每一行所述存储器单元包括编程擦除栅极线，所述编程擦除栅极线将所述一行存储器单元的所述存储器单元的所有所述编程擦除栅电连接在一起；
所述方法包括：
将正电压施加到所述编程擦除栅极线中的电连接到所述所选存储器单元的所述编程擦除栅的一个编程擦除栅极线，并且将接地电压施加到所有其他所述编程擦除栅极线；
将接地电压施加到所述源极线中的电连接到所述所选存储器单元的所述源极区的一个源极线，并且将正电压施加到所有其他所述源极线。
18.根据权利要求17所述的方法，还包括：
将接地电压施加到所述位线中的电连接到所述所选存储器单元的所述漏极区的一个位线，并且将接地电压或正电压施加到所有其他所述位线。
19.根据权利要求17所述的方法，其中施加到所述编程擦除栅极线中的所述一个编程擦除栅极线的所述正电压大于施加到所述其他所述源极线的所述正电压。
20.根据权利要求17所述的方法，其中施加到所述编程擦除栅极线中的所述一个编程擦除栅极线的所述正电压是施加到所述其他所述源极线的所述正电压的至少两倍。
21.一种擦除存储器设备的所选存储器单元的方法，其中所述存储器设备包括：
半导体材料衬底；
形成在所述衬底上并布置成行和列的阵列的多个存储器单元，并且其中所述多个存储器单元中的一个存储器单元是所选存储器单元；
所述存储器单元中的每一个存储器单元包括：
在所述衬底中间隔开的源极区和漏极区，其中所述衬底中的沟道区在所述源极区和所述漏极区之间延伸，
设置在所述沟道区的与所述源极区相邻的第一部分上方并且与所述第一部分绝缘的浮栅，
设置在所述沟道区的与所述漏极区相邻的第二部分上方并且与所述第二部分绝缘的选择栅，和
设置在所述源极区上方并且与所述源极区绝缘的编程擦除栅；
每一列所述存储器单元包括源极线，所述源极线将所述一列存储器单元的所有所述源极区电连接在一起；
每一列所述存储器单元包括位线，所述位线将所述一列存储器单元的所有所述漏极区电连接在一起；
每一行所述存储器单元包括选择栅极线，所述选择栅极线将所述一行存储器单元的所述存储器单元的所有所述选择栅电连接在一起；
每一行所述存储器单元包括编程擦除栅极线，所述编程擦除栅极线将所述一行存储器单元的所述存储器单元的所有所述编程擦除栅电连接在一起；
所述方法包括：
将正电压施加到所述编程擦除栅极线中的电连接到所述所选存储器单元的所述编程擦除栅的一个编程擦除栅极线，并且将接地电压施加到所有其他所述编程擦除栅极线；
将接地电压施加到所述源极线中的电连接到所述所选存储器单元的所述源极区的一个源极线，并且将正电压施加到所有其他所述源极线。
22.根据权利要求21所述的方法，还包括：
将接地电压施加到所述位线中的电连接到所述所选存储器单元的所述漏极区的一个位线，并且将接地电压或正电压施加到所有其他所述位线。
23.根据权利要求21所述的方法，其中施加到所述编程擦除栅极线中的所述一个编程擦除栅极线的所述正电压大于施加到所述其他所述源极线的所述正电压。
24.根据权利要求21所述的方法，其中施加到所述编程擦除栅极线中的所述一个编程擦除栅极线的所述正电压是施加到所述其他所述源极线的所述正电压的至少两倍。
25.一种擦除存储器设备的所选存储器单元的方法，其中所述存储器设备包括：
半导体材料衬底；
形成在所述衬底上并布置成偶数行和奇数行以及偶数列和奇数列的阵列的多个存储器单元，并且其中所述多个存储器单元中的一个存储器单元是所选存储器单元；
所述存储器单元中的每一个存储器单元包括：
在所述衬底中间隔开的源极区和漏极区，其中所述衬底中的沟道区在所述源极区和所述漏极区之间延伸，
设置在所述沟道区的与所述源极区相邻的第一部分上方并且与所述第一部分绝缘的浮栅，
设置在所述沟道区的与所述漏极区相邻的第二部分上方并且与所述第二部分绝缘的选择栅，和
设置在所述源极区上方并且与所述源极区绝缘的编程擦除栅；
每一行所述存储器单元包括源极线，所述源极线将所述一行存储器单元的所有所述源极区电连接在一起；
每一列所述存储器单元包括位线，所述位线将所述一列存储器单元的所有所述漏极区电连接在一起；
每一列所述存储器单元包括第一选择栅极线，所述第一选择栅极线将所述一列存储器单元的在所述奇数行或所述偶数行存储器单元中的所述存储器单元的所有所述选择栅电连接在一起；
每一列所述存储器单元包括编程擦除栅极线，所述编程擦除栅极线将所述一列存储器单元的所述存储器单元的所有所述编程擦除栅电连接在一起；
所述方法包括：
将正电压施加到所述编程擦除栅极线中的电连接到所述所选存储器单元的所述编程擦除栅的一个编程擦除栅极线，并且将接地电压施加到所有其他所述编程擦除栅极线；
将接地电压施加到所述源极线中的电连接到所述所选存储器单元的所述源极区的一个源极线，并且将正电压施加到所有其他所述源极线。
26.根据权利要求25所述的方法，其中用于每一列所述存储器单元的所述第一选择栅极线将所述一列存储器单元的在所述奇数行存储器单元中的所述存储器单元的所有所述选择栅电连接在一起，并且其中每一列所述存储器单元还包括第二选择栅极线，所述第二选择栅极线将所述一列存储器单元的在所述偶数行存储器单元中的所述存储器单元的所有所述选择栅电连接在一起。
27.根据权利要求25所述的方法，还包括：
将接地电压施加到所述位线中的电连接到所述所选存储器单元的所述漏极区的一个位线，并且将接地电压或正电压施加到所有其他所述位线。
28.根据权利要求25所述的方法，其中施加到所述编程擦除栅极线中的所述一个编程擦除栅极线的所述正电压大于施加到所述其他所述源极线的所述正电压。
29.根据权利要求25所述的方法，其中施加到所述编程擦除栅极线中的所述一个编程擦除栅极线的所述正电压是施加到所述其他所述源极线的所述正电压的至少两倍。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662337582P | 2016-05-17 | 2016-05-17 | |
| US62/337582 | 2016-05-17 | ||
| PCT/US2017/032280 WO2017200850A1 (en) | 2016-05-17 | 2017-05-11 | Array of three-gate flash memory cells with individual memory cell read, program and erase |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109328385A true CN109328385A (zh) | 2019-02-12 |
| CN109328385B CN109328385B (zh) | 2023-03-21 |
Family
ID=65245323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780030383.9A Active CN109328385B (zh) | 2016-05-17 | 2017-05-11 | 采用单独存储器单元读取、编程和擦除的存储器单元阵列 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP3459114B1 (zh) |
| CN (1) | CN109328385B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114303199A (zh) * | 2019-09-03 | 2022-04-08 | 硅存储技术股份有限公司 | 通过限制擦除和编程之间的时间间隙来提高模拟非易失性存储器中的读取电流稳定性的方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469397A (en) * | 1993-12-21 | 1995-11-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device with a reference potential generator |
| US5643814A (en) * | 1994-12-07 | 1997-07-01 | Lg Semicon Co., Ltd. | Method of making an EEPROM with an erase gate |
| US20030034510A1 (en) * | 2001-05-24 | 2003-02-20 | Chun-Mai Liu | Memory array architectures based on a triple-polysilicon source-side injection non-volatile memory cell |
| US20040125655A1 (en) * | 2002-12-29 | 2004-07-01 | Wen-Jer Tsai | Non-volatile memory and operating method thereof |
| CN1855448A (zh) * | 2005-04-27 | 2006-11-01 | 韩国科学技术院 | 闪速存储器及其制造方法以及闪存块擦除方法及其结构 |
| JP2009158857A (ja) * | 2007-12-27 | 2009-07-16 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| CN104335334A (zh) * | 2011-11-17 | 2015-02-04 | 硅存储技术公司 | 具有改进跨接的耦合栅的分栅型非易失性浮栅存储单元阵列 |
| CN104995687A (zh) * | 2013-03-14 | 2015-10-21 | 硅存储技术公司 | 低漏电流低阈值电压分离栅闪存单元操作 |
| CN105122455A (zh) * | 2013-04-16 | 2015-12-02 | 硅存储技术公司 | 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274436B1 (en) * | 1999-02-23 | 2001-08-14 | Winbond Electronics Corporation | Method for forming minute openings in semiconductor devices |
| KR100614644B1 (ko) * | 2004-12-30 | 2006-08-22 | 삼성전자주식회사 | 비휘발성 기억소자, 그 제조방법 및 동작 방법 |
-
2017
- 2017-05-11 CN CN201780030383.9A patent/CN109328385B/zh active Active
- 2017-05-11 EP EP17799908.3A patent/EP3459114B1/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5469397A (en) * | 1993-12-21 | 1995-11-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device with a reference potential generator |
| US5643814A (en) * | 1994-12-07 | 1997-07-01 | Lg Semicon Co., Ltd. | Method of making an EEPROM with an erase gate |
| US20030034510A1 (en) * | 2001-05-24 | 2003-02-20 | Chun-Mai Liu | Memory array architectures based on a triple-polysilicon source-side injection non-volatile memory cell |
| US20040125655A1 (en) * | 2002-12-29 | 2004-07-01 | Wen-Jer Tsai | Non-volatile memory and operating method thereof |
| CN1855448A (zh) * | 2005-04-27 | 2006-11-01 | 韩国科学技术院 | 闪速存储器及其制造方法以及闪存块擦除方法及其结构 |
| JP2009158857A (ja) * | 2007-12-27 | 2009-07-16 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| CN104335334A (zh) * | 2011-11-17 | 2015-02-04 | 硅存储技术公司 | 具有改进跨接的耦合栅的分栅型非易失性浮栅存储单元阵列 |
| CN104995687A (zh) * | 2013-03-14 | 2015-10-21 | 硅存储技术公司 | 低漏电流低阈值电压分离栅闪存单元操作 |
| CN105122455A (zh) * | 2013-04-16 | 2015-12-02 | 硅存储技术公司 | 具有自对准的浮栅和擦除栅的非易失性存储器单元及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114303199A (zh) * | 2019-09-03 | 2022-04-08 | 硅存储技术股份有限公司 | 通过限制擦除和编程之间的时间间隙来提高模拟非易失性存储器中的读取电流稳定性的方法 |
| CN114303199B (zh) * | 2019-09-03 | 2022-12-27 | 硅存储技术股份有限公司 | 通过限制擦除和编程之间的时间间隙来提高模拟非易失性存储器中的读取电流稳定性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109328385B (zh) | 2023-03-21 |
| EP3459114A4 (en) | 2020-01-01 |
| EP3459114A1 (en) | 2019-03-27 |
| EP3459114B1 (en) | 2022-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102384654B1 (ko) | 개별 메모리 셀 판독, 프로그래밍, 및 소거를 갖는 3-게이트 플래시 메모리 셀들의 어레이 | |
| CN109643564B (zh) | 具有单独的存储器读取、编程和擦除的闪存存储器阵列 | |
| CN104995687B (zh) | 低漏电流低阈值电压分离栅闪存单元操作 | |
| CN107004681A (zh) | 虚拟接地非易失性存储器阵列 | |
| KR20160114167A (ko) | 바이트 소거가능 비휘발성 메모리 아키텍처 및 그의 소거 방법 | |
| TWI759900B (zh) | 具有位元組抹除操作之四閘極分離式閘極快閃記憶體陣列 | |
| CN106415725B (zh) | 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法 | |
| CN109328385A (zh) | 采用单独存储器单元读取、编程和擦除的三栅极闪存存储器单元阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |