一种NAND型闪存存储器读取操作时的字线电压生成电路
技术领域
本发明涉及NAND型闪存存储器领域,尤其一种NAND型闪存存储器读取操作时的字线电压生成电路。
背景技术
闪存存储器是一种非易失存储器,具有掉电后信息保持不变的特点。闪存存储器按照存储单元在阵列中的结构分为NOR型闪存存储器和NAND型闪存存储器。NAND型闪存存储器是以串联的方式构成阵列,具有单位比特面积小的优势,被广泛地应用于数据存储。NAND型闪存存储器的基本操作包括:擦除操作、编程操作和读取操作。NAND型闪存的擦除操作是基于块单元做的,整个块中的存储单元同时被擦除,擦除之后,整个块中的存储单元的数据全部是“1”;编程操作是基于页单元做的,根据用户输入的数据是“1”还是“0”决定是否对该比特编程,当输入数据是“0”时,就编程,反之则不编程;读取操作是基于页单元做的,读取操作的原理是在存储单元的栅极施加一个字线电压,并检测该存储单元的电流,当读取电流小于基准电流值时,该存储单元的数据判定是“0”,当读取电流大于基准电流值时,该存储单元的数据判定是“1”。
NAND型闪存存储器的存储单元的阈值电压随温度变化较大,大约是-1.5mV/℃左右,而现有技术的NAND型闪存存储器在读取操作时,通常是施加一个不随温度变化的恒定电压在字线上,那么在低温时,由于存储单元的阈值电压偏高,其读取电流就会偏低;而在高温时,由于存储单元的阈值电压偏低,其读取电流就会偏高,这样就可能会导致读取错误,比如在低温时将“1”错读成“0”,或者在高温时将“0”错读成“1”。
发明内容
本发明的目的是提供一种NAND型闪存存储器读取操作时的字线电压生成电路,该字线电压生成电路可以生成具有负温度系数的字线电压,且其温度系数在-1.5mV/℃附近可调,能够补偿NAND型闪存存储器的存储单元的负温度系数阈值电压,使存储单元的电流基本不随温度变化,进而提高NAND型闪存存储器的读取操作的准确性。
本发明提供的技术方案如下:
一种NAND型闪存存储器读取操作时的字线电压生成电路,包括第一电压生成电路、第二电压生成电路和字线电压生成电路;
所述第一电压生成电路生成不随温度变化的第一电压;
所述第二电压生成电路生成具有正温度系数的第二电压;
所述第一电压和第二电压输入所述字线电压生成电路,所述字线电压生成电路对所述第一电压和第二电压进行运算得到具有负温度系数的字线电压并输出。
本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路能够得到具有负温度系数的字线电压,提高NAND型闪存存储器的读取操作的准确性。
进一步优选的,本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路,所述第一电压生成电路包括第一差分放大器、第一PMOS管和第一电阻,所述第一差分放大器的负输入端和正输入端分别接基准电压和所述第一PMOS管的漏端,所述第一差分放大器的输出端接所述第一PMOS管的栅极,所述第一PMOS管的源端接电源电压,所述第一PMOS管的漏端通过所述第一电阻接地,所述第一差分放大器的输出端作为所述第一电压成电路的输出端接所述字线电压生成电路的第一输入端。
进一步优选的,本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路,所述第二电压生成电路包括第一PNP管、第二PNP管、第二差分放大器、电流镜、第二电阻和第一NMOS管,所述第一PNP管的发射极通过所述第二电阻接所述第二差分放大器的正输入端并同时接所述电流镜的第一输出支路,所述第二PNP管的发射极接所述第二差分放大器的负输入端并同时接所述电流源的第二输出支路,所述第二差分放大器的输出端接所述电流镜的参考支路,所述第一NMOS管的漏端与栅极连接并同时接所述电流源的第三输出支路,所述第一PNP管的基极和集电极、所述第二PNP管的基极和集电极、以及所述第一NMOS管的源端分别接地,所述第一NMOS管的漏端作为所述第二电压生成电路的输出端接所述字线电压生成电路的第二输入端。
进一步优选的,本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路,所述第一PNP管由N个PNP管并联组成,所述第二PNP管由1个PNP管组成。
进一步优选的,本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路,所述电流镜控制流过所述第一PNP管、第二PNP管和第一NMOS管的电流相等。
通过设置第一PNP管和第二PNP管的数量,并通过电流镜控制流过所述第一PNP管、第二PNP管和第一NMOS管的电流相等,可以简化流过第一PNP管第二PNP管和第一NMOS管的电流的运算。
进一步优选的,本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路,所述字线电压生成电路包括第二PMOS管、第三PMOS管、第二NMOS管和第三电阻,所述第二PMOS管的栅极和第三PMOS管的栅极连接并作为所述字线电压生成电路的第一输入端接所述第一电压生成电路的输出端,所述第二NMOS管的栅极作为所述字线电压生成电路的第二输入端接所述第二电压生成电路的输出端,所述第二PMOS管的源端和第三PMOS管的源端分别接电源电压,所述第二NMOS管的源端接地,所述第二NMOS管的源端通过所述第三电阻接接所述第二NMOS管的漏端,所述第二PMOS管的漏端、所述第三PMOS管的漏端、以及所述第二NMOS管的漏端相连接并作为所述字线电压生成电路的输出端输出所述字线电压生成电路生成的字线电压。
进一步优选的,本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路,所述第三电阻的值与所述第一电阻的值相等。
设置第三电阻的值与所述第一电阻的值相等,可以简化字线电压生成电路生成的字线电压的运算。
本发明的技术效果是:
本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路是通过第一电压生成电路生成不随温度变化的第一电压、并通过第二电压生成电路生成具有正温度系数的第二电压;然后通过字线电压生成电路对所述第一电压和第二电压进行运算得到具有负温度系数的字线电压并输出。本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路能够生成具有负温度系数的字线电压,且字线电压的负温度系数在-1.5mV/℃附近可调,从而在对NAND型闪存存储器进行读取操作时,能够补偿NAND型闪存存储器的存储单元的负阈值电压,进而获得更加稳定的存储单元电流,提高NAND型闪存存储器读取操作的准确性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明:
图1是本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路的一个实施例的结构框图;
图2是本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路中的第一电压生成电路的一个实施例的电路图;
图3是本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路中的第二电压生成电路的一个实施例的电路图;
图4是本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路中的字线电压生成电路的一个实施例的电路图;
图5是由本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路生成的具有不同负温度系数的字线电压曲线。
具体实施方式
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路的一个实施例的结构框图。如图1所示,本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路包括第一电压生成电路101、第二电压生成电路102和字线电压生成电路103。第一电压生成电路101能够生成不随温度变化的第一电压;第二电压生成电路102能够生成具有正温度系数的第二电压;第一电压和第二电压会输出至字线电压生成电路103,字线电压生成电路103对第一电压和第二电压进行运算得到具有负温度系数的字线电压并输出。
图2是本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路中的第一电压生成电路的一个实施例的电路图。如图2所示,本发明的第一电压生成电路101包括第一差分放大器、第一PMOS管P0和第一电阻R1,其中:第一差分放大器的负输入端和正输入端分别接基准电压Vref和第一PMOS管P0的漏端,第一差分放大器的输出端接第一PMOS管P0的栅极,第一PMOS管P0的源端接电源电压VDD,第一PMOS管P0的漏端通过第一电阻R1接地。第一差分放大器的输出端作为第一电压生成电路101的输出端接字线电压生成电路103的第一输入端,从而将第一电压生成电路101生成的第一电压PBIAS输出至字线电压生成电路103。
在图2所示的第一电压生成电路中,第一差分放大器的负输入端接基准电压Vref、正输入端接第一PMOS管P0反馈回来的电压Vfb,由于第一差分放大器具有足够大的增益,因此第一差分放大器的正输入端和负输入端处于虚断状态,从而第一差分放大器的正输入端电压V1和负输入端电压V2相等(即Vref=Vfb)。流过第一电阻R1的电流和流过第一PMOS管P0的电流相等,定义为Iconst。由于Vref=Vfb,因此得到:
将第一差分放大器的输出电压PBIAS输出至字线电压生成电路103,可以使得字线电压生成电路103得到Iconst的镜像电流。
图3是本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路中的第二电压生成电路的一个实施例的电路图。如图3所示,本发明的第二电压生成电路102包括第一PNP管Q0、第二PNP管Q1、第二差分放大器、电流镜、第二电阻R0和第一NMOS管N0,其中:第一PNP管Q0的发射极通过第二电阻R0接第二差分放大器的正输入端并同时接所述电流镜的第一输出支路,第二PNP管Q1的发射极接第二差分放大器的负输入端并同时接所述电流源的第二输出支路,第二差分放大器的输出端接所述电流镜的参考支路,第一NMOS管N0的漏端与栅极连接并同时接所述电流源的第三输出支路,第一PNP管Q0的基极和集电极、第二PNP管Q1的基极和集电极、以及第一NMOS管N0的源端分别接地。第一NMOS管N0的漏端作为第二电压生成电路102的输出端接字线电压生成电路103的第二输入端,从而将第二电压生成电路102生成的第二电压NBIAS输出至字线电压生成电路103。
在图3所示的第二电压生成电路中,优选的,第一PNP管Q0由N个PNP管并联组成,第二PNP管Q1由1个PNP管组成。第二差分放大器具有足够大的增益,因此其正输入端和负输入端处于虚断状态,即正输入端电压V1和负输入端电压V2相等(V1=V2)。控制电流镜的镜像比例使得流过第一PNP管Q0、第二PNP管Q1和第一NMOS管N0的电流相等,由此可以得到:
其中:ΔVbe是第二PNP管Q1的发射极基极电压与第一PNP管Q0的发射极基极电压之差,K是玻尔兹曼常数,T是温度,q是电子电量。
因为V1=V2,所以ΔVbe也是第二电阻R0上的电压降,由此推导出:
Iptat是流过第一PNP管Q0、第二PNP管Q1和第一NMOS管N0的电流。
第一NMOS管N0是二极管连接方式,能够生成偏置电压NBIAS并将其输出至字线电压生成电路103,可以使得字线电压生成电路103得到Iptat的镜像电流。
图4是本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路中的字线电压生成电路的一个实施例的电路图。如图4所示,本发明的字线电压生成电路103包括第二PMOS管P2、第三PMOS管P1、第二NMOS管N1和第三电阻R3,其中第二PMOS管P2的栅极和第三PMOS管P1的栅极连接并作为字线电压生成电路103的第一输入端接第一电压生成电路101的输出端,第二NMOS管N1的栅极作为字线电压生成电路103的第二输入端接第二电压生成电路102的输出端,第二PMOS管P2的源端和第三PMOS管P1的源端分别接电源电压VDD,第二NMOS管N1的源端接地,第二NMOS管N1的源端通过第三电阻R3接接第二NMOS管N1的漏端,第二PMOS管P2的漏端、第三PMOS管P1的漏端、以及第二NMOS管N1的漏端相连接并作为字线电压生成电路103的输出端输出字线电压生成电路103生产的字线电压Vout。
在图4所示的字线电压生成电路中,第二PMOS管P1和第三PMOS管P2的栅极接第一电压生成电路101生成的第一电压PBIAS信号。如果第二PMOS管P1的PMOS管个数与第一电压生产电路101中的第一PMOS管P0的PMOS管个数之比为a,则流过第二PMOS管P1的电流是a×Iconst。如果第三PMOS管P2的PMOS管个数与第一电压生产电路101中的第一PMOS管P0的PMOS管个数之比为c,则流过第三PMOS管P1的电流是c×Iconst。第二NMOS管N1的栅极连接第二电压生成电路102生成的第二电压NBIAS信号,如果第二NMOS管N1的个数与与第二电压生成电路102中的第一NMOS管的N0的NMOS管个数之比是b,则流过第二NMOS管N1的电流是b×Iptat。根据流过第二PMOS管P2、第三PMOS管P1和第二NMOS管N1的电流可得到流过第三电阻R3的电流是a×Iconst+c×Iconst-b×Iptat,由此可以得到字线电压生成电路103生成的字线电压Vout=(a×Iconst+c×Iconst-b×Iptat)×R3。通过优化使得第三电阻R3的值与第一电压生产电路101中的第一电阻R1的值相等,即R3=R1,将第一电压生成电路101中的Iconst公式代入字线电压的运算公式,可得到字线电压Vout=a×Vref+c×Vref-b×Iptat×R1。在字线电压Vout的运算公式中,变量a决定了Vout的基础电压,基础电压就是没有温度补偿时的电压;变量b决定了温度补偿系数的大小;变量c的作用是让c×Iconst在常温下与b×Iptat相等,使得在常温下Vout等于a×Vref。通过调节a,b,c的值可以获得不同的的基础电压和不同的负温度系数。
图5是由本发明的一种NAND型闪存存储器读取操作时的字线电压生成电路生成的具有不同负温度系数的字线电压曲线,其中横轴是温度,纵轴是字线电压值,由图5可知,不同温度系数的曲线在大约20℃时相交于一点,该点电压是0.8v,即字线电压的基础电压是0.8v,且参数b越大,曲线越陡,负温度系数越大;反之,负温度系数越小。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。