KR100927782B1 - 불휘발성 메모리 장치의 독출/검증 기준전압 공급부 - Google Patents

불휘발성 메모리 장치의 독출/검증 기준전압 공급부 Download PDF

Info

Publication number
KR100927782B1
KR100927782B1 KR1020080046611A KR20080046611A KR100927782B1 KR 100927782 B1 KR100927782 B1 KR 100927782B1 KR 1020080046611 A KR1020080046611 A KR 1020080046611A KR 20080046611 A KR20080046611 A KR 20080046611A KR 100927782 B1 KR100927782 B1 KR 100927782B1
Authority
KR
South Korea
Prior art keywords
reference voltage
temperature
voltage
amplifier
supply unit
Prior art date
Application number
KR1020080046611A
Other languages
English (en)
Inventor
노유종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080046611A priority Critical patent/KR100927782B1/ko
Priority to US12/468,250 priority patent/US20090290428A1/en
Application granted granted Critical
Publication of KR100927782B1 publication Critical patent/KR100927782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본원 발명의 불휘발성 메모리 장치의 검증 기준 전압 공급부는 온도 변화와 무관하게 일정한 값을 유지하는 제1 기준전압 및 제2 기준전압을 공급하는 기준전압 공급부와, 상기 제1 기준전압을 전달받아 온도 증가에 비례하여 그 레벨이 증가하는 온도 전압을 생성하는 온도전압 공급부와, 상기 온도 전압과 상기 제2 기준전압을 증폭시켜 검증 기준전압을 생성하는 증폭부를 포함하는 것을 특징으로 한다.
온도전압, 밴드갭, 검증, 독출

Description

불휘발성 메모리 장치의 독출/검증 기준전압 공급부{Voltage supply for Reading/Verifying reference voltage of non volatile memory device}
본원 발명은 온도 변화에 따라 그 레벨이 상이한 독출/검증 기준전압을 출력하는 불휘발성 메모리 장치의 독출/검증 기준전압 공급부에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터 를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이러한 불휘발성 메모리 셀의 동작 중 프로그램 검증동작 또는 독출동작등은 비트라인을 하이레벨로 프리차지시키고, 특정 메모리 셀의 프로그램 상태에 따라 상기 프리차지된 전압레벨이 변화하는지를 판독하는 동작을 수행한다. 다만 온도 변화에 따라 상기 전압레벨이 변화하는 정도가 상이해 질 수 있어, 실제 상태와 다르게 판독될 수 있는 문제점이 있다. 특히 멀티 레벨 셀 프로그램 방식에서와 같이 각 분포 상태별로 마진이 충분하지 않은 상황에서는 온도 변화의 정도에 따라 각 분포가 변화할 수 있어, 이를 개선할 필요성이 있다.
전술한 필요성에 따라 본원 발명이 해결하고자 하는 과제는 온도 변화에 따라 그 레벨이 상이한 독출/검증 기준전압을 출력할 수 있는 불휘발성 메모리 장치를 제공하는 것이다.
전술한 과제를 해결하기 위하여 본원 발명의 불휘발성 메모리 장치의 검증 기준 전압 공급부는 온도 변화와 무관하게 일정한 값을 유지하는 제1 기준전압 및 제2 기준전압을 공급하는 기준전압 공급부와, 상기 제1 기준전압을 전달받아 온도 증가에 비례하여 그 레벨이 증가하는 온도 전압을 생성하는 온도전압 공급부와, 상기 온도 전압과 상기 제2 기준전압을 증폭시켜 검증 기준전압을 생성하는 증폭부를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 검증 기준전압 공급부는 온도 변화와 무관하게 일정한 값을 유지하는 제1 기준전압 및 제2 기준전압을 공급하는 기준전압 공급부와, 상기 제1 기준전압을 전달받아 온도 증가에 비례하여 그 레벨이 증가하는 온도 전압을 생성하는 온도전압 공급부와, 상기 온도전압을 전달받아 그 레벨을 변환시켜 변환 온도 전압을 출력하는 버퍼부와, 상기 변환 온도 전압과 상기 제2 기준전압을 증폭시켜 검증 기준전압을 생성하는 증폭부를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라 온도의 변화에 따라 변화하는 검증 기준 전압 또는 독출 기준 전압을 출력할 수 있는 불휘발성 메모리 장치를 제공할 수 있다. 즉, 저온에서는 실제 인가되는 독출 기준전압보다 높은 독출 기준전압을 인가시켜, 상온에서의 독출 기준전압보다 낮은 독출 기준전압이 인가되는 것과 같은 현상을 방지할 수 있다. 또한, 고온에서는 실제 인가되는 독출 기준전압보다 낮은 독출 기준전압을 인가시켜, 상온에서의 독출 기준전압보다 높은 독출 기준전압이 인가된 것과 같은 현상을 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 불휘발성 메모리 장치의 프로그램 검증시에 온도 변화에 따른 문턱전압 분포 변화를 도시한 도면이다.
도시된 바와 같이 상온에서 프로그램 검증을 실시하였을 때를 기준으로 하였을때, 저온에서 프로그램 검증한 경우의 문턱전압이 낮아지고, 고온에서 프로그램 검증한 경우의 문턱전압이 높아짐을 알 수 있다.
불휘발성 메모리 장치의 검증, 독출 동작등은 비트라인에 고전압을 프리차지 시키고, 이 비트라인을 검증, 독출하고자 하는 메모리 셀이 포함된 셀 스트링과 접속시킨후, 셀 스트링을 통해 전류경로가 형성되어 비트라인의 전압레벨이 어떻게 변화하는지를 판독하는 과정 등을 수행한다. 이때 비트라인에 프리차지되는 전압레벨은 온도 변화에 따라 변화된다. 통상적으로 비트라인에 접속된 NMOS 트랜지스터의 게이트에 고전압(Vg)을 인가시켜 소스단에 프리차지 전압(Vg-Vth)이 인가되도록 하는 방법을 사용한다. 상기 문턱전압(Vth)은 온도 변화에 반비례하여 변하는바, 온도가 높아지면 문턱전압이 감소하고, 온도가 낮아지면 문턱전압이 증가하게 된다. 따라서 주변의 온도가 높아지면 상기 프리차지 전압(Vg-Vth)도 증가하게 되고 주변의 온도가 낮아지면 상기 프리차지 전압(Vg-Vth)도 감소하게 된다. 한편 프리차지 전압의 변화에 따라 셀 스트링에 흐르는 센싱전류도 변하게 되는데, 프리차지 전압의 크기에 비례하여 센싱전류값도 변화한다.
상기 설명한 내용을 도 1에 적용하여 보면, 온도가 높아지면 프리차지 전압이 증가하고, 센싱전류도 증가하게 되는바, 실질적으로는 검증기준전압이 증가하는 효과가 나타난다. 그에 따라 증가된 검증기준전압이상으로 프로그램되도록 프로그램 동작이 수행되는바 전체 메모리 셀의 문턱전압이 높아지는 현상이 발생한다.
반면에 온도가 낮아지면 프리차지 전압이 감소하고, 센싱전류도 감소하게 되는바, 실질적으로는 검증기준전압이 감소하는 효과가 나타난다. 그에 따라 감소된 검증기준전압이상으로만 프로그램되도록 프로그램 동작이 수행되는바 전체 메모리 셀의 문턱전압이 낮아지는 현상이 발생한다.
추가 도면을 통해 온도 변화에 따른 기준전압의 변화에 대하여 더욱 상세히 설명하기로 한다.
도 2는 통상적인 불휘발성 메모리 장치에서 온도 변화에 따른 기준전압의 변화를 설명하기 위한 도면이다.
도시된 하나의 셀 스트링(200)에는 복수의 메모리 셀(MC0 ~ MCn)이 직렬로 접속되어 있으며, 메모리 셀(MCn)과 비트라인을 선택적으로 접속시키는 드레인 선택 트랜지스터(DST), 메모리 셀(MC0)과 접지를 선택적으로 접속시키는 소스 선택 트랜지스터(SST)를 포함한다.
독출/검증동작시에는 판독하고자 하는 메모리 셀(MCm)과 접속된 워드라인에 기준전압(Vread, Vver)을 인가하고, 나머지 메모리 셀과 접속된 워드라인에는 고전압의 패스전압(Vpass)을 인가한다. 따라서 나머지 메모리 셀은 모두 턴온 상태가 되며, 선택된 메모리 셀이 기준전압보다 높게 프로그램되었는지 여부를 판단하게 된다. 선택된 메모리 셀이 기준전압보다 높게 프로그램되었으면 해당 셀은 턴오프되어 비트라인에서 접지로 이어지는 전류경로 형성이 차단되고, 비트라인은 프리차지된 전압 레벨을 유지한다. 그러나 선택된 메모리 셀이 기준전압보다 낮게 프로그램되었으면 해당 셀은 턴온되어 비트라인에서 접지로 이어지는 전류경로가 형성이 차단되고, 비트라인은 프리차지된 전압 레벨을 유지한다.
도시된 바와 같이 기준전압이 2.1V이고 상온에서의 센싱전류가 200nA라고 가정한다. 만약 저온에서 프로그램 검증/독출 동작등을 한다면, 프리차지 전압레벨이 낮아지고 그에 따라 센싱전류도 180nA로 낮아진다. 센싱전류가 낮아지므로 선택된 셀이 기준전압보다 낮게 프로그램된 경우에도 전류흐름이 차단되어 프로그램된 셀 로 판독될 가능성이 높다. 즉 저온에서의 프로그램 검증/독출 동작은 실제 기준전압(2.1V)보다 더욱 낮은 기준전압(1.8V)을 인가하여 검증/독출 하는 것과 같은 효과를 갖는다.
반면에, 고온에서 프로그램 검증/독출 동작등을 한다면, 프리차지 전압레벨이 높아지고 그에 따라 센싱전류도 220nA로 높아진다. 센싱전류가 높아지므로 선택된 셀이 기준전압보다 높게 프로그램된 경우에도 전류흐름이 활발하여 프로그램되지 않은 셀로 판독될 가능성이 높다. 따라서 기준전압보다 더 높게 프로그램되어야 해당 셀이 턴오프 된 것으로 판독될 수 있다. 즉 고온에서의 프로그램 검증/독출 동작은 실제 기준전압(2.1V)보다 더욱 높은 기준전압(2.2V)을 인가하여 검증/독출 하는 것과 같은 효과를 갖는다.
한편, 상기 언급한 수치는 이해를 돕기 위해 예로 든 수치일 뿐 본원 발명의 권리 범위가 상기 수치에 한정되지 않음은 당업자에게 자명하다고 볼 수 있다.
도 3는 통상적인 불휘발성 메모리 장치에서 프로그램 검증시와 독출시의 온도가 상이할 때 발생하는 문제점을 설명하기 위한 도면이다.
프로그램 검증시와 독출시의 온도가 동일한 경우에는 특별한 문제가 발생하지 않는다. 즉 저온에서 프로그램 검증된 셀을 저온에서 독출하는 경우나, 고온에서 프로그램 검증된 셀을 고온에서 독출하는 경우에는 프로그램된 상태의 문턱전압을 그대로 유지할 수 있다.
문제가 되는 경우는 저온에서 프로그램 검증된 셀을 고온에서 독출하거나, 고온에서 프로그램 검증된 셀을 저온에서 독출하는 경우이다.
첫 번째 경우를 살펴보자. 저온에서 프로그램 검증된 셀의 경우 앞서 살펴본바와 같이 상온에 비하여 낮은 문턱전압을 갖도록 프로그램된다. 이러한 셀을 고온에서 독출하게 되면, 앞서 살펴본바와 같이 고온에서는 독출/검증시 기준전압이 더 높아지는 효과 때문에, 실제 프로그램된 것보다 문턱전압이 더욱 낮은 것으로 읽히게 된다. 경우에 따라서는 프로그램되지 않은 셀로 읽힐 수도 있다.
두 번째의 경우를 살펴보자. 고온에서 프로그램 검증된 셀의 경우 앞서 살펴본바와 같이 상온에 비하여 높은 문턱전압을 갖도록 프로그램된다. 이러한 셀을 저온에서 독출하게 되면, 앞서 살펴본바와 같이 저온에서는 독출/검증시 기준전압이 더 낮아지는 효과 때문에, 실제 프로그램된 것보다 문턱전압이 더욱 높은 것으로 읽히게 된다.
즉 프로그램 검증시의 외부 온도와 독출 동작에서의 외부 온도가 차이가 나는 경우 실제 프로그램된 상태와 다른 상태로 독출 될 수 있다. 특히 멀티 레벨 셀 프로그램이 실행되는 경우 각 분포별 마진(margin)에 여유가 없기 때문에, 온도 변화에 따른 문턱전압 분포의 변화는 더욱 큰 문제를 낳게 된다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 검증 기준전압 공급부를 도시한 회로도이다.
상기 검증 기준전압 공급부(400)는 온도 변화와 무관하게 일정한 값을 유지하는 제1 기준전압(Vref)과 제2 기준전압(V2)을 공급하는 기준전압 공급부(410), 상기 제1 기준전압(Vref)을 전달받아 온도 변화에 따라 그 레벨이 변하는 온도 전압을 생성하는 온도전압 공급부(420), 상기 온도전압의 레벨을 변환시키는 버퍼부(430), 상기 온도 전압 또는 변환 온도 전압과 상기 제2 기준전압을 증폭시켜 검증 기준 전압 또는 독출 기준전압(Vver or Vread)을 생성하는 증폭부(440)를 포함한다.
상기 기준전압 공급부(410)는 온도 변화와 무관하게 일정한 값을 유지하는 밴드갭 전압(VBG)을 전달받아 상기 제1 기준전압(Vref)과 제2 기준전압(V2)을 생성한다. 이를 위해, 상기 밴드갭 전압(VBG)을 비반전단자(+)로 입력받는 OP 앰프(412)를 포함한다. 또한 상기 OP 앰프(412)의 출력단과 접지단 사이에 직렬 접속된 제1 가변저항(Ra)과 제2 가변저항(Rb)을 포함하며, 상기 제1 가변저항과 제2 가변저항의 접속노드(N1)는 상기 OP 앰프(412)의 반전단자(-)에 접속된다.
상기 제1 가변저항(Ra)에서 제1 기준전압(Vref)이 출력되고, 제2 가변저항(Rb)에서 제2 기준전압(V2)가 출력된다. 이상적인 OP 앰프의 특성에 따라 상기 접속노드(N1)에 밴드갭 전압(VBG)이 인가되는바, 제1 기준전압 및 제2 기준전압 모두 상기 밴드갭 전압을 전압분배하게 된다.
즉, 제1 기준전압(Vref)은 수학식 1에 의해 결정된다.
Figure 112008035623113-pat00001
또한 제2 기준전압(V2)은 수학식 2에 의해 결정된다.
Figure 112008035623113-pat00002
한편, 상기 가변저항들의 조절에 따라 제1 기준전압과 제2 기준전압은 밴드갭 전압과 동일한 값을 가질 수도 있다.
상기 온도 전압 공급부(420)는 상기 제1 기준전압에 온도 변화에 따라 변하는 문턱전압 성분이 포함되도록 변환시킨다. 이를 위해 상기 제1 기준전압(Vref)을 게이트로 받고 드레인과 전원전압(VDD)단자가 접속된 NMOS 트랜지스터(NMOS420), 상기 NMOS 트랜지스터의 소스와 접지단자 사이에 접속된 저항(R5)을 포함한다. 상기 제1 기준전압(Vref)이 NMOS 트랜지스터의 게이트에 인가됨에 따라 기준전압에서 문턱전압(Vth) 만큼 감소된 전압(Vref-Vth)이 상기 NMOS 트랜지스터와 저항(R5)의 접속노드(N2)에서 출력된다. 앞서 살펴본 바와 같이 상기 문턱전압은 온도 증가에 반비례하여 변하는바 상기 접속노드에서 출력되는 온도 전압(Vref-Vth)은 온도 증가에 비례하여 변하게 된다. 즉, 온도가 증가함에 따라 상기 온도 전압도 증가하고, 온도가 감소함에 따라 상기 온도 전압도 감소한다.
상기 버퍼부(430)는 상기 온도전압을 전달받아 그 레벨을 변환시켜 변환 온도 전압을 출력한다.
상기 온도전압(Vref-Vth)을 비반전단자로 입력받는 OP 앰프(432)를 포함하고, 상기 OP 앰프(412)의 출력단과 접지단 사이에 직렬 접속된 저항(R4)과 가변저항(R3)을 포함하며, 상기 저항과 가변저항의 접속노드(N3)는 상기 OP 앰프(432)의 반전단자(-)에 접속된다. 상기 버퍼부(432)의 구성은 상기 기준전압 공급부(412)의 구성과 거의 동일한바 상세 설명은 생략하기로 한다.
상기 버퍼부(430)가 출력하는 변환 온도 전압(V1)은 수학식 3에 의하여 결정된다.
Figure 112008035623113-pat00003
한편, 상기 버퍼부(432)는 설계자의 의도에 따라 생략될 수 있다. 상기 버퍼부(432)가 생략될 경우 상기 온도전압이 이후에 설명할 증폭부(440)의 반전단자(-)에 입력된다.
상기 증폭부(442)는 상기 변환 온도 전압(V1) 또는 온도 전압(Vref-Vth)과 상기 제2 기준전압(V2)을 조합하여 상기 검증 기준 전압 또는 독출 기준전압(Vread or Vver)을 출력한다. 불휘발성 메모리 장치에 있어서, 검증 동작과 독출 동작은 실질적으로 동일한 원리에 따라 수행되는바, 상기 검증 기준 전압은 그 레벨이 일부 변환되거나 그대로 유지되어 독출 기준전압으로 사용될 수 있다.
이를 위해, 상기 제2 기준전압(V2)을 비반전단자(+)로 입력받고, 상기 변환 온도 전압(V1) 또는 온도 전압(Vref-Vth)을 제1 저항을 통해 반전단자(-)로 입력받는 OP 앰프(432)를 포함한다. 또한, 상기 OP 앰프(432)의 출력단과 상기 반전단자를 접속시키는 피드백 저항(R2)을 포함한다. 상기 증폭부(442)의 구성에 따라 상기 검증 기준전압 또는 독출 기준전압은 수학식 4에 의하여 결정된다.
Figure 112008035623113-pat00004
한편 상기 증폭부의 출력전압의 레벨은 상기 저항(R1, R2)들의 조절에 따라 변환가능한바, 검증 기준전압뿐만 아니라 독출 기준전압으로서도 사용가능하다.
상기 제1 기준전압(Vref)과 제2 기준전압(V2) 성분은 온도 변화와 무관하게 일정한 값을 유지하지만, 상기 문턱전압(Vth)성분은 온도 증가에 반비례하여 증가하는바, 상기 검증/독출 전압은 온도 증가시에 감소하고, 온도 감소시에 증가하게 된다.
도 2를 다시 참조하여 본원 발명의 동작을 살펴보기로 한다.
도 2에 도시된 바와 같이 저온에서는 실제로 인가되는 검증기준전압보다 낮은 기준전압이 인가된 것과 같은 현상이 나타난다. 그러나 본원 발명에서는 온도 증가에 반비례하여 변화하는 검증기준전압이 인가되는바 상온에서 인가되는 검증 기준전압보다 더 높은 검증 기준전압이 인가되어, 문턱전압이 도 1에서와 같이 낮 아지는 문제점을 개선할 수 있다.
한편, 상온에서는 실제로 인가되는 검증 기준전압보다 높은 기준전압이 인가된 것과 같은 현상이 나타난다. 그러나 본원 발명에서는 온도 증가에 반비례하여 변화하는 검증 기준전압이 인가되는바 상온에서 인가되는 검증 기준전압보다 더 낮은 검증 기준전압이 인가되어, 문턱전압이 도 1에서와 같이 높아지는 문제점을 개선할 수 있다.
한편, 독출동작시에도 외부 온도의 변화에 따른 상태 변화를 최소화 할 수 있다.
즉, 저온에서는 실제 인가되는 독출 기준전압보다 높은 독출 기준전압을 인가시켜, 도 2에서와 같이 상온에서의 독출 기준전압보다 낮은 독출 기준전압이 인가되는 것과 같은 현상을 방지할 수 있다. 또한, 고온에서는 실제 인가되는 독출 기준전압보다 낮은 독출 기준전압을 인가시켜, 도 2에서와 같이 상온에서의 독출 기준전압보다 높은 독출 기준전압이 인가된 것과 같은 현상을 방지할 수 있다.
도 1은 통상적인 불휘발성 메모리 장치의 프로그램 검증시에 온도 변화에 따른 문턱전압 분포 변화를 도시한 도면이다.
도 2는 통상적인 불휘발성 메모리 장치에서 온도 변화에 따른 기준전압의 변화를 설명하기 위한 도면이다.
도 3는 통상적인 불휘발성 메모리 장치에서 프로그램 검증시와 독출시의 온도가 상이할 때 발생하는 문제점을 설명하기 위한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 검증 기준전압 공급부를 도시한 회로도이다.
<도면의 주요 부분에 대한 설명>
400: 검증 기준 전압 공급부
410: 기준 전압 공급부
420: 온도 전압 공급부
430: 버퍼부
440: 증폭부

Claims (23)

  1. 온도 변화와 무관하게 일정한 값을 유지하는 제1 기준전압 및 제2 기준전압을 공급하는 기준전압 공급부와,
    상기 제1 기준전압을 전달받아 온도 증가에 비례하여 그 레벨이 증가하는 온도 전압을 생성하는 온도전압 공급부와,
    상기 온도 전압과 상기 제2 기준전압을 증폭시켜 검증 기준전압을 생성하는 증폭부를 포함하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  2. 제1항에 있어서, 상기 기준전압 공급부는 온도 변화와 무관하게 일정한 값을 유지하는 밴드갭 전압을 전압분배하여 상기 제1 기준전압 및 제2 기준전압을 생성하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  3. 제1항에 있어서, 상기 기준전압 공급부는 밴드갭 전압을 비반전단자로 입력받는 제1 OP 앰프와,
    상기 제1 OP 앰프의 출력단과 접지 사이에 직렬 접속된 제1 가변저항 및 제2 가변저항을 포함하되,
    상기 제1 가변저항과 제2 가변저항의 접속노드는 상기 제1 OP 앰프의 반전단자에 접속되는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  4. 제3항에 있어서, 상기 제1 기준전압은 상기 제1 OP 앰프의 출력단에 인가되는 전압이 상기 제1 가변저항과 제2 가변저항에 따라 전압분배되어 출력되는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  5. 제3항에 있어서, 상기 제2 기준전압은 상기 접속노드에 인가되는 전압이 상기 제2 가변저항에 따라 전압분배되어 출력되는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  6. 제1항에 있어서, 상기 온도전압 공급부는 상기 제1 기준전압에서 온도 증가에 반비례하여 변화하는 NMOS 트랜지스터의 문턱전압을 감산한 온도 전압을 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  7. 제1항에 있어서, 상기 온도전압 공급부는 상기 제1 기준전압을 게이트로 입력받고 드레인과 전원전압단자가 접속된 NMOS 트랜지스터와,
    상기 NMOS 트랜지스터의 소스와 접지단자 사이에 접속된 저항을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  8. 제1항에 있어서, 상기 증폭부는 상기 제1 기준전압 성분, 제2 기준전압 성분 및 온도 증가에 반비례하여 변화하는 NMOS 트랜지스터의 문턱전압 성분을 포함하는 검증 기준전압을 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준 전압 공급부.
  9. 제1항에 있어서, 상기 증폭부는 온도 증가에 반비례하여 변화하는 검증 기준전압을 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  10. 제1항에 있어서, 상기 증폭부는 온도 증가에 반비례하여 변화하는 독출 기준전압을 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  11. 제1항에 있어서, 상기 증폭부는 상기 제2 기준전압을 비반전단자로 입력받는 제2 OP 앰프와,
    상기 온도 전압을 상기 제2 OP 앰프의 반전단자로 전달하는 제1 저항과,
    상기 제2 OP 앰프의 출력단과 상기 반전단자를 접속시키는 제2 저항을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  12. 온도 변화와 무관하게 일정한 값을 유지하는 제1 기준전압 및 제2 기준전압을 공급하는 기준전압 공급부와,
    상기 제1 기준전압을 전달받아 온도 증가에 비례하여 그 레벨이 증가하는 온도 전압을 생성하는 온도전압 공급부와,
    상기 온도전압을 전달받아 그 레벨을 변환시켜 변환 온도 전압을 출력하는 버퍼부와,
    상기 변환 온도 전압과 상기 제2 기준전압을 증폭시켜 검증 기준전압을 생성하는 증폭부를 포함하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  13. 제12항에 있어서, 상기 기준전압 공급부는 온도 변화와 무관하게 일정한 값을 유지하는 밴드갭 전압을 전압분배하여 상기 제1 기준전압 및 제2 기준전압을 생성하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  14. 제12항에 있어서, 상기 기준전압 공급부는 밴드갭 전압을 비반전단자로 입력받는 제1 OP 앰프와,
    상기 제1 OP 앰프의 출력단과 접지 사이에 직렬 접속된 제1 가변저항 및 제2 가변저항을 포함하되,
    상기 제1 가변저항과 제2 가변저항의 접속노드는 상기 제1 OP 앰프의 반전단자에 접속되는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  15. 제14항에 있어서, 상기 제1 기준전압은 상기 제1 OP 앰프의 출력단에 인가되는 전압이 상기 제1 가변저항과 제2 가변저항에 따라 전압분배되어 출력되는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  16. 제14항에 있어서, 상기 제2 기준전압은 상기 접속노드에 인가되는 전압이 상기 제2 가변저항에 따라 전압분배되어 출력되는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  17. 제12항에 있어서, 상기 온도전압 공급부는 상기 제1 기준전압에서 온도 증가에 반비례하여 변화하는 NMOS 트랜지스터의 문턱전압을 감산한 온도 전압을 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  18. 제12항에 있어서, 상기 온도전압 공급부는 상기 제1 기준전압을 게이트로 입력받고 드레인과 전원전압단자가 접속된 NMOS 트랜지스터와,
    상기 NMOS 트랜지스터의 소스와 접지단자 사이에 접속된 저항을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  19. 제12항에 있어서, 상기 증폭부는 상기 제1 기준전압 성분, 제2 기준전압 성분 및 온도 증가에 반비례하여 변화하는 NMOS 트랜지스터의 문턱전압 성분을 포함하는 검증 기준전압을 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  20. 제12항에 있어서, 상기 증폭부는 온도 증가에 반비례하여 변화하는 검증 기준전압을 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공 급부.
  21. 제12항에 있어서, 상기 증폭부는 온도 증가에 반비례하여 변화하는 독출 기준전압을 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  22. 제12항에 있어서, 상기 증폭부는 상기 제2 기준전압을 비반전단자로 입력받는 제2 OP 앰프와,
    상기 온도 전압을 상기 제2 OP 앰프의 반전단자로 전달하는 제1 저항과,
    상기 제2 OP 앰프의 출력단과 상기 반전단자를 접속시키는 제2 저항을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
  23. 제12항에 있어서, 상기 버퍼부는 상기 온도전압을 비반전단자로 입력받는 제3 OP 앰프와,
    상기 제3 OP 앰프의 출력단과 접지단 사이에 직렬 접속된 저항과 가변저항을 포함하되,
    상기 저항과 가변저항의 접속노드는 상기 제3 OP 앰프의 반전단자에 접속되는 것을 특징으로 하는 불휘발성 메모리 장치의 검증 기준전압 공급부.
KR1020080046611A 2008-05-20 2008-05-20 불휘발성 메모리 장치의 독출/검증 기준전압 공급부 KR100927782B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080046611A KR100927782B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 장치의 독출/검증 기준전압 공급부
US12/468,250 US20090290428A1 (en) 2008-05-20 2009-05-19 Read/verification reference voltage supply unit of nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046611A KR100927782B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 장치의 독출/검증 기준전압 공급부

Publications (1)

Publication Number Publication Date
KR100927782B1 true KR100927782B1 (ko) 2009-11-20

Family

ID=41342026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046611A KR100927782B1 (ko) 2008-05-20 2008-05-20 불휘발성 메모리 장치의 독출/검증 기준전압 공급부

Country Status (2)

Country Link
US (1) US20090290428A1 (ko)
KR (1) KR100927782B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504339B1 (ko) 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
US9042175B2 (en) 2012-01-31 2015-05-26 Samsung Electronics Co., Ltd. Non-volatile memory device and read method thereof
KR20160025390A (ko) * 2014-08-27 2016-03-08 삼성전자주식회사 프리차지 제어 신호 발생기 및 그를 구비한 반도체 메모리 장치
KR20160139564A (ko) * 2015-05-28 2016-12-07 삼성전자주식회사 가변 전압 발생 회로 및 이를 포함하는 메모리 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387186B (zh) * 2009-11-04 2013-02-21 Richtek Technology Corp 提供具有適應性溫度係數之參考信號的參考信號產生器及方法
US8611157B2 (en) 2011-12-22 2013-12-17 Sandisk Technologies Inc. Program temperature dependent read
US9583160B1 (en) 2015-09-04 2017-02-28 Micron Technology, Inc. Apparatuses including multiple read modes and methods for same
US9607705B1 (en) 2015-09-04 2017-03-28 Micron Technology, Inc. Apparatuses and methods for charging a global access line prior to accessing a memory
KR102287756B1 (ko) 2017-04-13 2021-08-09 삼성전자주식회사 자기 저항 메모리 장치, 자기 저항 메모리 시스템 및 자기 저항 메모리 장치의 동작방법
US10026483B1 (en) 2017-06-28 2018-07-17 Western Digital Technologies, Inc. Program temperature aware data scrub
CN109658968A (zh) * 2017-10-12 2019-04-19 三星电子株式会社 非易失性存储器装置的操作方法
CN109738784B (zh) * 2018-12-17 2021-03-30 矽力杰半导体技术(杭州)有限公司 电路的温度曲线获取方法
JP2021043786A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置および電圧供給方法
US11705203B2 (en) 2021-06-18 2023-07-18 Sandisk Technologies Llc Digital temperature compensation filtering

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036568A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154397A (ja) * 1997-11-20 1999-06-08 Nec Ic Microcomput Syst Ltd 不揮発性半導体メモリ
JP3633864B2 (ja) * 2000-11-29 2005-03-30 Ｎｅｃマイクロシステム株式会社 不揮発性メモリの基準電圧発生回路
KR100545711B1 (ko) * 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
EP1681763A1 (en) * 2004-12-10 2006-07-19 STMicroelectronics Limited Universal device for DC motor speed control
EP1729302B1 (en) * 2005-05-31 2019-01-02 Micron Technology, Inc. A circuit for retrieving data stored in semiconductor memory cells
KR100842996B1 (ko) * 2006-02-06 2008-07-01 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
JP4836125B2 (ja) * 2006-04-20 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036568A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 연산증폭기 및 그를 포함하는 밴드갭 기준전압 발생회로

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504339B1 (ko) 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
US9042175B2 (en) 2012-01-31 2015-05-26 Samsung Electronics Co., Ltd. Non-volatile memory device and read method thereof
KR101809202B1 (ko) * 2012-01-31 2017-12-14 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20160025390A (ko) * 2014-08-27 2016-03-08 삼성전자주식회사 프리차지 제어 신호 발생기 및 그를 구비한 반도체 메모리 장치
KR102264207B1 (ko) 2014-08-27 2021-06-14 삼성전자주식회사 프리차지 제어 신호 발생기 및 그를 구비한 반도체 메모리 장치
KR20160139564A (ko) * 2015-05-28 2016-12-07 삼성전자주식회사 가변 전압 발생 회로 및 이를 포함하는 메모리 장치
KR102374841B1 (ko) 2015-05-28 2022-03-16 삼성전자주식회사 가변 전압 발생 회로 및 이를 포함하는 메모리 장치

Also Published As

Publication number Publication date
US20090290428A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
KR100927782B1 (ko) 불휘발성 메모리 장치의 독출/검증 기준전압 공급부
KR100842996B1 (ko) 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
TWI595493B (zh) Semiconductor memory devices and memory systems
KR100885784B1 (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
US7417904B2 (en) Adaptive gate voltage regulation
US7656225B2 (en) Voltage generation circuit and semiconductor memory device including the same
JP5160780B2 (ja) フラッシュメモリ装置の電圧生成器
KR100802058B1 (ko) 불휘발성 반도체 메모리 장치
KR20070121507A (ko) 전압 발생 회로
JP2010123155A (ja) 不揮発性半導体メモリ装置
KR101044488B1 (ko) 불휘발성 메모리 장치와 그를 이용한 불휘발성 메모리 장치의 프로그램 방법 및 검증 방법
KR100688494B1 (ko) 플래시 메모리 장치
KR100865817B1 (ko) 비트라인 선택 전압 발생부 및 이를 이용한 불휘발성메모리 장치의 독출 방법
KR101053700B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
KR20120013539A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20160106990A (ko) 전원 공급 회로 및 이를 포함하는 반도체 메모리 장치
CN112562763B (zh) 一种电压产生电路及单调计数器
KR100908527B1 (ko) 불휘발성 메모리 장치의 독출 전압 발생장치
KR100943139B1 (ko) 불휘발성 메모리 장치의 비트라인 센싱전압 공급부
JP2007334925A (ja) 不揮発性半導体記憶装置
KR100816159B1 (ko) 비휘발성 메모리 장치용 레귤레이터
KR20100088923A (ko) 오피 앰프 회로
KR100885789B1 (ko) 불휘발성 메모리 장치
KR20090028012A (ko) 고전압 생성 회로
KR20090120686A (ko) 불휘발성 메모리 장치의 독출/검증 기준전압 공급부

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee