CN112562763B - 一种电压产生电路及单调计数器 - Google Patents

Abstract

本申请公开了一种电压产生电路及单调计数器，通过基于与温度系数、电源、工艺参数基本无关的参考电压产生预充电电压，并对预充电电压进行处理后输出，使得后续提供至对应的位线的预充电电压与温度系数、电源、工艺参数基本无关；可以适配位线负载较小的嵌入式存储单元，避免位线被过充电。

Description

一种电压产生电路及单调计数器

技术领域

本申请涉及集成电路技术领域，尤其涉及一种电压产生电路及单调计数器。

背景技术

存储器(Memory)是计算机系统中的记忆设备，用来存放程序和数据。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。可以把闪存(Flash)芯片和应答保护单调计数器(Replay Protection MonotonicCounter，简称RPMC)芯片集成在一颗裸芯片上，形成增强型存储芯片。Flash芯片用来存储中央处理单元(Central Processing Unit，简称CPU)的基本输入输出系统(Basic Input-Output System，简称BIOS)的代码和数据；RPMC芯片用来保证读写数据的机密性和完整性。RPMC芯片与Flash芯片一起构成了个人计算机(Personal Computer，简称PC)系统中BIOS的硬件平台。

RPMC芯片的存储单元阵列由MOS晶体管构成，存储单元通常包括三类引线：位线(Bit-Line，简称BL)、字线(Word-Line，简称WL)以及源线(Source-Line，简称SL)。三类引线分别对应电连接于MOS晶体管的漏端、栅端以及源端。

如图1所示，现有RPMC芯片的架构示意图。所述RPMC芯片10内部包括RPMC流控(flow control)单元11以及包括连接到位线BL0～BLn以及字线WL0～WLn的嵌入式存储单元12。所述RPMC流控单元11用于控制数据在两个串口之间传输时的数据传输的进程，防止数据的丢失。所述嵌入式存储单元12用于存储密钥和计数器。所述嵌入式存储单元12通常很小，相应的，接入所述嵌入式存储单元12的位线BL负载也较小(约为70fF)。通常预先通过位线预充电(pre-charge)电压对位线BL进行预充电，当位线BL负载较小时，位线BL会被过充电(over-charge)；且位线预充电电压会随电源、温度、晶体管的工艺角变化，造成位线预充电电压不稳定，使得读取余量受限。

发明内容

本申请的目的在于，针对现有技术存在的问题，提供一种电压产生电路及单调计数器，可以使得提供至位线的位线预充电电压与电源、温度、晶体管的工艺角无关，改善读取窗口，降低编程时间以及擦除时间。

为实现上述目的，本申请一实施例提供了一种电压产生电路，所述电路包括：一第一电流产生单元，分别电连接于一第一节点以及一第二节点，所述第一电流产生单元被配置为接收一参考电压，并在所述第一节点输出一第一控制信号、在所述第二节点产生一第一电流；一第二电流产生单元，分别电连接于所述第一节点、所述第二节点以及一第三节点，所述第二电流产生单元被配置为响应所述第一控制信号，以根据所述第一电流在所述第三节点产生一第二电流；一第一晶体管，其控制端以及第一端电连接于所述第三节点，其第二端电连接于一第四节点，以将所述第二电流传递至所述第四节点；以及一预充电电压产生单元，电连接于所述第四节点，所述预充电电压产生单元被配置为接收所述第二电流、并在所述第四节点产生一预充电电压；所述第一晶体管进一步对所述预充电电压进行电压抬升，进而在所述第三节点输出一输出电压。

为实现上述目的，本申请另一实施例还提供了一种单调计数器，包括多条位线，所述单调计数器进一步包括：一电压产生电路，被配置为产生与预充电电压相关的输出电压，其中，所述电压产生电路采用本申请所述的电压产生电路；以及一感测放大电路，被配置为接收所述输出电压，进而提供位线预充电电压至所述位线，其中，所述位线预充电电压与所述预充电电压基本相等。

本申请的优点在于：本申请通过基于与温度系数、电源、工艺参数基本无关的参考电压产生预充电电压，并对预充电电压进行电压抬升以及钳位处理后输出，使得后续提供至对应的位线的预充电电压与温度系数、电源、工艺参数基本无关；通过控制预充电电压可以实现精确控制提供至对应的位线的预充电电压，从而改善读取窗口，降低编程时间以及擦除时间。本申请可以适配位线负载较小的嵌入式存储单元，避免位线被过充电；且位线预充电电压不会随电源、温度、晶体管的工艺角变化，避免了位线预充电电压不稳定。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有RPMC芯片的架构示意图；

图2为根据本申请第一实施例提供的电压产生电路的架构示意图；

图3为图2所示电压产生电路的一实施例的电路连接示意图；

图4为根据本申请第二实施例提供的单调计数器的架构示意图。

具体实施方式

下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参阅附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”“连接”应做广义理解，例如，可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。应当理解，当称元件“耦接至”另一元件时，存在中间元件。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下文的公开提供了不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

请参阅图2，其为根据本申请第一实施例提供的电压产生电路的架构示意图。

如图2所示，本实施所述电压产生电路20包括：一第一电流产生单元21、一第二电流产生单元22、一第一晶体管23以及一预充电电压产生单元24。

所述第一电流产生单元21分别电连接于一第一节点Q1以及一第二节点Q2；所述第一电流产生单元21被配置为接收一参考电压Vref，并在所述第一节点Q1输出一第一控制信号、在所述第二节点Q2产生一第一电流I1。其中，所述第二节点Q2处的电压与所述参考电压Vref相等。

所述第二电流产生单元22分别电连接于所述第一节点Q1、所述第二节点Q2以及一第三节点Q3；所述第二电流产生单元22被配置为响应所述第一控制信号，以根据所述第一电流I1在所述第三节点Q3产生一第二电流I2。其中，所述第二电流I2与所述第一电流I1成比例；例如，所述第二电流I2与所述第一电流成I1可以相等。

所述第一晶体管23的控制端以及第一端电连接于所述第三节点Q3，其第二端电连接于一第四节点Q4，以将所述第二电流I2传递至所述第四节点Q4。

所述预充电电压产生单元24电连接于所述第四节点Q4；所述预充电电压产生单元24被配置为接收所述第二电流I2、并在所述第四节点Q4产生一预充电电压Vbl。其中，所述预充电电压Vbl为与所述参考电压Vref相关的电压，并且电压范围可调。

所述第一晶体管23进一步对所述预充电电压Vbl进行电压抬升，进而在所述第三节点Q3输出一输出电压Vout。也即，本实施例电压产生电路20被配置为产生与预充电电压Vbl相关的输出电压Vout。

进一步的实施例中，所述参考电压Vref由一带隙基准电压源(Bandgap voltagereference)提供。所述带隙基准电压源可以利用一个具有正温度系数的电压与具有负温度系数的电压之和构成电压基准；由于正、负温度系数相互抵消，可以实现与温度无关的电压基准；且所述带隙基准电压源与电源和工艺参数基本无关。因此，所述参考电压Vref与温度系数、电源、工艺参数基本无关，从而使得本实施例电压产生电路20产生的预充电电压Vbl与电源、温度、工艺无关，进而可以精确控制与预充电电压Vbl相关的输出电压Vout。

本实施例通过基于与温度系数、电源、工艺参数基本无关的参考电压，产生预充电电压，并通过晶体管对所述预充电电压进行电压抬升输出相应的输出电压，可以实现精确控制与预充电电压Vbl相关的输出电压Vout。

请参阅图3，其为图2所示电压产生电路的一实施例的电路连接示意图。

如图3所示，所述第一电流产生单元21分别电连接于一第一节点Q1以及一第二节点Q2；所述第一电流产生单元21被配置为接收一参考电压Vref，并在所述第一节点Q1输出一第一控制信号、在所述第二节点Q2产生一第一电流I1。

具体地，所述第一电流产生单元21包括一第一运算放大器OP1以及一第一电阻R1。所述第一运算放大器OP1的第一输入端(图示为正向输入端)用于接收所述参考电压Vref，其第二输入端(图示为负向输入端)电连接于所述第二节点Q2，其输出端电连接于所述第一节点Q1、以输出经所述第一运算放大器OP1处理后的所述参考电压Vref作为所述第一控制信号；由于放大器的虚短功能，所述第二节点Q2处的电压与所述参考电压Vref相等。所述第一电阻R1的第一端电连接于所述第二节点Q2，其第二端电连接于一地电压端GND；所述第一电阻R1被配置在所述第二节点Q2产生与所述参考电压Vref相关的所述第一电流I1(I1＝Vref/R1)。

进一步地，R1＝R1’*k1；其中，R1’为第一电阻R1在0温度系数下的阻值，k1为第一电阻R1的工艺参数。例如，k1＝1+a*T+b*T*T；其中，T为电阻的使用温度值，a为一阶温度系数，b为二阶温度系数。

如图3所示，所述第二电流产生单元22分别电连接于所述第一节点Q1、所述第二节点Q2以及一第三节点Q3；所述第二电流产生单元22被配置为响应所述第一控制信号，以根据所述第一电流I1在所述第三节点Q3产生一第二电流I2。

具体地，所述第二电流产生单元22包括一电流镜；所述电流镜被配置为产生与所述第一电流I1成比例的所述第二电流I2，并使所述第二电流I2流向所述第三节点Q3。

进一步的实施例中，所述电流镜包括：一第一PMOS晶体管MP1以及一第二PMOS晶体管MP2。所述第一PMOS晶体管MP1的栅端接收所述第一控制信号(即为经所述第一运算放大器OP1处理后的所述参考电压Vref)，其源端接收一电源电压Vdd，其漏端耦接至所述第二节点Q2。所述第二PMOS晶体管MP2的栅端接收所述第一控制信号，其源端接收所述电源电压Vdd，其漏端电连接于所述第三节点Q3。从而通过所述电流镜复制所述第一电流I1，产生与所述第一电流I1成比例的所述第二电流I2，并使所述第二电流I2流向所述第三节点Q3。进一步地，所述第一电流I1与所述第二电流I2相等(I1＝I2)。

进一步的实施例中，所述第二电流产生单元22还包括一第二电阻R2；所述第二电阻R2的第一端电连接于所述第一PMOS晶体管MP1的漏端，其第二端电连接于所述第二节点Q2。所述第二电阻R2被配置为使得所述第一PMOS晶体管MP1的漏端的电压高于所述参考电压Vref。由于电流镜作用，所述第二PMOS晶体管MP2的漏端的电压与所述第一PMOS晶体管MP1的漏端的电压相同，也高于所述参考电压Vref。通过所述第二电阻R2抬高所述第一PMOS晶体管MP1的漏端的电压及所述第二PMOS晶体管MP2的漏端的电压，从而可以避免PMOS晶体管出现短沟道效应。其中，短沟道效应主要是指阈值电压与沟道相关到非常严重的程度，严重会导致源漏穿通器件失效。优选地，所述第二电阻R2与所述第一电阻R1的工艺匹配，从而提高电路的适配性与稳定性。

如图3所示，所述第一晶体管23的控制端以及第一端电连接于所述第三节点Q3，其第二端电连接于一第四节点Q4，以将所述第二电流I2传递至所述第四节点Q4。所述预充电电压产生单元24电连接于所述第四节点Q4；所述预充电电压产生单元24被配置为接收所述第二电流I2、并在所述第四节点Q4产生一预充电电压Vbl。所述第一晶体管23进一步对所述预充电电压Vbl进行电压抬升，进而在所述第三节点Q3输出一输出电压Vout。

具体地，所述预充电电压产生单元24包括一第三电阻R3；所述第三电阻R3的第一端电连接于所述第四节点Q4(即，电连接于所述NMOS晶体管MN1的源端)，其第二端电连接于一地电压端GND。所述第三电阻R3被配置为根据所述第二电流I2在所述第四节点Q4产生所述预充电电压Vbl(Vbl＝I2*R3＝I1*R3＝(Vref/R1)*R3)。即，所述预充电电压Vbl为与所述参考电压Vref相关的电压。

进一步地，R3＝R3’*k3；其中，R3’为第三电阻R3在0温度系数下的阻值，k3为第三电阻R3的工艺参数。优选地，所述第一电阻R1与所述第三电阻R3的工艺匹配，即所述第一电阻R1与所述第三电阻R3的温度系数相同(k3＝k1＝1+a*T+b*T*T)。从而使得Vbl＝(Vref/R1)*R3＝(Vref/(R1’*k1))*(R3’*k3)＝(Vref/R1’)*R3’，即所述预充电电压Vbl与所述参考电压Vref的电压值以及0温度系数下的相应电阻的阻值相关，而与温度系数、电源、工艺参数基本无关。

进一步的实施例中，所述第三电阻R3为一阻值可调电阻，从而使得产生的预充电电压Vbl的电压值范围可调；即可以根据输出电压的设计要求，产生相应的预充电电压Vbl，扩大了输出电压的适用范围。

所述第一晶体管23的引入会带来温度系数的影响，但所述第一晶体管23的温度系数可用于和负载端的温度系数平衡。即，所述第一晶体管23与接收所述输出电压的晶体管相匹配，从而可以抵消接收所述输出电压的晶体管本身的压降、并实现温度系数平衡。由于预充电电压Vbl的温度系数已经达到平衡，因此，通过配置所述第一晶体管23的温度系数与负载端(即接收所述输出电压的晶体管)的温度系数平衡，进而可以通过控制预充电电压Vbl、实现精确控制提供至负载端的输出电压Vout。

具体地，所述第一晶体管23为一NMOS晶体管MN1；所述NMOS晶体管MN1的栅端与其漏端相连后电连接于所述第三节点Q3，其源端电连接于所述第四节点Q4。其中，所述输出电压Vout与所述预充电电压Vbl相关，且所述输出电压Vout高于所述预充电电压Vbl。通过二极管形式连接的NMOS晶体管MN1，根据NMOS晶体管的阈值电压抬高预充电电压Vbl的电压；即，Vout＝Vbl+Vgs；其中，Vgs为所述NMOS晶体管MN1的阈值电压。其中，所述NMOS晶体管MN1的阈值电压Vgs与接收所述输出电压的晶体管的阈值电压相同，从而可以抵消接收所述输出电压的晶体管本身的压降、并实现温度系数平衡。通过控制预充电电压Vbl，可以实现精确控制提供至负载端的输出电压Vout。

如图3所示，所述电压产生电路20进一步包括一电压钳位单元25(虚框示意其为可选的组件)，所述电压钳位单元25电连接于所述第三节点Q3；所述电压钳位单元25被配置为对所述输出电压Vout进行钳位，输出钳位后的输出电压，即钳位电压Vclamp。通过所述电压钳位单元25对所述输出电压进行钳位，可以降低负载对输出电压的影响、提高输出电压的稳定性。

具体地，所述电压钳位单元25包括一第二运算放大器OP2。所述第二运算放大器OP2的第一输入端(图示为正向输入端)电连接于所述第三节点Q3以接收所述输出电压Vout，其第二输入端(图示为负向输入端)与其输出端相连、并作为所述电压钳位单元25的输出端。所述第二运算放大器OP2被配置为对所述输出电压Vout进行钳位，输出钳位后的输出电压，即钳位电压Vclamp。由于放大器的虚短功能，Vclamp＝Vout，从而提高输出电压Vout的稳定性。

本实施例中，预充电电压Vbl是基于与温度系数、电源、工艺参数基本无关的参考电压Vref产生，通过晶体管对预充电电压Vbl进行电压抬升输出相应的输出电压Vout，通过对输出电压Vout进行钳位获取钳位电压Vclamp并输出，进而可以实现通过控制预充电电压Vbl、实现精确控制提供至负载端的输出电压Vout，且所述输出电压Vout可调、并与电源(即Vdd)、工艺参数(比如，晶体管的工艺角)基本无关。

基于同一发明构思，本申请还提供了一种单调计数器，其采用本申请上述实施例所述的电压产生电路。

请参阅图4，其为根据本申请第二实施例提供的单调计数器的架构示意图。所述单调计数器40包括多条位线BL0～BLn，一电压产生电路42以及一感测放大电路43。

具体地，所述电压产生电路42被配置为产生与预充电电压Vbl相关的输出电压Vout(优选为钳位后的输出电压，即钳位电压Vclamp)。其中，所述电压产生电路42采用本申请上述实施例所述的电压产生电路20，其电路结构以及工作原理已详述于前，此处不再赘述。

所述感测放大电路43被配置为接收所述输出电压Vout，进而提供位线预充电电压Vbl’至所述位线BL0～BLn，以实现对所述位线BL0～BLn的预充电。其中，所述位线预充电电压Vbl’与所述预充电电压Vbl基本相等。

由于所述输出电压Vout是通过抬升预充电电压Vbl而获取，而预充电电压Vbl是基于与温度系数、电源、工艺参数基本无关的参考电压Vref产生，这使得对位线BL0～BLn进行预充电的位线预充电电压Vbl’与温度系数、电源、工艺参数(比如，晶体管的工艺角)基本无关。可以通过控制所述预充电电压Vbl、实现精确控制提供至所述位线BL0～BLn的位线预充电电压Vbl’，从而改善读取窗口，降低编程时间以及擦除时间。

进一步的实施例中，所述感测放大电路43包括至少一感测晶体管SAi_MN1(图示包括晶体管SA0_MN1～SAn_MN1)；所述感测晶体管SAi_MN1被配置为响应所述输出电压Vout，进而提供所述位线预充电电压Vbl’至所述位线BL0～BLn。其中，所有所述感测晶体管SA0_MN1～SAn_MN1与所述的电压产生电路20中的所述第一晶体管23相匹配，从而可以抵消感测晶体管本身的压降、并实现温度系数平衡，进而可以通过控制预充电电压Vbl、实现精确控制提供至所述位线BL0～BLn的位线预充电电压Vbl’。

进一步的实施例中，所述感测晶体管SAi_MN1与所述第一晶体管23为相匹配的NMOS晶体管；所述感测晶体管SAi_MN1的栅端用于接收所述输出电压Vout，其漏端通过一开关管(本实施例为PMOS晶体管SAi_MP1)电连接至电源电压Vdd，其源端电连接至相应的位线BLi。其中，PMOS晶体管SAi_MP1的栅端接收预充电控制信号Pre_Cb，其漏端与相应感测晶体管SAi_MN1的漏端相连，其源端电连接至电源电压Vdd。当预充电控制信号PPre_Cb＝0时，PMOS晶体管SAi_MP1打开，对相应的位线BLi进行预充电；由于所述电压产生电路42的作用，在预充电时，可以精确控制提供至相应的位线BLi的位线预充电电压Vbl’。

所有所述感测晶体管SA0_MN1～SAn_MN1与所述第一晶体管23相匹配；优选地，所有所述感测晶体管SA0_MN1～SAn_MN1的阈值电压与所述第一晶体管23的阈值电压相同，即Vgs(MN1)＝Vgs(SA0_MN1)＝…＝Vgs(SAn_MN1)，从而可以抵消感测晶体管本身的压降、并实现温度系数平衡。由于Vout＝Vbl+Vgs(MN1)，因此，对相应的位线BL0～BLn进行预充电的位线预充电电压Vbl’与所述电压产生电路42所产生的预充电电压Vbl相适配(Vbl’＝Vbl)；使得位线预充电电压Vbl’也与温度系数、电源(即Vdd)、工艺参数(比如，晶体管的工艺角)基本无关，从而可以对位线预充电电压Vbl’进行精确控制，改善读取窗口，降低编程时间以及擦除时间。且高阈值电压单元(HVT Cell)的阈值电压可以不用太高，从而可以降低编程时间以及擦除时间。

进一步的实施例中，所述单调计数器40还包括连接到所述位线BL0～BLn的存储单元阵列41。所述存储单元阵列41中的存储单元采用嵌入式存储单元。采用本申请上述实施例所述的电压产生电路42所产生的预充电电压，可以适配位线负载较小的嵌入式存储单元，避免位线被过充电；且对位线进行预充电的位线预充电电压不会随电源、温度、晶体管的工艺角变化，避免了电压不稳定。

尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (12)

1.一种电压产生电路，其特征在于，所述电路包括：

一第一电流产生单元，分别电连接于一第一节点以及一第二节点，所述第一电流产生单元被配置为接收一参考电压，并在所述第一节点输出一第一控制信号、在所述第二节点产生一第一电流；

一第二电流产生单元，分别电连接于所述第一节点、所述第二节点以及一第三节点，所述第二电流产生单元被配置为响应所述第一控制信号，以根据所述第一电流在所述第三节点产生一第二电流；

一第一晶体管，其控制端以及第一端电连接于所述第三节点，其第二端电连接于一第四节点，以将所述第二电流传递至所述第四节点；以及

一预充电电压产生单元，电连接于所述第四节点，所述预充电电压产生单元被配置为接收所述第二电流、并在所述第四节点产生一预充电电压；

所述第一晶体管进一步对所述预充电电压进行电压抬升，进而在所述第三节点输出一输出电压；

其中，所述第一电流产生单元包括一第一电阻，其第一端电连接于所述第二节点，其第二端电连接于一地电压端，所述第一电阻被配置在所述第二节点产生与所述参考电压相关的所述第一电流；

所述预充电电压产生单元包括一第三电阻；所述第三电阻的第一端电连接于所述第四节点，其第二端电连接于一地电压端，所述第三电阻被配置为根据所述第二电流在所述第四节点产生所述预充电电压；

所述第一电阻与所述第三电阻的温度系数相同。

2.如权利要求1所述的电路，其特征在于，所述参考电压由一带隙基准电压源提供。

3.如权利要求1所述的电路，其特征在于，所述第一电流产生单元还包括：

一第一运算放大器，其第一输入端用于接收所述参考电压，其第二输入端电连接于所述第二节点，其输出端电连接于所述第一节点、以输出所述第一控制信号。

4.如权利要求1所述的电路，其特征在于，所述第二电流产生单元包括一电流镜；所述电流镜被配置为产生与所述第一电流成比例的所述第二电流，并使所述第二电流流向所述第三节点。

5.如权利要求4所述的电路，其特征在于，所述电流镜包括：

一第一PMOS晶体管，其栅端接收所述第一控制信号，其源端接收一电源电压，其漏端耦接至所述第二节点；以及

一第二PMOS晶体管，其栅端接收所述第一控制信号，其源端接收所述电源电压，其漏端电连接于所述第三节点。

6.如权利要求5所述的电路，其特征在于，所述第二电流产生单元进一步包括一第二电阻；所述第二电阻的第一端电连接于所述第一PMOS晶体管的漏端，其第二端电连接于所述第二节点，所述第二电阻被配置为使得所述第一PMOS晶体管的漏端的电压高于所述参考电压。

7.如权利要求3所述的电路，其特征在于，所述第三电阻为一阻值可调电阻。

8.如权利要求7所述的电路，其特征在于，所述第一电阻与所述第三电阻的工艺匹配。

9.如权利要求1所述的电路，其特征在于，所述第一晶体管为一NMOS晶体管；所述NMOS晶体管的栅端与其漏端相连后电连接于所述第三节点，其源端电连接于所述第四节点；其中，所述第一晶体管的阈值电压与接收所述输出电压的晶体管的阈值电压相同。

10.如权利要求1所述的电路，其特征在于，所述电路进一步包括一电压钳位单元，所述电压钳位单元包括一第二运算放大器；所述第二运算放大器的第一输入端电连接于所述第三节点以接收所述输出电压，其第二输入端与其输出端相连；所述第二运算放大器被配置为对所述输出电压进行钳位，输出钳位后的输出电压。

11.一种单调计数器，包括多条位线，其特征在于，所述单调计数器进一步包括：

一电压产生电路，被配置为产生与预充电电压相关的输出电压，其中，所述电压产生电路采用如权利要求1至10任一项所述的电压产生电路；以及

一感测放大电路，被配置为接收所述输出电压，进而提供位线预充电电压至所述位线，其中，所述位线预充电电压与所述预充电电压基本相等。

12.如权利要求11所述的单调计数器，其特征在于，所述感测放大电路包括至少一感测晶体管；所述感测晶体管被配置为响应所述输出电压而导通，进而提供所述位线预充电电压至所述位线，其中，所有所述感测晶体管与所述第一晶体管相匹配。

Images