JP3866481B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3866481B2 JP3866481B2 JP2000140182A JP2000140182A JP3866481B2 JP 3866481 B2 JP3866481 B2 JP 3866481B2 JP 2000140182 A JP2000140182 A JP 2000140182A JP 2000140182 A JP2000140182 A JP 2000140182A JP 3866481 B2 JP3866481 B2 JP 3866481B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bias
- circuit
- node
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路に係り、特にロジック混載メモリＬＳＩにおけるＥＥＰＲＯＭフラッシュメモリに適用して有用な読み出し用バイアス回路に関する。
【０００２】
【従来の技術】
図５は、従来のＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示している。電流読み出しを行うＥＥＰＲＯＭフラッシュメモリでは、オペアンプＯＰを用いた差動アンプ形式のセンスアンプ３が用いられる。オペアンプＯＰの二つの入力端子（センスノードＳＡと参照ノードＲＥＦ）と電源端子ＶＣＣの間には電流源負荷として例えばダイオード接続されたＰＭＯＳトランジスタＱＰ１，ＱＰ２が設けられている。
【０００３】
センスノードＳＡは、カラムゲート２を介してメモリセルアレイ１のビット線ＢＬに接続される。メモリセルアレイ１は、ワード線ＷＬとビット線ＢＬの交差部に電気的書き換え可能な不揮発性メモリセルＭＣが配置されて構成される。カラムゲート２とセンスノードＳＡの間には、ビット線のバイアス電圧を決定するクランプ用ＮＭＯＳトランジスタＱＮ１が挿入されている。参照ノードＲＥＦは、ダミークランプ用ＮＭＯＳトランジスタＱＮ２を介し、ダミーカラムゲートＱＮ３を介して参照セルＲＭＣに接続されている。
【０００４】
参照ノードＲＥＦ側の電流源負荷トランジスタＱＰ２、クランプ用ＮＭＯＳトランジスタＱＮ２、ダミーカラムゲートＱＮ３及び参照セルＲＭＣの部分は、参照ノードＲＥＦに参照電圧を発生するための参照電圧発生回路４を構成している。即ち参照ノードＲＥＦには、参照セルＲＭＣを基準電流源として、センスノードＳＡに得られる二値データに対応する電圧の中間的な参照電圧が発生される。
【０００５】
クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲートは、バイアス回路５により駆動される。バイアス回路５は、チップイネーブル信号ＣＥが“Ｌ”となって活性化される電流源負荷であるＰＭＯＳトランジスタＱＰ３と、ダイオード接続された二つのＮＭＯＳトランジスタＱＮ５，ＱＮ６とを有する。これらの二つのＮＭＯＳトランジスタＱＮ５，ＱＮ６には並列に、ＣＥの反転信号／ＣＥにより制御されるリセット用ＮＭＯＳトランジスタＱＮ７が設けられている。
【０００６】
バイアス回路５の働きは次の通りである。いま、用いられているＮＭＯＳトランジスタのしきい値電圧をＶｔｈとする。チップイネーブル信号ＣＥが“Ｈ”の間、ＰＭＯＳトランジスタＱＰ３はオフ、ＮＭＯＳトランジスタＱＮ７はオンであり、バイアス回路５の出力バイアス電圧ＶＢは、ＶＢ＝Ｖｔｈである。これによりクランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２はほぼオフの状態に保たれる。チップイネーブル信号ＣＥが“Ｌ”になると、ＰＭＯＳトランジスタＱＰ３がオン、ＮＭＯＳトランジスタＱＮ７がオフとなって、バイアス回路５の出力バイアス電圧ＶＢは、二つのＮＭＯＳトランジスタＱＮ５，ＱＮ６の順方向電圧で決まり、ＶＢ＝２Ｖｔｈとなる。これによりクランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２はオンとなる。
【０００７】
このクランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２は、ソース端子即ちビット線側端子の電圧が２Ｖｔｈ−Ｖｔｈ＝Ｖｔｈまで上昇するとオフになるから、ビット線の電圧上昇レベルをＶｔｈに制限する働きをする。これは、ビット線電圧レベルがある値を越えた場合に問題となるいわゆるソフトライト現象を防止するためである。即ち、ビット線の電圧があるレベルを超えてメモリセルＭＣに電流を流し続けると、メモリセルのしきい値が徐々に高い方にシフトするソフトライト（弱書き込み）現象が生じる。これはメモリセルの読み出し電流の低下をもたらし、従って読み出し速度の低下をもたらす。
【０００８】
【発明が解決しようとする課題】
図５に示した従来の読み出し回路の特にバイアス回路５については、次のような問題がある。
一般に汎用メモリでは、低消費電力性と高速性が強く要求される。このため図５に示したようにチップイネーブル信号ＣＥによりバイアス回路５を制御して、ＣＥ＝“Ｈ”の間クランプ用トランジスタをオフとして、非活性状態でＤＣ電流がほぼゼロの状態を作り、ＣＥ＝“Ｌ”になったときには、速やかにバイアス回路５が所望の電圧レベルを発生するように簡単な構成のバイアス回路５が用いられている。
【０００９】
しかし、ＥＥＰＲＯＭフラッシュメモリをロジック回路と混載するＬＳＩにおいては、事情が異なり、スタンバイ電流の低減よりは、バイアス回路の安定性がより重要になる。この観点からすると、従来のバイアス回路では、バイアス電圧がトランジスタのしきい値電圧により変動するという問題がある。より具体的にバイアス電圧変動の要因は、プロセス的なばらつきや温度変動が考えられる。バイアス電圧の変動は、ビット線の充放電時間の変動をもたらし、読み出しの高速性が損なわれる原因となる。
【００１０】
この発明は、上記事情を考慮してなされたもので、ＥＥＰＲＯＭの読み出し回路系の安定性と高速性を実現した半導体集積回路を提供することを目的としている。
【００１１】
【課題を解決するための手段】
この発明に係る半導体集積回路は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、前記センスノードとビット線との間及び前記参照ノードと基準電流源との間にそれぞれ介在させたクランプ用トランジスタと、これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路と備え、前記バイアス回路は、電源投入により自動的に活性状態となり、電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給されることを特徴とする。
【００１２】
この発明はまた、ロジック回路、ＤＲＡＭ及びＥＥＰＲＯＭフラッシュメモリが集積形成された半導体集積回路において、前記ＥＥＰＲＯＭフラッシュメモリは、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、前記センスノードとビット線との間及び前記参照ノードと基準電流源の間にそれぞれ介在させたクランプ用トランジスタと、これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路とを備え、前記バイアス回路は、電源投入により自動的に活性状態となり、電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給されることを特徴とする。
【００１３】
この発明によると、ＥＥＰＲＯＭフラッシュメモリのビット線クランプ用トランジスタを駆動するバイアス回路は、電源及び温度に依存しない基準電圧に基づいて、その比例倍の安定したバイアス電圧を発生するようにしている。これにより、クランプ用トランジスタによるビット線バイアス電圧が安定化され、高速読み出しが可能になる。
【００１４】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
［実施の形態１］
図１は、この発明の実施の形態１によるＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示している。図５と対応する部分には、図５と同一符号を付してある。センスアンプ３は、オペアンプＯＰと、その二つの入力端子（センスノードＳＡと参照ノードＲＥＦ）と電源端子ＶＣＣの間に電流源負荷として設けられたダイオード接続されたＰＭＯＳトランジスタＱＰ１，ＱＰ２を有する。
【００１５】
センスノードＳＡは、カラムゲート２を介してメモリセルアレイ１のビット線ＢＬに接続される。メモリセルアレイ１は、ワード線ＷＬとビット線ＢＬの交差部に電気的書き換え可能な不揮発性メモリセルＭＣが配置されて構成される。カラムゲート２とセンスノードＳＡの間には、ビット線の電位上昇レベルを抑えるためのクランプ用ＮＭＯＳトランジスタＱＮ１が挿入されている。参照ノードＲＥＦは、クランプ用ＮＭＯＳトランジスタＱＮ２を介し、ダミーカラムゲートＱＮ３を介して参照セルＲＭＣ（基準電流源）に接続されている。
【００１６】
参照ノードＲＥＦ側の電流源負荷トランジスタＱＰ２、クランプ用ＮＭＯＳトランジスタＱＮ２、ダミーカラムゲートＱＮ３及び参照セルＲＭＣの部分は、参照ノードＲＥＦに、センスノードＳＡに得られる二値データに対応する電圧の中間的な参照電圧を発生するように設定された参照電圧発生回路４を構成している。クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲートは、バイアス回路５により駆動される。ここまでの基本構成は、従来と同様である。
【００１７】
バイアス回路５は、電源及び温度に依存しない基準電圧Ｖｒｅｆを発生する基準電圧発生回路であるバンドギャップリファレンス（ＢＧＲ）回路５１と、このＢＧＲ回路５１が出力する基準電圧Ｖｒｅｆに定数を乗算して、クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲートを駆動するバイアス電圧ＶＢを発生させる電圧レギュレータ５２とを有する。
【００１８】
レギュレータ５２は、オペアンプＯＰ１と、このオペアンプＯＰ１の出力により駆動されてカレントミラー回路を構成する、ソースが電源端子ＶＣＣに接続されたＰＭＯＳトランジスタＱＰ３，ＱＰ４と、これらのＰＭＯＳトランジスタＱＰ３，ＱＰ４のドレインと接地端子の間に接続された抵抗Ｒ１，Ｒ２を有する。オペアンプＯＰ１の反転入力端子には基準電圧Ｖｒｅｆが入力され、ＰＭＯＳトランジスタＱＰ３と抵抗Ｒ１の接続ノードＮ１はオペアンプＯＰ１の非反転入力端子に帰還される。
【００１９】
この実施の形態のバイアス回路５の動作は、次の通りである。ＢＧＲ回路５１からは温度及び電源に依存しない基準電圧Ｖｒｅｆが発生され、これがレギュレータ５２のオペアンプＯＰ１の反転入力端子に入る。オペアンプＯＰ１の非反転入力端子は、ＰＭＯＳトランジスタＱＰ３と抵抗Ｒ１の接続ノードＮ１の電圧が帰還されるから、ノードＮ１は基準電圧Ｖｒｅｆとなり、従って抵抗Ｒ１には、次の電流Ｉが流れる。
【００２０】
【数１】
Ｉ＝Ｖｒｅｆ／Ｒ１
【００２１】
ＰＭＯＳトランジスタＱＰ３と共にカレントミラーを構成するＰＭＯＳトランジスタＱＰ４、従って抵抗Ｒ２には、ＰＭＯＳトランジスタＱＰ３，ＱＰ４の寸法が同じであれば同じ電流Ｉが流れる。従って、ＰＭＯＳトランジスタＱＰ４と抵抗Ｒ２の接続ノードＮ２に得られるバイアス電圧ＶＢは、次の数２に示すように、基準電圧Ｖｒｅｆに定数（Ｒ２／Ｒ１）を乗算した値になる。
【００２２】
【数２】
ＶＢ＝Ｖｒｅｆ（Ｒ２／Ｒ１）
【００２３】
このバイアス回路５のバイアス電圧ＶＢによりクランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲートが駆動される。このとき、クランプ用ＮＭＯＳトランジスタＱＮ１のソース端子に接続される選択されたビット線ＢＬのバイアス電圧レベル（上昇可能な電圧レベル）Ｖｂｌは、ＮＭＯＳトランジスタＱＮ１のしきい値電圧をＶｔｈとして、次のように表される。
【００２４】
【数３】
【００２５】
従ってこの実施の形態のＥＰＲＯＭフラッシュメモリでは、データ読み出し時、クランプ用ＮＭＯＳトランジスタＱＮ１のバイアス電圧が電源電圧や温度変動の影響を受けず安定化し、この結果高速読み出しが可能になる。
またこの実施の形態は、図４に示すように、ＤＲＡＭ４１、ＥＥＰＲＯＭフラッシュメモリ４２及びロジック回路４３等を集積したロジック混載メモリＬＳＩに適用した場合に特に有効である。
【００２６】
この様なＬＳＩにおいては例えば、各部のスタンバイ電流を比較すると、例えばＤＲＡＭ４１とロジック回路４３は共に、１０数ｍＡ程度であり、これに対してＥＥＰＲＯＭフラッシュメモリ４２では１ｍＡ程度である。即ち、ＥＥＰＲＯＭフラッシュメモリ４２での消費電流は他に比べると小さく、汎用ＥＥＰＲＯＭフラッシュメモリにおける様な低消費電流化の要請は少ない。
【００２７】
一方、ＤＲＡＭ４１は電源を切るとデータが破壊されるから、スタンバイ時にも電流を切ることはできない。従ってこの様なＬＳＩでは、スタンバイ電流を減らすには、図４に示すように、ＥＥＰＲＯＭフラッシュメモリ４２とロジック回路４３について電源スイッチＳＷ１，ＳＷ２を設けることになる。そして、ＥＥＰＲＯＭフラッシュメモリ４２は電源スイッチＳＷ１をオンにすることにより、一定の電源初期化シーケンスに従って、自動的にアクティブモードに入るようにすれば、汎用ＥＥＰＲＯＭにおける様なチップイネーブルＣＥによるスタンバイモード制御を必要としない。この意味から、図１に示すようにチップイネーブルＣＥによる活性化制御ではなく、電源投入により自動的に活性状態に入るバイアス回路が有効になる。
【００２８】
図１に示したビット線バイアス回路は更に次のような効果を有する。ビット線バイアス電圧Ｖｂｌは数３に示したように、しきい値電圧Ｖｔｈに依存する。しきい値電圧Ｖｔｈはよく知られているように、温度が高くなれば負方向に変化するという温度依存性を有する。従って数３のビット線バイアス電圧Ｖｂｌの温度特性は、ΔＶｂｌ／ΔＴ＞０であり、温度が高くなればバイアス電圧ＶＢが大きくなるという関係にある。これは、高速読み出しにとって好ましい。
【００２９】
また、バイアス電圧ＶＢは、トランジスタのしきい値電圧のみにより決まる従来の方式と異なり、抵抗Ｒ１，Ｒ２の比、更にはカレントミラー回路を構成するＰＭＯＳトランジスタＱＰ３，ＱＰ４の寸法比により設定できる。従ってバイアス電圧設定の自由度が高い。
【００３０】
［実施の形態２］
図２は、実施の形態２によるＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示している。図１の実施の形態１では、一つのセンスアンプ３に着目して説明したが、センスアンプ３は通常複数個のセンスアンプを配列したセンスアンプ列として用意される。この実施の形態はこの様なセンスアンプ列をに持つ場合に好ましいバイアス回路５の構成を示している。
【００３１】
バイアス回路５は、先の実施の形態１と同様に、ＢＧＲ回路５１とその出力を比例倍したバイアス電圧ＶＢ０を発生するレギュレータ５２を有する。この実施の形態の場合、レギュレータ５２の出力には更に、二つの電圧フォロア回路５３ａ，５３ｂが併設されている。
【００３２】
電圧フォロア回路５３ａ，５３ｂは、例えば図３に示すように構成される。差動ＮＭＯＳトランジスタ対ＱＮ３１，ＱＮ３２の共通ソースはバイアスＢＩＡＳが与えられる電流源ＮＭＯＳトランジスタＱＮ３３に接続されている。差動トランジスタ対ＱＮ３１，ＱＮ３２のドレインにはカレントミラー回路を構成するＰＭＯＳトランジスタＱＰ３１，ＱＰ３２が接続されている。ＮＭＯＳトランジスタ対の一方のトランジスタＱＮ３１のゲートにはレギュレータ５２の出力電圧ＶＢ０が入り、他方のトランジスタＱＮ３２のゲートはドレインに接続されている。これにより、トランジスタＱＮ３２のドレインには、レギュレータ５２の出力電圧ＶＢ０に等しいバイアス電圧ＶＢ１，ＶＢ２が得られる。
【００３３】
この電圧フォロア回路５３ａ，５３ｂから得られるバイアス電圧ＶＢ１，ＶＢ２は、二つのグループに分けられたセンスアンプ列３ａ，３ｂにおけるクランプ用ＮＭＯＳトランジスタ列ＱＮ１，ＱＮ２に振り分けられて供給される。
【００３４】
この様な構成とすれば、多数のセンスアンプ列に対してバイアス電圧ＶＢを供給する場合に、バイアス回路５の負荷容量を軽減することができる。またこの結果、クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲート・ソース間の容量によるカップリングノイズが低減され、高速読み出しが可能になるという効果が得られる。その他、この実施の形態によっても先の実施の形態と同様の効果が得られる。またこの実施の形態の場合も、図４に示したようなロジック混載メモリＬＳＩのＥＥＰＲＯＭに適用して特に有効である。
【００３５】
この発明は上記実施の形態に限られない。例えば実施の形態では、センスアンプ３の電流源負荷をＰＭＯＳトランジスタとしたが、ＮＭＯＳトランジスタを用いることもできるし、抵抗を用いることもできる。また上の各実施の形態では、センスアンプの参照ノード側の参照電圧発生回路４として、センスノードＳＡ側と同様の電流源負荷ＱＰ２、ダミークランプ用トランジスタＱＮ２、ダミーカラムゲートＱＮ３を設けた。しかしこの部分には、参照ノードＲＥＦに対してセンスノードＳＡに得られる二値データの電圧の間にある電圧を発生させる他の適当な回路構成を適用することが可能である。
さらに、実施の形態２では、電圧フォロア回路を二つ設けているが、センスアンプ列の数に応じて、３個以上の電圧フォロア回路を併設することができる。
【００３６】
【発明の効果】
以上述べたようにこの発明によれば、ＥＥＰＲＯＭフラッシュメモリのビット線クランプ用トランジスタを駆動するバイアス回路を、電源及び温度に依存しない基準電圧に基づいて、その比例倍の安定したバイアス電圧を発生するようにしている。これにより、クランプ用トランジスタによるビット線バイアス電圧が安定化され、高速読み出しが可能になる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示す図である。
【図２】この発明の実施の形態２によるＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示す図である。
【図３】実施の形態２に用いられる電圧フォロア回路の構成例を示す図である。
【図４】実施の形態１，２が適用されるロジック混載メモリＬＳＩの構成を示す図である。
【図５】従来のＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示す図である。
【符号の説明】
１…メモリセルアレイ、２…カラムゲート、３…センスアンプ、ＯＰ…オペアンプ、ＱＰ１，ＱＰ２…電流源負荷ＰＭＯＳトランジスタ、ＱＮ１，ＱＮ２…クランプ用ＮＭＯＳトランジスタ、５…バイアス回路、５１…ＢＧＲ回路、５２…レギュレータ、５２ａ，５２ｂ…電圧フォロア回路。
【発明の属する技術分野】
この発明は、半導体集積回路に係り、特にロジック混載メモリＬＳＩにおけるＥＥＰＲＯＭフラッシュメモリに適用して有用な読み出し用バイアス回路に関する。
【０００２】
【従来の技術】
図５は、従来のＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示している。電流読み出しを行うＥＥＰＲＯＭフラッシュメモリでは、オペアンプＯＰを用いた差動アンプ形式のセンスアンプ３が用いられる。オペアンプＯＰの二つの入力端子（センスノードＳＡと参照ノードＲＥＦ）と電源端子ＶＣＣの間には電流源負荷として例えばダイオード接続されたＰＭＯＳトランジスタＱＰ１，ＱＰ２が設けられている。
【０００３】
センスノードＳＡは、カラムゲート２を介してメモリセルアレイ１のビット線ＢＬに接続される。メモリセルアレイ１は、ワード線ＷＬとビット線ＢＬの交差部に電気的書き換え可能な不揮発性メモリセルＭＣが配置されて構成される。カラムゲート２とセンスノードＳＡの間には、ビット線のバイアス電圧を決定するクランプ用ＮＭＯＳトランジスタＱＮ１が挿入されている。参照ノードＲＥＦは、ダミークランプ用ＮＭＯＳトランジスタＱＮ２を介し、ダミーカラムゲートＱＮ３を介して参照セルＲＭＣに接続されている。
【０００４】
参照ノードＲＥＦ側の電流源負荷トランジスタＱＰ２、クランプ用ＮＭＯＳトランジスタＱＮ２、ダミーカラムゲートＱＮ３及び参照セルＲＭＣの部分は、参照ノードＲＥＦに参照電圧を発生するための参照電圧発生回路４を構成している。即ち参照ノードＲＥＦには、参照セルＲＭＣを基準電流源として、センスノードＳＡに得られる二値データに対応する電圧の中間的な参照電圧が発生される。
【０００５】
クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲートは、バイアス回路５により駆動される。バイアス回路５は、チップイネーブル信号ＣＥが“Ｌ”となって活性化される電流源負荷であるＰＭＯＳトランジスタＱＰ３と、ダイオード接続された二つのＮＭＯＳトランジスタＱＮ５，ＱＮ６とを有する。これらの二つのＮＭＯＳトランジスタＱＮ５，ＱＮ６には並列に、ＣＥの反転信号／ＣＥにより制御されるリセット用ＮＭＯＳトランジスタＱＮ７が設けられている。
【０００６】
バイアス回路５の働きは次の通りである。いま、用いられているＮＭＯＳトランジスタのしきい値電圧をＶｔｈとする。チップイネーブル信号ＣＥが“Ｈ”の間、ＰＭＯＳトランジスタＱＰ３はオフ、ＮＭＯＳトランジスタＱＮ７はオンであり、バイアス回路５の出力バイアス電圧ＶＢは、ＶＢ＝Ｖｔｈである。これによりクランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２はほぼオフの状態に保たれる。チップイネーブル信号ＣＥが“Ｌ”になると、ＰＭＯＳトランジスタＱＰ３がオン、ＮＭＯＳトランジスタＱＮ７がオフとなって、バイアス回路５の出力バイアス電圧ＶＢは、二つのＮＭＯＳトランジスタＱＮ５，ＱＮ６の順方向電圧で決まり、ＶＢ＝２Ｖｔｈとなる。これによりクランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２はオンとなる。
【０００７】
このクランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２は、ソース端子即ちビット線側端子の電圧が２Ｖｔｈ−Ｖｔｈ＝Ｖｔｈまで上昇するとオフになるから、ビット線の電圧上昇レベルをＶｔｈに制限する働きをする。これは、ビット線電圧レベルがある値を越えた場合に問題となるいわゆるソフトライト現象を防止するためである。即ち、ビット線の電圧があるレベルを超えてメモリセルＭＣに電流を流し続けると、メモリセルのしきい値が徐々に高い方にシフトするソフトライト（弱書き込み）現象が生じる。これはメモリセルの読み出し電流の低下をもたらし、従って読み出し速度の低下をもたらす。
【０００８】
【発明が解決しようとする課題】
図５に示した従来の読み出し回路の特にバイアス回路５については、次のような問題がある。
一般に汎用メモリでは、低消費電力性と高速性が強く要求される。このため図５に示したようにチップイネーブル信号ＣＥによりバイアス回路５を制御して、ＣＥ＝“Ｈ”の間クランプ用トランジスタをオフとして、非活性状態でＤＣ電流がほぼゼロの状態を作り、ＣＥ＝“Ｌ”になったときには、速やかにバイアス回路５が所望の電圧レベルを発生するように簡単な構成のバイアス回路５が用いられている。
【０００９】
しかし、ＥＥＰＲＯＭフラッシュメモリをロジック回路と混載するＬＳＩにおいては、事情が異なり、スタンバイ電流の低減よりは、バイアス回路の安定性がより重要になる。この観点からすると、従来のバイアス回路では、バイアス電圧がトランジスタのしきい値電圧により変動するという問題がある。より具体的にバイアス電圧変動の要因は、プロセス的なばらつきや温度変動が考えられる。バイアス電圧の変動は、ビット線の充放電時間の変動をもたらし、読み出しの高速性が損なわれる原因となる。
【００１０】
この発明は、上記事情を考慮してなされたもので、ＥＥＰＲＯＭの読み出し回路系の安定性と高速性を実現した半導体集積回路を提供することを目的としている。
【００１１】
【課題を解決するための手段】
この発明に係る半導体集積回路は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、前記センスノードとビット線との間及び前記参照ノードと基準電流源との間にそれぞれ介在させたクランプ用トランジスタと、これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路と備え、前記バイアス回路は、電源投入により自動的に活性状態となり、電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給されることを特徴とする。
【００１２】
この発明はまた、ロジック回路、ＤＲＡＭ及びＥＥＰＲＯＭフラッシュメモリが集積形成された半導体集積回路において、前記ＥＥＰＲＯＭフラッシュメモリは、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、前記センスノードとビット線との間及び前記参照ノードと基準電流源の間にそれぞれ介在させたクランプ用トランジスタと、これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路とを備え、前記バイアス回路は、電源投入により自動的に活性状態となり、電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給されることを特徴とする。
【００１３】
この発明によると、ＥＥＰＲＯＭフラッシュメモリのビット線クランプ用トランジスタを駆動するバイアス回路は、電源及び温度に依存しない基準電圧に基づいて、その比例倍の安定したバイアス電圧を発生するようにしている。これにより、クランプ用トランジスタによるビット線バイアス電圧が安定化され、高速読み出しが可能になる。
【００１４】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
［実施の形態１］
図１は、この発明の実施の形態１によるＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示している。図５と対応する部分には、図５と同一符号を付してある。センスアンプ３は、オペアンプＯＰと、その二つの入力端子（センスノードＳＡと参照ノードＲＥＦ）と電源端子ＶＣＣの間に電流源負荷として設けられたダイオード接続されたＰＭＯＳトランジスタＱＰ１，ＱＰ２を有する。
【００１５】
センスノードＳＡは、カラムゲート２を介してメモリセルアレイ１のビット線ＢＬに接続される。メモリセルアレイ１は、ワード線ＷＬとビット線ＢＬの交差部に電気的書き換え可能な不揮発性メモリセルＭＣが配置されて構成される。カラムゲート２とセンスノードＳＡの間には、ビット線の電位上昇レベルを抑えるためのクランプ用ＮＭＯＳトランジスタＱＮ１が挿入されている。参照ノードＲＥＦは、クランプ用ＮＭＯＳトランジスタＱＮ２を介し、ダミーカラムゲートＱＮ３を介して参照セルＲＭＣ（基準電流源）に接続されている。
【００１６】
参照ノードＲＥＦ側の電流源負荷トランジスタＱＰ２、クランプ用ＮＭＯＳトランジスタＱＮ２、ダミーカラムゲートＱＮ３及び参照セルＲＭＣの部分は、参照ノードＲＥＦに、センスノードＳＡに得られる二値データに対応する電圧の中間的な参照電圧を発生するように設定された参照電圧発生回路４を構成している。クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲートは、バイアス回路５により駆動される。ここまでの基本構成は、従来と同様である。
【００１７】
バイアス回路５は、電源及び温度に依存しない基準電圧Ｖｒｅｆを発生する基準電圧発生回路であるバンドギャップリファレンス（ＢＧＲ）回路５１と、このＢＧＲ回路５１が出力する基準電圧Ｖｒｅｆに定数を乗算して、クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲートを駆動するバイアス電圧ＶＢを発生させる電圧レギュレータ５２とを有する。
【００１８】
レギュレータ５２は、オペアンプＯＰ１と、このオペアンプＯＰ１の出力により駆動されてカレントミラー回路を構成する、ソースが電源端子ＶＣＣに接続されたＰＭＯＳトランジスタＱＰ３，ＱＰ４と、これらのＰＭＯＳトランジスタＱＰ３，ＱＰ４のドレインと接地端子の間に接続された抵抗Ｒ１，Ｒ２を有する。オペアンプＯＰ１の反転入力端子には基準電圧Ｖｒｅｆが入力され、ＰＭＯＳトランジスタＱＰ３と抵抗Ｒ１の接続ノードＮ１はオペアンプＯＰ１の非反転入力端子に帰還される。
【００１９】
この実施の形態のバイアス回路５の動作は、次の通りである。ＢＧＲ回路５１からは温度及び電源に依存しない基準電圧Ｖｒｅｆが発生され、これがレギュレータ５２のオペアンプＯＰ１の反転入力端子に入る。オペアンプＯＰ１の非反転入力端子は、ＰＭＯＳトランジスタＱＰ３と抵抗Ｒ１の接続ノードＮ１の電圧が帰還されるから、ノードＮ１は基準電圧Ｖｒｅｆとなり、従って抵抗Ｒ１には、次の電流Ｉが流れる。
【００２０】
【数１】
Ｉ＝Ｖｒｅｆ／Ｒ１
【００２１】
ＰＭＯＳトランジスタＱＰ３と共にカレントミラーを構成するＰＭＯＳトランジスタＱＰ４、従って抵抗Ｒ２には、ＰＭＯＳトランジスタＱＰ３，ＱＰ４の寸法が同じであれば同じ電流Ｉが流れる。従って、ＰＭＯＳトランジスタＱＰ４と抵抗Ｒ２の接続ノードＮ２に得られるバイアス電圧ＶＢは、次の数２に示すように、基準電圧Ｖｒｅｆに定数（Ｒ２／Ｒ１）を乗算した値になる。
【００２２】
【数２】
ＶＢ＝Ｖｒｅｆ（Ｒ２／Ｒ１）
【００２３】
このバイアス回路５のバイアス電圧ＶＢによりクランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲートが駆動される。このとき、クランプ用ＮＭＯＳトランジスタＱＮ１のソース端子に接続される選択されたビット線ＢＬのバイアス電圧レベル（上昇可能な電圧レベル）Ｖｂｌは、ＮＭＯＳトランジスタＱＮ１のしきい値電圧をＶｔｈとして、次のように表される。
【００２４】
【数３】
従ってこの実施の形態のＥＰＲＯＭフラッシュメモリでは、データ読み出し時、クランプ用ＮＭＯＳトランジスタＱＮ１のバイアス電圧が電源電圧や温度変動の影響を受けず安定化し、この結果高速読み出しが可能になる。
またこの実施の形態は、図４に示すように、ＤＲＡＭ４１、ＥＥＰＲＯＭフラッシュメモリ４２及びロジック回路４３等を集積したロジック混載メモリＬＳＩに適用した場合に特に有効である。
【００２６】
この様なＬＳＩにおいては例えば、各部のスタンバイ電流を比較すると、例えばＤＲＡＭ４１とロジック回路４３は共に、１０数ｍＡ程度であり、これに対してＥＥＰＲＯＭフラッシュメモリ４２では１ｍＡ程度である。即ち、ＥＥＰＲＯＭフラッシュメモリ４２での消費電流は他に比べると小さく、汎用ＥＥＰＲＯＭフラッシュメモリにおける様な低消費電流化の要請は少ない。
【００２７】
一方、ＤＲＡＭ４１は電源を切るとデータが破壊されるから、スタンバイ時にも電流を切ることはできない。従ってこの様なＬＳＩでは、スタンバイ電流を減らすには、図４に示すように、ＥＥＰＲＯＭフラッシュメモリ４２とロジック回路４３について電源スイッチＳＷ１，ＳＷ２を設けることになる。そして、ＥＥＰＲＯＭフラッシュメモリ４２は電源スイッチＳＷ１をオンにすることにより、一定の電源初期化シーケンスに従って、自動的にアクティブモードに入るようにすれば、汎用ＥＥＰＲＯＭにおける様なチップイネーブルＣＥによるスタンバイモード制御を必要としない。この意味から、図１に示すようにチップイネーブルＣＥによる活性化制御ではなく、電源投入により自動的に活性状態に入るバイアス回路が有効になる。
【００２８】
図１に示したビット線バイアス回路は更に次のような効果を有する。ビット線バイアス電圧Ｖｂｌは数３に示したように、しきい値電圧Ｖｔｈに依存する。しきい値電圧Ｖｔｈはよく知られているように、温度が高くなれば負方向に変化するという温度依存性を有する。従って数３のビット線バイアス電圧Ｖｂｌの温度特性は、ΔＶｂｌ／ΔＴ＞０であり、温度が高くなればバイアス電圧ＶＢが大きくなるという関係にある。これは、高速読み出しにとって好ましい。
【００２９】
また、バイアス電圧ＶＢは、トランジスタのしきい値電圧のみにより決まる従来の方式と異なり、抵抗Ｒ１，Ｒ２の比、更にはカレントミラー回路を構成するＰＭＯＳトランジスタＱＰ３，ＱＰ４の寸法比により設定できる。従ってバイアス電圧設定の自由度が高い。
【００３０】
［実施の形態２］
図２は、実施の形態２によるＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示している。図１の実施の形態１では、一つのセンスアンプ３に着目して説明したが、センスアンプ３は通常複数個のセンスアンプを配列したセンスアンプ列として用意される。この実施の形態はこの様なセンスアンプ列をに持つ場合に好ましいバイアス回路５の構成を示している。
【００３１】
バイアス回路５は、先の実施の形態１と同様に、ＢＧＲ回路５１とその出力を比例倍したバイアス電圧ＶＢ０を発生するレギュレータ５２を有する。この実施の形態の場合、レギュレータ５２の出力には更に、二つの電圧フォロア回路５３ａ，５３ｂが併設されている。
【００３２】
電圧フォロア回路５３ａ，５３ｂは、例えば図３に示すように構成される。差動ＮＭＯＳトランジスタ対ＱＮ３１，ＱＮ３２の共通ソースはバイアスＢＩＡＳが与えられる電流源ＮＭＯＳトランジスタＱＮ３３に接続されている。差動トランジスタ対ＱＮ３１，ＱＮ３２のドレインにはカレントミラー回路を構成するＰＭＯＳトランジスタＱＰ３１，ＱＰ３２が接続されている。ＮＭＯＳトランジスタ対の一方のトランジスタＱＮ３１のゲートにはレギュレータ５２の出力電圧ＶＢ０が入り、他方のトランジスタＱＮ３２のゲートはドレインに接続されている。これにより、トランジスタＱＮ３２のドレインには、レギュレータ５２の出力電圧ＶＢ０に等しいバイアス電圧ＶＢ１，ＶＢ２が得られる。
【００３３】
この電圧フォロア回路５３ａ，５３ｂから得られるバイアス電圧ＶＢ１，ＶＢ２は、二つのグループに分けられたセンスアンプ列３ａ，３ｂにおけるクランプ用ＮＭＯＳトランジスタ列ＱＮ１，ＱＮ２に振り分けられて供給される。
【００３４】
この様な構成とすれば、多数のセンスアンプ列に対してバイアス電圧ＶＢを供給する場合に、バイアス回路５の負荷容量を軽減することができる。またこの結果、クランプ用ＮＭＯＳトランジスタＱＮ１，ＱＮ２のゲート・ソース間の容量によるカップリングノイズが低減され、高速読み出しが可能になるという効果が得られる。その他、この実施の形態によっても先の実施の形態と同様の効果が得られる。またこの実施の形態の場合も、図４に示したようなロジック混載メモリＬＳＩのＥＥＰＲＯＭに適用して特に有効である。
【００３５】
この発明は上記実施の形態に限られない。例えば実施の形態では、センスアンプ３の電流源負荷をＰＭＯＳトランジスタとしたが、ＮＭＯＳトランジスタを用いることもできるし、抵抗を用いることもできる。また上の各実施の形態では、センスアンプの参照ノード側の参照電圧発生回路４として、センスノードＳＡ側と同様の電流源負荷ＱＰ２、ダミークランプ用トランジスタＱＮ２、ダミーカラムゲートＱＮ３を設けた。しかしこの部分には、参照ノードＲＥＦに対してセンスノードＳＡに得られる二値データの電圧の間にある電圧を発生させる他の適当な回路構成を適用することが可能である。
さらに、実施の形態２では、電圧フォロア回路を二つ設けているが、センスアンプ列の数に応じて、３個以上の電圧フォロア回路を併設することができる。
【００３６】
【発明の効果】
以上述べたようにこの発明によれば、ＥＥＰＲＯＭフラッシュメモリのビット線クランプ用トランジスタを駆動するバイアス回路を、電源及び温度に依存しない基準電圧に基づいて、その比例倍の安定したバイアス電圧を発生するようにしている。これにより、クランプ用トランジスタによるビット線バイアス電圧が安定化され、高速読み出しが可能になる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示す図である。
【図２】この発明の実施の形態２によるＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示す図である。
【図３】実施の形態２に用いられる電圧フォロア回路の構成例を示す図である。
【図４】実施の形態１，２が適用されるロジック混載メモリＬＳＩの構成を示す図である。
【図５】従来のＥＥＰＲＯＭフラッシュメモリの読み出し回路系の構成を示す図である。
【符号の説明】
１…メモリセルアレイ、２…カラムゲート、３…センスアンプ、ＯＰ…オペアンプ、ＱＰ１，ＱＰ２…電流源負荷ＰＭＯＳトランジスタ、ＱＮ１，ＱＮ２…クランプ用ＮＭＯＳトランジスタ、５…バイアス回路、５１…ＢＧＲ回路、５２…レギュレータ、５２ａ，５２ｂ…電圧フォロア回路。
Claims (2)
- 電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、
前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、
前記センスノードとビット線との間及び前記参照ノードと基準電流源との間にそれぞれ介在させたクランプ用トランジスタと、
これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路と備え、
前記バイアス回路は、
電源投入により自動的に活性状態となり、
電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、
前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給される
ことを特徴とする半導体集積回路。 - ロジック回路、ＤＲＡＭ及びＥＥＰＲＯＭフラッシュメモリが集積形成された半導体集積回路において、
前記ＥＥＰＲＯＭフラッシュメモリは、
電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、
前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、
前記センスノードとビット線との間及び前記参照ノードと基準電流源の間にそれぞれ介在させたクランプ用トランジスタと、
これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路とを備え、
前記バイアス回路は、
電源投入により自動的に活性状態となり、
電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、
この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、
前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給される
ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000140182A JP3866481B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000140182A JP3866481B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006216493A Division JP4284343B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001319488A JP2001319488A (ja) | 2001-11-16 |
| JP3866481B2 true JP3866481B2 (ja) | 2007-01-10 |
Family
ID=18647516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000140182A Expired - Fee Related JP3866481B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3866481B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4901204B2 (ja) * | 2005-12-13 | 2012-03-21 | 株式会社東芝 | 半導体集積回路装置 |
| US20070247885A1 (en) | 2006-04-25 | 2007-10-25 | Renesas Technology Corp. | Content addressable memory |
| KR100816214B1 (ko) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치의 전압 생성기 |
| US7636264B2 (en) | 2007-02-09 | 2009-12-22 | Atmel Corporation | Single-ended sense amplifier for very low voltage applications |
| US7642815B2 (en) | 2007-09-14 | 2010-01-05 | Atmel Corporation | Sense amplifier |
| JP2009123292A (ja) | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
| US7813201B2 (en) | 2008-07-08 | 2010-10-12 | Atmel Corporation | Differential sense amplifier |
| JP2012203931A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 半導体記憶装置 |
| JP2012043533A (ja) * | 2011-11-29 | 2012-03-01 | Renesas Electronics Corp | 内容参照メモリ |
| JP6495160B2 (ja) | 2015-12-18 | 2019-04-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US11132176B2 (en) * | 2019-03-20 | 2021-09-28 | Macronix International Co., Ltd. | Non-volatile computing method in flash memory |
| US11854633B2 (en) | 2020-07-16 | 2023-12-26 | Changxin Memory Technologies, Inc. | Anti-fuse memory cell state detection circuit and memory |
| US11817163B2 (en) | 2020-07-16 | 2023-11-14 | Changxin Memory Technologies, Inc. | Circuit for detecting state of anti-fuse storage unit and memory device thereof |
| CN113948144B (zh) * | 2020-07-16 | 2023-09-12 | 长鑫存储技术有限公司 | 反熔丝存储单元状态检测电路及存储器 |
| US11817159B2 (en) | 2020-07-16 | 2023-11-14 | Changxin Memory Technologies, Inc. | Circuit for detecting anti-fuse memory cell state and memory |
| CN113948142B (zh) | 2020-07-16 | 2023-09-12 | 长鑫存储技术有限公司 | 反熔丝存储单元状态检测电路及存储器 |
-
2000
- 2000-05-12 JP JP2000140182A patent/JP3866481B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001319488A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866481B2 (ja) | 半導体集積回路 | |
| JP3139542B2 (ja) | 参照電圧発生回路 | |
| KR101784006B1 (ko) | 제어전압 생성 회로 및 그것을 구비한 불휘발성 기억 장치 | |
| US6396739B2 (en) | Reference voltage generator using flash memory cells | |
| JP4792034B2 (ja) | 半導体装置およびその制御方法 | |
| JP3886669B2 (ja) | 半導体記憶装置 | |
| US7236409B2 (en) | Semiconductor memory device provided with constant-current circuit having current trimming function | |
| US6026023A (en) | Non-volatile semiconductor memory | |
| EP0814484B1 (en) | Nonvolatile memory with a single-cell reference signal generating circuit for reading memory cells | |
| JP2001035177A (ja) | 電圧発生回路 | |
| JP2003173691A (ja) | 半導体メモリ装置 | |
| JP4854393B2 (ja) | 電圧発生回路 | |
| US7315475B2 (en) | Non-volatile semiconductor memory device | |
| JP4284343B2 (ja) | 半導体集積回路 | |
| JP3450629B2 (ja) | 負電圧検知回路及び不揮発性半導体記憶装置 | |
| US5940322A (en) | Constant voltage generating circuit with improved line voltage control | |
| KR100331549B1 (ko) | 더미 비트 라인을 이용한 전류 센스 앰프 회로 | |
| JP2800502B2 (ja) | 半導体メモリ装置 | |
| KR100285065B1 (ko) | 불 휘발성 반도체 메모리 장치 | |
| JP2002260393A (ja) | 昇圧電圧発生回路 | |
| KR100513403B1 (ko) | 센스 앰프를 구비한 비휘발성 반도체 메모리 장치 | |
| US20040125670A1 (en) | Circuit for biasing an input node of a sense amplifier with a pre-charge stage | |
| JP2000163141A (ja) | 降圧電源回路 | |
| KR100439039B1 (ko) | 반도체 메모리 장치 및 이 장치의 센스 증폭기 | |
| JP7273599B2 (ja) | 半導体装置およびメモリの読み出し方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |