JP3866481B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3866481B2 JP3866481B2 JP2000140182A JP2000140182A JP3866481B2 JP 3866481 B2 JP3866481 B2 JP 3866481B2 JP 2000140182 A JP2000140182 A JP 2000140182A JP 2000140182 A JP2000140182 A JP 2000140182A JP 3866481 B2 JP3866481 B2 JP 3866481B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bias
- circuit
- node
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
【発明の属する技術分野】
この発明は、半導体集積回路に係り、特にロジック混載メモリLSIにおけるEEPROMフラッシュメモリに適用して有用な読み出し用バイアス回路に関する。
【0002】
【従来の技術】
図5は、従来のEEPROMフラッシュメモリの読み出し回路系の構成を示している。電流読み出しを行うEEPROMフラッシュメモリでは、オペアンプOPを用いた差動アンプ形式のセンスアンプ3が用いられる。オペアンプOPの二つの入力端子(センスノードSAと参照ノードREF)と電源端子VCCの間には電流源負荷として例えばダイオード接続されたPMOSトランジスタQP1,QP2が設けられている。
【0003】
センスノードSAは、カラムゲート2を介してメモリセルアレイ1のビット線BLに接続される。メモリセルアレイ1は、ワード線WLとビット線BLの交差部に電気的書き換え可能な不揮発性メモリセルMCが配置されて構成される。カラムゲート2とセンスノードSAの間には、ビット線のバイアス電圧を決定するクランプ用NMOSトランジスタQN1が挿入されている。参照ノードREFは、ダミークランプ用NMOSトランジスタQN2を介し、ダミーカラムゲートQN3を介して参照セルRMCに接続されている。
【0004】
参照ノードREF側の電流源負荷トランジスタQP2、クランプ用NMOSトランジスタQN2、ダミーカラムゲートQN3及び参照セルRMCの部分は、参照ノードREFに参照電圧を発生するための参照電圧発生回路4を構成している。即ち参照ノードREFには、参照セルRMCを基準電流源として、センスノードSAに得られる二値データに対応する電圧の中間的な参照電圧が発生される。
【0005】
クランプ用NMOSトランジスタQN1,QN2のゲートは、バイアス回路5により駆動される。バイアス回路5は、チップイネーブル信号CEが“L”となって活性化される電流源負荷であるPMOSトランジスタQP3と、ダイオード接続された二つのNMOSトランジスタQN5,QN6とを有する。これらの二つのNMOSトランジスタQN5,QN6には並列に、CEの反転信号/CEにより制御されるリセット用NMOSトランジスタQN7が設けられている。
【0006】
バイアス回路5の働きは次の通りである。いま、用いられているNMOSトランジスタのしきい値電圧をVthとする。チップイネーブル信号CEが“H”の間、PMOSトランジスタQP3はオフ、NMOSトランジスタQN7はオンであり、バイアス回路5の出力バイアス電圧VBは、VB=Vthである。これによりクランプ用NMOSトランジスタQN1,QN2はほぼオフの状態に保たれる。チップイネーブル信号CEが“L”になると、PMOSトランジスタQP3がオン、NMOSトランジスタQN7がオフとなって、バイアス回路5の出力バイアス電圧VBは、二つのNMOSトランジスタQN5,QN6の順方向電圧で決まり、VB=2Vthとなる。これによりクランプ用NMOSトランジスタQN1,QN2はオンとなる。
【0007】
このクランプ用NMOSトランジスタQN1,QN2は、ソース端子即ちビット線側端子の電圧が2Vth−Vth=Vthまで上昇するとオフになるから、ビット線の電圧上昇レベルをVthに制限する働きをする。これは、ビット線電圧レベルがある値を越えた場合に問題となるいわゆるソフトライト現象を防止するためである。即ち、ビット線の電圧があるレベルを超えてメモリセルMCに電流を流し続けると、メモリセルのしきい値が徐々に高い方にシフトするソフトライト(弱書き込み)現象が生じる。これはメモリセルの読み出し電流の低下をもたらし、従って読み出し速度の低下をもたらす。
【0008】
【発明が解決しようとする課題】
図5に示した従来の読み出し回路の特にバイアス回路5については、次のような問題がある。
一般に汎用メモリでは、低消費電力性と高速性が強く要求される。このため図5に示したようにチップイネーブル信号CEによりバイアス回路5を制御して、CE=“H”の間クランプ用トランジスタをオフとして、非活性状態でDC電流がほぼゼロの状態を作り、CE=“L”になったときには、速やかにバイアス回路5が所望の電圧レベルを発生するように簡単な構成のバイアス回路5が用いられている。
【0009】
しかし、EEPROMフラッシュメモリをロジック回路と混載するLSIにおいては、事情が異なり、スタンバイ電流の低減よりは、バイアス回路の安定性がより重要になる。この観点からすると、従来のバイアス回路では、バイアス電圧がトランジスタのしきい値電圧により変動するという問題がある。より具体的にバイアス電圧変動の要因は、プロセス的なばらつきや温度変動が考えられる。バイアス電圧の変動は、ビット線の充放電時間の変動をもたらし、読み出しの高速性が損なわれる原因となる。
【0010】
この発明は、上記事情を考慮してなされたもので、EEPROMの読み出し回路系の安定性と高速性を実現した半導体集積回路を提供することを目的としている。
【0011】
【課題を解決するための手段】
この発明に係る半導体集積回路は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、前記センスノードとビット線との間及び前記参照ノードと基準電流源との間にそれぞれ介在させたクランプ用トランジスタと、これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路と備え、前記バイアス回路は、電源投入により自動的に活性状態となり、電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給されることを特徴とする。
【0012】
この発明はまた、ロジック回路、DRAM及びEEPROMフラッシュメモリが集積形成された半導体集積回路において、前記EEPROMフラッシュメモリは、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、前記センスノードとビット線との間及び前記参照ノードと基準電流源の間にそれぞれ介在させたクランプ用トランジスタと、これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路とを備え、前記バイアス回路は、電源投入により自動的に活性状態となり、電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給されることを特徴とする。
【0013】
この発明によると、EEPROMフラッシュメモリのビット線クランプ用トランジスタを駆動するバイアス回路は、電源及び温度に依存しない基準電圧に基づいて、その比例倍の安定したバイアス電圧を発生するようにしている。これにより、クランプ用トランジスタによるビット線バイアス電圧が安定化され、高速読み出しが可能になる。
【0014】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
[実施の形態1]
図1は、この発明の実施の形態1によるEEPROMフラッシュメモリの読み出し回路系の構成を示している。図5と対応する部分には、図5と同一符号を付してある。センスアンプ3は、オペアンプOPと、その二つの入力端子(センスノードSAと参照ノードREF)と電源端子VCCの間に電流源負荷として設けられたダイオード接続されたPMOSトランジスタQP1,QP2を有する。
【0015】
センスノードSAは、カラムゲート2を介してメモリセルアレイ1のビット線BLに接続される。メモリセルアレイ1は、ワード線WLとビット線BLの交差部に電気的書き換え可能な不揮発性メモリセルMCが配置されて構成される。カラムゲート2とセンスノードSAの間には、ビット線の電位上昇レベルを抑えるためのクランプ用NMOSトランジスタQN1が挿入されている。参照ノードREFは、クランプ用NMOSトランジスタQN2を介し、ダミーカラムゲートQN3を介して参照セルRMC(基準電流源)に接続されている。
【0016】
参照ノードREF側の電流源負荷トランジスタQP2、クランプ用NMOSトランジスタQN2、ダミーカラムゲートQN3及び参照セルRMCの部分は、参照ノードREFに、センスノードSAに得られる二値データに対応する電圧の中間的な参照電圧を発生するように設定された参照電圧発生回路4を構成している。クランプ用NMOSトランジスタQN1,QN2のゲートは、バイアス回路5により駆動される。ここまでの基本構成は、従来と同様である。
【0017】
バイアス回路5は、電源及び温度に依存しない基準電圧Vrefを発生する基準電圧発生回路であるバンドギャップリファレンス(BGR)回路51と、このBGR回路51が出力する基準電圧Vrefに定数を乗算して、クランプ用NMOSトランジスタQN1,QN2のゲートを駆動するバイアス電圧VBを発生させる電圧レギュレータ52とを有する。
【0018】
レギュレータ52は、オペアンプOP1と、このオペアンプOP1の出力により駆動されてカレントミラー回路を構成する、ソースが電源端子VCCに接続されたPMOSトランジスタQP3,QP4と、これらのPMOSトランジスタQP3,QP4のドレインと接地端子の間に接続された抵抗R1,R2を有する。オペアンプOP1の反転入力端子には基準電圧Vrefが入力され、PMOSトランジスタQP3と抵抗R1の接続ノードN1はオペアンプOP1の非反転入力端子に帰還される。
【0019】
この実施の形態のバイアス回路5の動作は、次の通りである。BGR回路51からは温度及び電源に依存しない基準電圧Vrefが発生され、これがレギュレータ52のオペアンプOP1の反転入力端子に入る。オペアンプOP1の非反転入力端子は、PMOSトランジスタQP3と抵抗R1の接続ノードN1の電圧が帰還されるから、ノードN1は基準電圧Vrefとなり、従って抵抗R1には、次の電流Iが流れる。
【0020】
【数1】
I=Vref/R1
【0021】
PMOSトランジスタQP3と共にカレントミラーを構成するPMOSトランジスタQP4、従って抵抗R2には、PMOSトランジスタQP3,QP4の寸法が同じであれば同じ電流Iが流れる。従って、PMOSトランジスタQP4と抵抗R2の接続ノードN2に得られるバイアス電圧VBは、次の数2に示すように、基準電圧Vrefに定数(R2/R1)を乗算した値になる。
【0022】
【数2】
VB=Vref(R2/R1)
【0023】
このバイアス回路5のバイアス電圧VBによりクランプ用NMOSトランジスタQN1,QN2のゲートが駆動される。このとき、クランプ用NMOSトランジスタQN1のソース端子に接続される選択されたビット線BLのバイアス電圧レベル(上昇可能な電圧レベル)Vblは、NMOSトランジスタQN1のしきい値電圧をVthとして、次のように表される。
【0024】
【数3】
【0025】
従ってこの実施の形態のEPROMフラッシュメモリでは、データ読み出し時、クランプ用NMOSトランジスタQN1のバイアス電圧が電源電圧や温度変動の影響を受けず安定化し、この結果高速読み出しが可能になる。
またこの実施の形態は、図4に示すように、DRAM41、EEPROMフラッシュメモリ42及びロジック回路43等を集積したロジック混載メモリLSIに適用した場合に特に有効である。
【0026】
この様なLSIにおいては例えば、各部のスタンバイ電流を比較すると、例えばDRAM41とロジック回路43は共に、10数mA程度であり、これに対してEEPROMフラッシュメモリ42では1mA程度である。即ち、EEPROMフラッシュメモリ42での消費電流は他に比べると小さく、汎用EEPROMフラッシュメモリにおける様な低消費電流化の要請は少ない。
【0027】
一方、DRAM41は電源を切るとデータが破壊されるから、スタンバイ時にも電流を切ることはできない。従ってこの様なLSIでは、スタンバイ電流を減らすには、図4に示すように、EEPROMフラッシュメモリ42とロジック回路43について電源スイッチSW1,SW2を設けることになる。そして、EEPROMフラッシュメモリ42は電源スイッチSW1をオンにすることにより、一定の電源初期化シーケンスに従って、自動的にアクティブモードに入るようにすれば、汎用EEPROMにおける様なチップイネーブルCEによるスタンバイモード制御を必要としない。この意味から、図1に示すようにチップイネーブルCEによる活性化制御ではなく、電源投入により自動的に活性状態に入るバイアス回路が有効になる。
【0028】
図1に示したビット線バイアス回路は更に次のような効果を有する。ビット線バイアス電圧Vblは数3に示したように、しきい値電圧Vthに依存する。しきい値電圧Vthはよく知られているように、温度が高くなれば負方向に変化するという温度依存性を有する。従って数3のビット線バイアス電圧Vblの温度特性は、ΔVbl/ΔT>0であり、温度が高くなればバイアス電圧VBが大きくなるという関係にある。これは、高速読み出しにとって好ましい。
【0029】
また、バイアス電圧VBは、トランジスタのしきい値電圧のみにより決まる従来の方式と異なり、抵抗R1,R2の比、更にはカレントミラー回路を構成するPMOSトランジスタQP3,QP4の寸法比により設定できる。従ってバイアス電圧設定の自由度が高い。
【0030】
[実施の形態2]
図2は、実施の形態2によるEEPROMフラッシュメモリの読み出し回路系の構成を示している。図1の実施の形態1では、一つのセンスアンプ3に着目して説明したが、センスアンプ3は通常複数個のセンスアンプを配列したセンスアンプ列として用意される。この実施の形態はこの様なセンスアンプ列をに持つ場合に好ましいバイアス回路5の構成を示している。
【0031】
バイアス回路5は、先の実施の形態1と同様に、BGR回路51とその出力を比例倍したバイアス電圧VB0を発生するレギュレータ52を有する。この実施の形態の場合、レギュレータ52の出力には更に、二つの電圧フォロア回路53a,53bが併設されている。
【0032】
電圧フォロア回路53a,53bは、例えば図3に示すように構成される。差動NMOSトランジスタ対QN31,QN32の共通ソースはバイアスBIASが与えられる電流源NMOSトランジスタQN33に接続されている。差動トランジスタ対QN31,QN32のドレインにはカレントミラー回路を構成するPMOSトランジスタQP31,QP32が接続されている。NMOSトランジスタ対の一方のトランジスタQN31のゲートにはレギュレータ52の出力電圧VB0が入り、他方のトランジスタQN32のゲートはドレインに接続されている。これにより、トランジスタQN32のドレインには、レギュレータ52の出力電圧VB0に等しいバイアス電圧VB1,VB2が得られる。
【0033】
この電圧フォロア回路53a,53bから得られるバイアス電圧VB1,VB2は、二つのグループに分けられたセンスアンプ列3a,3bにおけるクランプ用NMOSトランジスタ列QN1,QN2に振り分けられて供給される。
【0034】
この様な構成とすれば、多数のセンスアンプ列に対してバイアス電圧VBを供給する場合に、バイアス回路5の負荷容量を軽減することができる。またこの結果、クランプ用NMOSトランジスタQN1,QN2のゲート・ソース間の容量によるカップリングノイズが低減され、高速読み出しが可能になるという効果が得られる。その他、この実施の形態によっても先の実施の形態と同様の効果が得られる。またこの実施の形態の場合も、図4に示したようなロジック混載メモリLSIのEEPROMに適用して特に有効である。
【0035】
この発明は上記実施の形態に限られない。例えば実施の形態では、センスアンプ3の電流源負荷をPMOSトランジスタとしたが、NMOSトランジスタを用いることもできるし、抵抗を用いることもできる。また上の各実施の形態では、センスアンプの参照ノード側の参照電圧発生回路4として、センスノードSA側と同様の電流源負荷QP2、ダミークランプ用トランジスタQN2、ダミーカラムゲートQN3を設けた。しかしこの部分には、参照ノードREFに対してセンスノードSAに得られる二値データの電圧の間にある電圧を発生させる他の適当な回路構成を適用することが可能である。
さらに、実施の形態2では、電圧フォロア回路を二つ設けているが、センスアンプ列の数に応じて、3個以上の電圧フォロア回路を併設することができる。
【0036】
【発明の効果】
以上述べたようにこの発明によれば、EEPROMフラッシュメモリのビット線クランプ用トランジスタを駆動するバイアス回路を、電源及び温度に依存しない基準電圧に基づいて、その比例倍の安定したバイアス電圧を発生するようにしている。これにより、クランプ用トランジスタによるビット線バイアス電圧が安定化され、高速読み出しが可能になる。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるEEPROMフラッシュメモリの読み出し回路系の構成を示す図である。
【図2】この発明の実施の形態2によるEEPROMフラッシュメモリの読み出し回路系の構成を示す図である。
【図3】実施の形態2に用いられる電圧フォロア回路の構成例を示す図である。
【図4】実施の形態1,2が適用されるロジック混載メモリLSIの構成を示す図である。
【図5】従来のEEPROMフラッシュメモリの読み出し回路系の構成を示す図である。
【符号の説明】
1…メモリセルアレイ、2…カラムゲート、3…センスアンプ、OP…オペアンプ、QP1,QP2…電流源負荷PMOSトランジスタ、QN1,QN2…クランプ用NMOSトランジスタ、5…バイアス回路、51…BGR回路、52…レギュレータ、52a,52b…電圧フォロア回路。
Claims (2)
- 電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、
前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、
前記センスノードとビット線との間及び前記参照ノードと基準電流源との間にそれぞれ介在させたクランプ用トランジスタと、
これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路と備え、
前記バイアス回路は、
電源投入により自動的に活性状態となり、
電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、
前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給される
ことを特徴とする半導体集積回路。 - ロジック回路、DRAM及びEEPROMフラッシュメモリが集積形成された半導体集積回路において、
前記EEPROMフラッシュメモリは、
電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、
一方の入力端子を前記メモリセルアレイの選択されたビット線に接続されるセンスノードとし、他方の入力端子を基準電流源に接続される参照ノードとするオペアンプと、
前記センスノード及び参照ノードと電源端子の間に設けられた電流源負荷と、
前記センスノードとビット線との間及び前記参照ノードと基準電流源の間にそれぞれ介在させたクランプ用トランジスタと、
これらのクランプ用トランジスタのゲートにバイアス電圧を供給するバイアス回路とを備え、
前記バイアス回路は、
電源投入により自動的に活性状態となり、
電源電圧及び温度に依存しない基準電圧を発生する基準電圧発生回路と、
この基準電圧発生回路から出力される基準電圧に定数を乗算して前記バイアス電圧を発生させるレギュレータとを有し、
前記レギュレータの出力段に少なくとも二つの電圧フォロア回路が併設され且つ、これらの電圧フォロア回路から得られる二つのバイアス電圧が、複数のクランプ用トランジスタ列の異なるグループに振り分けられて供給される
ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000140182A JP3866481B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000140182A JP3866481B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006216493A Division JP4284343B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001319488A JP2001319488A (ja) | 2001-11-16 |
JP3866481B2 true JP3866481B2 (ja) | 2007-01-10 |
Family
ID=18647516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000140182A Expired - Fee Related JP3866481B2 (ja) | 2000-05-12 | 2000-05-12 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3866481B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4901204B2 (ja) * | 2005-12-13 | 2012-03-21 | 株式会社東芝 | 半導体集積回路装置 |
US20070247885A1 (en) | 2006-04-25 | 2007-10-25 | Renesas Technology Corp. | Content addressable memory |
KR100816214B1 (ko) * | 2006-09-29 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치의 전압 생성기 |
US7636264B2 (en) | 2007-02-09 | 2009-12-22 | Atmel Corporation | Single-ended sense amplifier for very low voltage applications |
US7642815B2 (en) | 2007-09-14 | 2010-01-05 | Atmel Corporation | Sense amplifier |
JP2009123292A (ja) | 2007-11-15 | 2009-06-04 | Toshiba Corp | 半導体記憶装置 |
US7813201B2 (en) | 2008-07-08 | 2010-10-12 | Atmel Corporation | Differential sense amplifier |
JP2012203931A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 半導体記憶装置 |
JP2012043533A (ja) * | 2011-11-29 | 2012-03-01 | Renesas Electronics Corp | 内容参照メモリ |
JP6495160B2 (ja) | 2015-12-18 | 2019-04-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US11132176B2 (en) * | 2019-03-20 | 2021-09-28 | Macronix International Co., Ltd. | Non-volatile computing method in flash memory |
US11854633B2 (en) | 2020-07-16 | 2023-12-26 | Changxin Memory Technologies, Inc. | Anti-fuse memory cell state detection circuit and memory |
US11817163B2 (en) | 2020-07-16 | 2023-11-14 | Changxin Memory Technologies, Inc. | Circuit for detecting state of anti-fuse storage unit and memory device thereof |
CN113948144B (zh) * | 2020-07-16 | 2023-09-12 | 长鑫存储技术有限公司 | 反熔丝存储单元状态检测电路及存储器 |
US11817159B2 (en) | 2020-07-16 | 2023-11-14 | Changxin Memory Technologies, Inc. | Circuit for detecting anti-fuse memory cell state and memory |
CN113948142B (zh) | 2020-07-16 | 2023-09-12 | 长鑫存储技术有限公司 | 反熔丝存储单元状态检测电路及存储器 |
-
2000
- 2000-05-12 JP JP2000140182A patent/JP3866481B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001319488A (ja) | 2001-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866481B2 (ja) | 半導体集積回路 | |
JP3139542B2 (ja) | 参照電圧発生回路 | |
KR101784006B1 (ko) | 제어전압 생성 회로 및 그것을 구비한 불휘발성 기억 장치 | |
US6396739B2 (en) | Reference voltage generator using flash memory cells | |
JP4792034B2 (ja) | 半導体装置およびその制御方法 | |
JP3886669B2 (ja) | 半導体記憶装置 | |
US7236409B2 (en) | Semiconductor memory device provided with constant-current circuit having current trimming function | |
US6026023A (en) | Non-volatile semiconductor memory | |
EP0814484B1 (en) | Nonvolatile memory with a single-cell reference signal generating circuit for reading memory cells | |
JP2001035177A (ja) | 電圧発生回路 | |
JP2003173691A (ja) | 半導体メモリ装置 | |
JP4854393B2 (ja) | 電圧発生回路 | |
US7315475B2 (en) | Non-volatile semiconductor memory device | |
JP4284343B2 (ja) | 半導体集積回路 | |
JP3450629B2 (ja) | 負電圧検知回路及び不揮発性半導体記憶装置 | |
US5940322A (en) | Constant voltage generating circuit with improved line voltage control | |
KR100331549B1 (ko) | 더미 비트 라인을 이용한 전류 센스 앰프 회로 | |
JP2800502B2 (ja) | 半導体メモリ装置 | |
KR100285065B1 (ko) | 불 휘발성 반도체 메모리 장치 | |
JP2002260393A (ja) | 昇圧電圧発生回路 | |
KR100513403B1 (ko) | 센스 앰프를 구비한 비휘발성 반도체 메모리 장치 | |
US20040125670A1 (en) | Circuit for biasing an input node of a sense amplifier with a pre-charge stage | |
JP2000163141A (ja) | 降圧電源回路 | |
KR100439039B1 (ko) | 반도체 메모리 장치 및 이 장치의 센스 증폭기 | |
JP7273599B2 (ja) | 半導体装置およびメモリの読み出し方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061005 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |