KR100908527B1 - 불휘발성 메모리 장치의 독출 전압 발생장치 - Google Patents

불휘발성 메모리 장치의 독출 전압 발생장치 Download PDF

Info

Publication number
KR100908527B1
KR100908527B1 KR1020070040307A KR20070040307A KR100908527B1 KR 100908527 B1 KR100908527 B1 KR 100908527B1 KR 1020070040307 A KR1020070040307 A KR 1020070040307A KR 20070040307 A KR20070040307 A KR 20070040307A KR 100908527 B1 KR100908527 B1 KR 100908527B1
Authority
KR
South Korea
Prior art keywords
voltage
read voltage
read
temperature
supply unit
Prior art date
Application number
KR1020070040307A
Other languages
English (en)
Other versions
KR20080095593A (ko
Inventor
백광호
원삼규
차재원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070040307A priority Critical patent/KR100908527B1/ko
Publication of KR20080095593A publication Critical patent/KR20080095593A/ko
Application granted granted Critical
Publication of KR100908527B1 publication Critical patent/KR100908527B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 독출 전압 발생장치는 온도 변화에 따라 그 레벨이 달라지는 온도전압과, 온도 변화와 무관하게 그 레벨이 유지되는 밴드갭 전압을 비교하여 외부 온도의 크기에 대한 디지털 정보를 생성하는 AD 컨버터와, 상기 외부 온도의 크기에 대한 디지털 정보와 기준 독출전압에 대한 정보를 조합한 제어신호를 출력하는 먹스와, 제 1 및 제 2 클럭신호에 의해 펌핑되는 펌핑 전압을 상기 제어신호에 응답하여 레귤레이팅하여 기준 독출 전압 또는 기준 독출 전압보다 일정량 증감된 변경 독출 전압으로 출력하는 독출전압 생성부를 포함하는 것을 특징으로 한다.
독출전압, 온도전압

Description

불휘발성 메모리 장치의 독출 전압 발생장치{Read voltage generator of non volatile memory device}
도 1은 통상적인 불휘발성 메모리 장치의 외부 온도에 따른 문턱 전압 분포의 변화를 도시한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 독출 전압 인가시에 불휘발성 메모리 장치의 외부 온도에 따른 문턱 전압 분포의 변화를 도시한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 전압 발생장치를 도시한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 온도전압 공급부의 상세 구성을 도시한 회로도이다.
도 5는 본원 발명의 일 실시예에 따른 AD 컨버터를 도시한 회로도이다.
도 6은 본원 발명의 일 실시예에 따른 독출 전압 생성부를 도시한 회로도이다.
<도면의 주요 부분에 대한 설명>
300: 독출 전압 발생 장치 310: 밴드갭 전압 공급부
320: 온도 전압 공급부 330: AD 컨버터
332: 전압 비교부 334: 데이터 저장부
340: 데이터 변환부 350: 기준 독출 전압 정보 제공부
360: 먹스 370: 독출 전압 생성부
410: 제1 전압 공급부 420: 제1 버퍼
430: 제2 전압 공급부 440: 제2 버퍼
450: 차동증폭부
610: 발진기 620: 클럭 구동부
630: 차지 펌프 640: 제1 레귤레이터
642: 제1 비교부 644: 제1 전압분배부
660: 제2 레귤레이터 662: 제2 비교부
664: 제2 전압 분배부 666:전류 차단부
668: 펌핑 전압 공급부 670: 제어로직
본 발명은 불휘발성 메모리 독출 전압 발생장치에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
이와 같은 불휘발성 메모리 장치에 대하여 특정 메모리 셀에 저장된 데이터를 독출하고자 하는 경우, 각 워드라인에 대해서는 일정한 레벨의 독출 전압을 공급하게 되는데, 온도의 변화에 따라 독출 전압이 변동하게 되며, 그에 따라 독출 마진이 변화하는 문제점이 있다.
상술한 문제점을 해결하기 위하여, 본원 발명에서는 외부 온도의 변화에 따라 독출 전압의 레벨을 증감하여 공급할 수 있는 불휘발성 메모리 장치의 독출 전압 발생장치를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본원 발명의 불휘발성 메모리 장치의 독출 전압 발생장치는 온도 변화에 따라 그 레벨이 달라지는 온도전압과, 온도 변화와 무관하게 그 레벨이 유지되는 밴드갭 전압을 비교하여 외부 온도의 크기에 대한 디지털 정보를 생성하는 AD 컨버터와, 상기 외부 온도의 크기에 대한 디지털 정보와 기준 독출전압에 대한 정보를 조합한 제어신호를 출력하는 먹스와, 제 1 및 제 2 클럭신호에 의해 펌핑되는 펌핑 전압을 상기 제어신호에 응답하여 레귤레이팅하여 기준 독출 전압 또는 기준 독출 전압보다 일정량 증감된 변경 독출 전압으로 출력하는 독출전압 생성부를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다.
도 1은 통상적인 불휘발성 메모리 장치의 외부 온도에 따른 문턱 전압 분포의 변화를 도시한 도면이다.
상온(25℃)일 때의 문턱 전압의 분포(A,A')를 보면 온셀일 때의 독출 마진(a1)과 오프셀일 때의 독출 마진(a2)은 같다. 그러나, 저온(대략 -40℃)일 때의 문턱 전압의 분포(B, B')를 보면, 온셀일 때의 독출 마진(b1) 보다 오프셀일 때의 독출 마진(b2)이 더 크며, 고온(대략 90℃)일 때의 문턱 전압의 분포(C, C')를 보면, 온셀일 때의 독출 마진(c1)이 오프셀일 때의 독출 마진(c2)보다 더 크다.
이와 같이 외부 온도에 따라 문턱 전압의 분포가 상이해짐에 따라 독출 마진도 상이해지는 현상이 발생한다.
상술한 문제점을 해결하기 위하여 본원 발명에서는 외부 온도에 따라 독출 전압을 상이하게 인가하는 구성을 사용하고자 한다.
도 2는 본원 발명의 일 실시예에 따른 독출 전압 인가시에 불휘발성 메모리 장치의 외부 온도에 따른 문턱 전압 분포의 변화를 도시한 도면이다.
도시된 바와 같이 저온일 때, 독출 전압을 일정량만큼 증가시켜(VRV1) 온셀일 때의 독출 마진(b1)과 오프셀일 때의 독출 마진(b2)을 동일하게 한다. 또한 고온일 때,독출 전압을 일정량만큼 감소시켜(VRV2) 온셀일 때의 독출 마진(c1)과 오프셀일 때의 독출 마진(c2)을 동일하게 한다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 전압 발생장치를 도시한 도면이다.
상기 독출 전압 발생장치(300)는 밴드갭 전압 공급부(310), 온도 전압 공급부(320), AD 컨버터(330), 데이터 변환부(340), 기준 독출전압정보 제공부(350), 먹스(360), 독출 전압 생성부(370)를 포함한다.
상기 밴드갭 전압 공급부(310)는 외부 온도의 변화와 무관하게 일정한 레벨을 유지하는 밴드갭 전압(VBG)을 상기 AD 컨버터(330)로 전달한다.
또한, 상기 온도전압 공급부(320)는 외부 온도의 변화에 따라 레벨이 달라지는 온도전압(VTSO)을 상기 AD 컨버터(330)로 전달한다.
상기 AD 컨버터(330)는 밴드갭 전압(VBG)과 온도전압(VTSO)을 입력받아 그 크기를 비교하여 외부 온도의 크기에 대한 디지털 정보를 생성한다.
이제 상기 온도전압 공급부(320)의 구체적인 구성을 살펴보기로 한다.
도 4는 본원 발명의 일 실시예에 따른 온도전압 공급부(320)의 상세 구성을 도시한 회로도이다.
상기 온도전압 공급부(320)는 제1 전압(V1) 공급부(410), 상기 제1 전압(V1)을 버퍼링하는 제1 버퍼(420), 제2 전압(V2) 공급부(430), 상기 제2 전압을 버퍼링하는 제2 버퍼(440), 상기 버퍼링된 제1 전압과 제2 전압을 입력받아 온도전압 성분만을 출력하는 차동증폭부(450)를 포함한다.
상기 제1 전압(V1) 공급부(410)는 온도 변화에 따라 그 레벨이 달라지는 전압을 출력한다. 이를 위해 전원전압 단자와 접지사이에 직렬접속된 NMOS 트랜지스터(N410)와 저항(R3)을 포함한다. 상기 NMOS 트랜지스터(N410)와 저항(R3)의 접속노드에 인가되는 전압을 제1 전압으로 출력한다. 상기 NMOS 트랜지스터(N410)는 하이레벨의 게이트 전압(VGG)에 의하여 턴온되며, 상기 NMOS 트랜지스터(N410)와 저항(R3)의 접속노드에는 상기 게이트 전압에서 NMOS 트랜지스터의 문턱전압 성분을 뺀만큼의 전압(VGG-Vth,n)이 출력된다.
상기 제1 버퍼(420)는 상기 제1 전압(V1) 공급부(410)의 출력전압을 버퍼링하여 차동증폭부(450)에 전달한다. 이를 위해, 상기 제1 전압(V1) 공급부(410)의 출력전압을 비반전단자(+)로 입력받고, 반전단자와 출력단자가 접속된 OP 앰프(OP420)를 포함한다. 따라서, 상기 제1 전압(V1) 공급부(410)의 출력전압을 버퍼링하여 출력단자로 출력시킨다.
상기 제2 전압 공급부(430)는 온도 변화와 무관하게 그 레벨이 유지되는 전 압(V2)을 출력한다. 바람직하게는, 상기 게이트 전압(VGG)을 일정레벨로 분배하여 출력한다. 이를 위해 게이트 전압단자와 접지단자사이에 직렬접속된 제1 및 제2 저항(R1, R2)을 포함하며, 제1 및 제2 저항의 접속노드에 인가되는 전압을 제2 전압으로 출력다. 따라서, 제2 전압 공급부(430)의 제1 및 제2 저항의 접속노드에는 게이트 전압을 일정 레벨로 분배시킨 전압(
Figure 112007031252431-pat00001
)이 출력된다.
상기 제2 버퍼(440)는 상기 제2 전압(V2) 공급부(430)의 출력전압을 버퍼링하여 차동증폭부(450)에 전달한다. 이를 위해, 상기 제2 전압(V2) 공급부(430)의 출력전압을 비반전단자(+)로 입력받고, 반전단자와 출력단자가 접속된 OP 앰프(OP440)를 포함한다. 따라서, 상기 제2 전압(V2) 공급부(420)의 출력전압을 버퍼링하여 출력단자로 출력시킨다.
한편, 상기 출력된 제1 전압의 성분 중에서 게이트 전압(VGG)은 외부 온도의 변화와 무관하게 일정한 레벨을 유지하나, NMOS 트랜지스터의 문턱전압(Vth,n)은 외부 온도의 변화에 민감하게 그 레벨이 변화하는바 이 문턱전압 성분만을 증폭하여 출력시키는 것이 상기 온도전압 공급부(320)의 역할이다.
따라서, 상기 게이트 전압 성분을 제거하기 위한 장치가 필요하다.
상기 차동 증폭부(450)는 상기 제1 전압 및 제2 전압을 입력받아 온도 변화와 무관한 전압 성분을 제거하여 상기 온도전압을 출력한다. 즉, 제1 전압 성분 중 문턱전압 성분만을 증폭하여 출력시킨다.
상기 차동 증폭부(450) 상기 제2 전압(V2)을 비반전 단자(+)로 입력받고, 상기 제1 전압(V1)을 반전 단자(-)로 입력받는 OP 앰프(OP450)를 포함한다. 이때, 제1 전압이 출력되는 상기 제1 버퍼(420)와 반전 단자(-) 사이에는 상기 제2 전압 공급부(430)의 제1 저항과 동일한 저항(R1)이 접속되고, 상기 제2 저항과 동일한 저항(R2)이 반전 단자(-)와 출력단 사이에 피드백 저항으로서 접속된다.
상기 차동 증폭부(450)의 출력 전압은 다음과 같다
Figure 112007031252431-pat00002
Figure 112007031252431-pat00003
즉, 상기 차동 증폭부(450)에 의해서 외부 온도 변화에 따라 그 레벨이 변하는 문턱전압 성분만이 출력되며, 이것이 온도전압(VTSO)이된다. 상기 온도 전압의 레벨은
Figure 112007031252431-pat00004
이 된다. 따라서, 제1 저항과 제2 저항의 값을 조절하여 온도 전압의 크기를 조절할 수 있다.
이제 상기 온도전압과 밴드갭 전압의 크기를 비교하여 외부온도에 대한 디지 털정보를 생성하는 AD 컨버터(330)를 살펴보기로 한다.
도 5는 본원 발명의 일 실시예에 따른 AD 컨버터를 도시한 회로도이다.
먼저 상기 밴드갭 전압 공급부(310)는 전압분배부를 이용하여 다양한 레벨의 밴드갭 전압을 출력시킨다. 이러한 다양한 레벨의 밴드갭 전압과 상기 온도전압의 크기를 비교하여 외부온도에 대한 디지털 정보를 생성한다.
상기 AD 컨버터(330)는 온도 전압과 밴드갭 전압의 크기를 비교하는 전압 비교부(332), 전압 비교부의 출력 전압을 임시 저장하여 출력시키는 데이터 저장부(334)를 포함한다.
상기 전압 비교부(332)는 상기 온도 전압을 비반전단자(+)로 입력받고, 다양한 레벨의 밴드갭 전압 중 특정 밴드갭 전압을 반전단자(-)로 입력받는 복수 개의 OP 앰프(OP330, OP331, OP332)들을 포함한다.
따라서, 상기 온도전압이 특정레벨의 밴드갭 전압보다 큰 경우에는 하이레벨신호가 출력되고, 그렇지 않은 경우에는 로우레벨 신호가 출력된다. 이와 같은 출력신호의 레벨에 따라 상기 온도전압의 크기가 디지털 정보로 제공될 수 있으며, 그 크기를 근거로 외부온도의 높고 낮음을 판단할 수 있게 된다.
상기 데이터 저장부(334)는 전압 비교부(332)로 부터 전달되는 복수 개의 비교신호들을 임시저장하는 복수 개의 플립플롭(FF330, FF331, FF333)들을 포함한다.
따라서, 특정 클록 신호에 동기되어 상기 온도전압의 크기에 대한 디지털 정보(CPD<15:0>)를 출력한다.
첨부된 도면에서는 디지털 정보의 자리수에 대한 특정 숫자가 기재되어 있으 나, 이에 대한 변경은 당업자가 용이하게 할 수 있는 내용이다.
다시 도 3을 참조하면, 상기 디지털 정보는 상기 데이터 변환부(340)에 의하여 특정 개수의 비트를 갖는 디지털 정보(TCZ<3:0>)로 변환된다. 이를 위해, n 개의 비트를 갖는 입력 값을 m 개의 비트를 갖는 디지털 정보로 변환하는 인코더 등을 포함한다.
한편, 본원 발명의 동작을 위해서는 온도전압의 크기에 대한 디지털 정보외에, 기준 독출전압에 대한 정보를 더 필요로 한다.
즉, 도 1 또는 도 2에 도시된 기준 독출전압(VRV)에 대해 외부 온도에 따라 일정한 양만큼 전압을 증가시키거나 감소시키게 되므로, 기준 독출전압에 대한 정보를 필요로 한다.
상기 기준 독출전압 정보 제공부(350)는 온도 변화를 고려하지 않고 설정된 기준 독출전압(VRV)의 레벨에 대한 정보를 제공한다. 이를 위해, 퓨즈 형태의 물리적 장치에 의해 기준 독출전압(VRV)의 레벨에 대한 정보를 저장한다.
상기 먹스(360)는 온도전압의 크기에 대한 디지털 정보와 기준 독출전압(VRV)에 대한 정보를 조합한 제어신호(CTLBUS<7:0>)를 상기 독출 전압 생성부(370)로 출력한다. 상기 제어신호에는 온도전압 크기에 대한 디지털 정보와 기준 독출전압에 대한 정보가 포함되어 있어, 이를 이용하여 독출 전압의 크기를 제어하게 된다.
상기 독출 전압 생성부(370)는 상기 제어신호에 응답하여 기준 독출 전압(VRV) 또는 기준 독출 전압(VRV)보다 일정량 증감된 변경 독출 전압을 출력한다. 상기 독출 전압 생성부(370)의 구성을 좀 더 상세히 살펴보기로 한다.
도 6은 본원 발명의 일 실시예에 따른 독출 전압 생성부를 도시한 회로도이다.
상기 독출 전압 생성부(370)는 발진기(610), 클럭구동부(620), 차지 펌프(630), 제1 레귤레이터(640), 제2 레귤레이터(660), 제어 로직(670)을 포함한다.
상기 발진기(610)는 특정 주기의 클럭 신호(CLK1)를 생성하여 클럭구동부(620)로 전달한다.
상기 클럭 구동부(620)는 제1 레귤레이터에 포함된 제1 비교부(642)의 출력 신호에 따라 상기 클럭 신호(CLK1)를 일정시간 지연시켜 레벨이 서로 다른 두 클럭 신호(CLK2 및 CLK2b)를 출력한다. 이를 위해, n개의 인버터가 직렬 접속된 제1 인버터 그룹과, n+1개의 인버터가 직렬 접속된 제2 인버터 그룹을 포함한다(미도시 됨).
상기 차지 펌프(630)는 클럭 구동부(620)로부터 출력된 레벨이 다른 두 클럭 신호(CLK2 및 CLK2b)에 따라 펌핑 동작을 실시하여 소정의 펌핑 전압(VPP)을 출력한다.
상기 제1 레귤레이터(640)는 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급한다.
상기 제1 레귤레이터(640)는 상기 펌핑전압을 분배하여 제1 분배 전압(Vf1)을 출력하는 제1 전압분배부(644)와, 상기 제1 분배전압(Vf1)과 기준 전압을 비교하여 상기 클럭 구동부(620)의 동작을 제어하는 제1 비교부(642)를 포함한다.
상기 제1 전압 분배부(644)는 직렬로 연결된 다수의 저항(R0, R1)을 포함하며, 이들 저항의 비에 따라 상기 제1 비교부(642)로 입력되는 제1 분배전압(Vf1)을 출력한다.
상기 제1 비교부(642)는 기준 전압(VREF)과 제1 분배전압(Vf1)을 비교하여 기준 전압이 더 큰 경우 하이 레벨 신호를 상기 클럭 구동부(620)로 출력시킨다. 이를 위해, 기준 전압(VREF)을 비반전단자(+)로 입력받고, 제1 분배전압을 반전단자(-)로 입력받는 OP 앰프를 포함한다.
이와 같은 구성에 따라 최종 펌핑 전압(VPP)의 값은 다음과 같은 수식을 갖게 되며, 이 전압이 제1 레귤레이션 전압이 된다.
Figure 112007031252431-pat00005
한편, 상기 제2 레귤레이터(660)는 상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 상기 변경 독출전압을 출력시킨다.
상기 제2 레귤레이터(660)는 제2 비교부(662), 제2 전압 분배부(664), 전류 차단부(666), 펌핑 전압 공급부(668)를 포함한다.
상기 제2 전압 분배부(664)는 상기 제어신호에 응답하여 상기 변경 독출전압을 분배하여 제2 분배 전압(Vf2)을 출력한다. 이를 위해 출력단(VRV)과 접지사이에 직렬로 연결된 다수의 제1 및 제2 저항(R3, R4)을 포함하며, 이들 저항의 비에 따라 상기 제2 비교부(662)로 입력되는 제2 분배전압(Vf2)을 출력한다. 이때, 상기 제1 저항(R3)은 상기 제어신호에 응답하여 그 레벨이 변동된다.
상기 제2 비교부(662)는 상기 제2 분배전압과 기준 전압을 비교하여 전류 차단부(666)의 동작을 제어한다.
이를 위해, 기준 전압(VREF)을 반전단자(-)로 입력받고, 제2 분배전압을 비반전단자(+)로 입력받는 OP 앰프를 포함한다.
비교 결과에 따라, 제2 분배전압이 기준 전압보다 크면 하이 레벨 전압을 출력하고, 제2 분배전압이 기준 전압보다 작으면 로우 레벨 전압을 출력한다.
상기 전류 차단부(666)는 상기 제1 레귤레이터의 출력단과 접지단자사이로 이어지는 전류 경로를 형성한다. 이를 위해, 제2 비교부의 출력전압에 응답하여 턴온되는 NMOS 트랜지스터(N666)를 포함한다. 상기 NMOS 트랜지스터는 펌핑 전압 공급부와 접지사이에 접속되며, 하이레벨 신호에 응답하여 턴온됨으로서 차지 펌프 출력단으로부터 접지로 이어지는 전류 경로를 형성한다. 상기 NMOS 트랜지스터(N666)와 접지사이에는 전류의 역류를 방지하기 위한 다이오드를 더 포함할 수 있다.
따라서, 상기 비교부(662)의 비교 결과에 따라, 제2 전압이 기준 전압보다 크면 하이 레벨 전압이 출력되므로 상기 전류 차단부(666)를 통하여 전류 경로가 형성된다. 그러나, 제2 전압이 기준 전압보다 작으면 로우 레벨 전압이 출력되므로 상기 전류 차단부(666)에 의하여 전류 경로가 차단된다.
상기 펌핑 전압 공급부(668)는 상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압(VPP)을 제2 레귤레이터의 출력단(VRV)에 공급하거나 차단한다. 이를 위해, 상기 전압 공급부(668)는 차지 펌프 출력단(VPP)과 전류 차단부(666) 사이에 접속된 저항(R2), 상기 차지 펌프 출력단과 레귤레이터의 출력단(VRV)사이에 접속되고 상기 저항(R2)과 전류 차단부(666)의 접속노드의 전압이 게이트로 인가되는 NMOS 트랜지스터(N664)를 포함한다.
상기 전압 공급부(668)는 상기 전류 경로가 형성되지 않는 경우에는 제1 레귤레이션 전압이 상기 NMOS 트랜지스터(N664)의 게이트에 직접 인가되어 해당 트랜지스터를 턴온시킴으로서 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VRV)에 공급되도록 한다.
그러나, 상기 전류 경로가 형성된 경우에는 상기 NMOS 트랜지스터(N664)의 게이트에 인가되는 전압레벨이 낮아 해당 트랜지스터를 턴온시키지 못하므로, 제1 레귤레이션 전압이 제2 레귤레이터의 출력단(VRV)에 공급되지 않는다.
이와 같은 제2 레귤레이터(660)의 구성에 의하여 출력되는 전압(VRV)은 다음과 같다.
Figure 112007031252431-pat00006
한편, 제어 로직(670)은 제2 전압 분배부(664)의 출력단과 접지사이에 접속된 제1 저항(R3)의 저항값을 조절하는 역할을 한다.
상기 제어 로직(670)은 버스를 통해 전달되는 디지털 데이터인 제어신호(CTLBUS<n:0>)를 입력받아 이를 디코딩하여 2^n개의 신호를 만들어내게 되고, 그에 대응하는 하나의 값을 출력으로 내보냄으로써, 미리 선정된 2^n 개의 제1 저항값 중 특정 저항값이 선택되도록 한다.
상기 제어신호(CTLBUS<n:0>)에는 온도전압의 크기에 대한 디지털 정보와 기준 독출전압(VRV)에 대한 정보를 포함하고 있으며, 상기 제어로직은 해당 정보에 따라 특정 저항값이 선택되도록 한다.
따라서, 외부온도가 저온인 경우에는 상기 제1 저항값을 일부 증가시켜 기준 독출 전압보다 일정양 증가된 독출 전압(VRV1)을 출력시키고, 외부온도가 고온인 경우에는 상기 제1 저항값을 일부 감소시켜 기준 독출 전압보다 일정양 감소된 독출 전압(VRV2)을 출력시킨다. 그 결과 외부 온도가 저온이거나 고온인 경우에도 독출 마진이 일정하게 유지된다.(b1=b2, c1=c2),
전술한 본원 발명의 구성에 따라 외부 온도의 변화에 따라 레벨이 조정되는 독출전압을 공급할 수 있게 된다. 따라서, 외부 온도의 변화에도 불구하고 온셀과 오프셀에 대하여 동일한 독출마진을 제공할 수 있는 효과가 있다.

Claims (23)

  1. 온도 변화에 따라 그 레벨이 달라지는 온도전압과, 온도 변화와 무관하게 그 레벨이 유지되는 밴드갭 전압을 비교하여 외부 온도의 크기에 대한 디지털 정보를 생성하는 AD 컨버터와,
    상기 외부 온도의 크기에 대한 디지털 정보와 기준 독출전압에 대한 정보를 조합한 제어신호를 출력하는 먹스와,
    제 1 및 제 2 클럭신호에 의해 펌핑되는 펌핑 전압을 상기 제어신호에 응답하여 레귤레이팅하여 기준 독출 전압 또는 기준 독출 전압보다 일정량 증감된 변경 독출 전압으로 출력하는 독출전압 생성부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  2. 제1항에 있어서, 상기 독출 전압 발생장치는 외부 온도의 변화에 따라 레벨이 달라지는 온도전압을 생성하는 온도 전압 공급부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  3. 제2항에 있어서, 상기 온도 전압 공급부는 온도 변화에 따라 그 레벨이 달라지는 제1 전압을 출력하는 제1 전압 공급부와,
    온도 변화와 무관하게 그 레벨이 유지되는 제2 전압을 출력하는 제2 전압 공급부와,
    상기 제1 전압 및 제2 전압을 입력받아 제1 전압 성분 중 온도 변화와 무관 한 전압 성분을 제거하여 상기 온도전압을 출력하는 차동증폭부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  4. 제3항에 있어서, 상기 제1 전압 공급부는 전원전압 단자와 접지사이에 직렬접속된 NMOS 트랜지스터와 저항을 포함하고, 상기 NMOS 트랜지스터와 저항의 접속노드에 인가되는 전압을 제1 전압으로 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  5. 제4항에 있어서, 상기 제1 전압은 상기 NMOS 트랜지스터의 게이트에 인가되는 전압에서 NMOS 트랜지스터의 문턱전압 성분을 뺀 것과 같은 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  6. 제5항에 있어서, 상기 제2 전압 공급부는 하이 레벨 전압단자와 접지사이에 직렬접속된 제1 및 제2 저항을 포함하고, 제1 및 제2 저항의 접속노드에 인가되는 전압을 제2 전압으로 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  7. 제6항에 있어서, 상기 하이 레벨 전압단자에 인가되는 전압은 상기 제1 전압 공급부의 NMOS 트랜지스터의 게이트에 인가되는 전압과 동일한 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  8. 제6항에 있어서, 상기 차동 증폭부는 상기 제2 전압을 비반전 단자로 입력받고, 상기 제1 전압을 반전단자로 입력받는 OP 앰프를 포함하되, 상기 OP 앰프의 반전단자와 상기 제1 전압 공급부 사이에는 상기 제2 전압 공급부의 제1 저항과 동일한 저항이 접속되고, 상기 OP 앰프의 반전단자와 출력단 사이에는 상기 제2 전압 공급부의 제2 저항과 동일한 저항이 접속되는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  9. 제8항에 있어서, 상기 차동 증폭부가 출력하는 온도전압의 크기는 다음의 수학식1과 같은 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
    Figure 112007031252431-pat00007
  10. 제3항에 있어서, 상기 온도 전압 공급부는 상기 제1 전압 공급부와 차동 증폭부사이에 접속되고 제1 전압을 버퍼링하는 제1 버퍼와,
    상기 제2 전압 공급부와 차동 증폭부사이에 접속되고 제2 전압을 버퍼링 하는 제2 버퍼를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  11. 제1항에 있어서, 상기 AD 컨버터는 상기 온도 전압과 복수의 밴드갭 전압의 크기를 비교하여 복수의 비교신호를 출력하는 전압 비교부와,
    상기 전압 비교부의 비교신호을 임시 저장하여 출력시키는 데이터 저장부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  12. 제11항에 있어서, 상기 전압 비교부는 상기 온도 전압을 비반전단자(+)로 입력받고, 복수의 밴드갭 전압 중 특정 밴드갭 전압을 반전단자(-)로 입력받아 상기 비교신호를 출력하는 복수 개의 OP 앰프를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  13. 제12항에 있어서, 상기 각 OP 앰프는 상기 온도전압이 특정레벨의 밴드갭 전압보다 큰 경우에는 하이레벨신호를 출력하고, 상기 온도전압이 특정레벨의 밴드갭 전압보다 작은 경우에는 로우레벨 신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  14. 제11항에 있어서, 상기 데이터 저장부는 상기 전압 비교부로부터 전달되는 복수 개의 비교신호들을 임시저장하는 복수 개의 플립플롭을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  15. 제1항에 있어서, 상기 독출 전압 발생장치는 상기 AD 컨버터와 상기 먹스 사이에 접속되며 외부 온도의 크기에 대한 디지털 정보를 특정 개수의 비트를 갖는 디지털 정보로 변환하는 데이터 변환부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  16. 제1항에 있어서, 상기 독출 전압 발생장치는 상기 먹스에 대하여 기준 독출전압의 레벨에 대한 정보를 전달하는 기준 독출전압 정보 제공부를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  17. 제1항에 있어서, 상기 독출전압 생성부는 특정 주기의 클럭 신호를 지연시켜 레벨이 서로 상반된 상기 제1 및 제2 클럭 신호를 출력하는 클럭 구동부와,
    상기 제1 및 제2 클럭신호에 따라 펌핑 전압을 출력하는 차지 펌프와,
    상기 펌핑 전압을 일정레벨의 전압으로 안정화시켜 제1 레귤레이션 전압을 공급하는 제1 레귤레이터와,
    상기 제1 레귤레이션 전압을 일정레벨의 전압으로 변환하여 상기 변경 독출전압을 출력하는 제2 레귤레이터와,
    상기 제어신호에 응답하여 상기 제2 레귤레이터의 출력인 변경 독출전압의 크기를 제어하는 제어로직을 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  18. 제17항에 있어서, 상기 독출전압 생성부는 상기 특정 주기의 클럭 신호를 생성하는 발진기를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  19. 제17항에 있어서, 상기 제1 레귤레이터는 상기 펌핑전압을 분배하여 제1 분배 전압을 출력하는 제1 전압분배부와,
    상기 제1 분배전압과 기준 전압을 비교하여 상기 클럭 구동부의 동작을 제어하는 제1 비교부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  20. 제17항에 있어서, 상기 제2 레귤레이터는 상기 제1 레귤레이터의 출력단과 접지단자사이로 이어지는 전류 경로를 형성하는 전류 차단부와,
    상기 제어신호에 응답하여 상기 변경 독출전압을 분배하여 제2 분배 전압을 출력하는 제2 전압분배부와,
    상기 제2 분배전압과 기준 전압을 비교하여 상기 전류 차단부의 동작을 제어하는 제2 비교부와,
    상기 전류 경로의 형성 여부에 따라 상기 제1 레귤레이션 전압을 제2 레귤레이터의 출력단에 공급하거나 차단하는 펌핑 전압 공급부를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  21. 제20항에 있어서, 상기 제2 전압분배부는 제2 레귤레이터의 출력단과 접지사이에 직렬 접속된 제1 및 제2 저항을 포함하되, 상기 제1 저항은 상기 제어신호에 응답하여 그 레벨이 변동되는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  22. 제21항에 있어서, 상기 제어로직은 외부온도가 저온인 경우 상기 제1 저항값을 일부 증가시켜 기준 독출 전압보다 일정양 증가된 독출 전압을 출력시키고, 외부온도가 고온인 경우 상기 제1 저항값을 일부 감소시켜 기준 독출 전압보다 일정양 감소된 독출 전압을 출력시키는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
  23. 제1항에 있어서, 상기 독출 전압 생성부는 외부온도가 저온인 경우 기준 독출 전압보다 일정양 증가된 독출 전압을 출력시키고, 외부온도가 고온인 경우 기준 독출 전압보다 일정양 감소된 독출 전압을 출력시키는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 전압 발생장치.
KR1020070040307A 2007-04-25 2007-04-25 불휘발성 메모리 장치의 독출 전압 발생장치 KR100908527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070040307A KR100908527B1 (ko) 2007-04-25 2007-04-25 불휘발성 메모리 장치의 독출 전압 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040307A KR100908527B1 (ko) 2007-04-25 2007-04-25 불휘발성 메모리 장치의 독출 전압 발생장치

Publications (2)

Publication Number Publication Date
KR20080095593A KR20080095593A (ko) 2008-10-29
KR100908527B1 true KR100908527B1 (ko) 2009-07-20

Family

ID=40155224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040307A KR100908527B1 (ko) 2007-04-25 2007-04-25 불휘발성 메모리 장치의 독출 전압 발생장치

Country Status (1)

Country Link
KR (1) KR100908527B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056141A1 (de) 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
KR20130036554A (ko) 2011-10-04 2013-04-12 에스케이하이닉스 주식회사 레귤레이터 및 고전압 발생기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014359A (ko) * 2000-02-25 2003-02-17 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플래시 메모리 독출모드용 워드라인 드라이버
KR20040043165A (ko) * 2001-07-25 2004-05-22 에프에이에스엘 엘엘씨 판독 전압에서 공급 전압 변화를 보상하기 위해 공급 전압검출을 이용한 전압 부스트 회로
KR20060124755A (ko) * 2005-01-13 2006-12-05 가부시끼가이샤 도시바 온도 종속성이 보상된 전류를 가지는 비휘발성 메모리 셀및 그 데이터 판독 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014359A (ko) * 2000-02-25 2003-02-17 어드밴스드 마이크로 디바이시즈, 인코포레이티드 플래시 메모리 독출모드용 워드라인 드라이버
KR20040043165A (ko) * 2001-07-25 2004-05-22 에프에이에스엘 엘엘씨 판독 전압에서 공급 전압 변화를 보상하기 위해 공급 전압검출을 이용한 전압 부스트 회로
KR20060124755A (ko) * 2005-01-13 2006-12-05 가부시끼가이샤 도시바 온도 종속성이 보상된 전류를 가지는 비휘발성 메모리 셀및 그 데이터 판독 방법

Also Published As

Publication number Publication date
KR20080095593A (ko) 2008-10-29

Similar Documents

Publication Publication Date Title
KR100927782B1 (ko) 불휘발성 메모리 장치의 독출/검증 기준전압 공급부
US6801454B2 (en) Voltage generation circuitry having temperature compensation
JP3782628B2 (ja) 多重ビットメモリセルのデータセンシング装置
JP4660526B2 (ja) 負電圧検知回路を備えた半導体集積回路
US20100264899A1 (en) Semiconductor device generating voltage for temperature compensation
KR102048230B1 (ko) 온도센서
KR100816214B1 (ko) 플래쉬 메모리 장치의 전압 생성기
JPH11154397A (ja) 不揮発性半導体メモリ
US10366765B2 (en) Adjustment circuit for partitioned memory block
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
CN112596596B (zh) 集成电路、存储器装置及管理一位线电压产生电路的方法
JP2000149557A (ja) 半導体集積回路
JP2010123155A (ja) 不揮発性半導体メモリ装置
JP4989927B2 (ja) 負電位放電回路
JP4284343B2 (ja) 半導体集積回路
KR100908527B1 (ko) 불휘발성 메모리 장치의 독출 전압 발생장치
US7885118B2 (en) Flash memory device and voltage generating circuit for the same
CN113628660A (zh) 断电检测电路及半导体存储装置
KR102523129B1 (ko) 읽기/프로그램/소거 전압을 생성하기 위한 보상 회로
US7596037B2 (en) Independent bi-directional margin control per level and independently expandable reference cell levels for flash memory sensing
JP3096541B2 (ja) 半導体集積回路のための内部降圧回路
KR20140141131A (ko) 집적회로
JP3621542B2 (ja) 半導体集積回路
KR20100088923A (ko) 오피 앰프 회로
US20050078499A1 (en) Nonvolatile semiconductor storage apparatus and readout method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee