TWI708248B

TWI708248B - 記憶體裝置和調整用於記憶體裝置的參數的方法

Info

Publication number: TWI708248B
Application number: TW109104132A
Authority: TW
Inventors: 存德連; 紀舜林
Original assignee: 華邦電子股份有限公司
Priority date: 2020-02-11
Filing date: 2020-02-11
Publication date: 2020-10-21
Also published as: TW202131332A

Abstract

本公開提供一種記憶體裝置，包含：連接介面；記憶體陣列，與參數相關聯；以及記憶體控制電路，配置成至少：通過連接介面接收操作以對記憶體陣列進行操作，操作中的每一個是讀取操作或寫入操作；基於對記憶體陣列進行操作來檢測讀取錯誤，讀取錯誤是二進制0讀取錯誤或二進制1讀取錯誤；通過響應於讀取錯誤是二進制1讀取錯誤而遞增錯誤計數器的計數器值且響應於讀取錯誤是二進制0讀取錯誤而遞減計數器值來更新錯誤計數器；以及響應於計數器值已達到正預定閾值或負預定閾值而調整參數。

Description

記憶體裝置和調整用於記憶體裝置的參數的方法

本公開涉及一種具有參數調整機構的記憶體裝置和通過記憶體裝置來調整參數的方法。

在常規上，例如快閃記憶體、電阻式隨機存取記憶體（resistive random-access memory；RRAM）或其它類型的新興記憶體的非揮發性記憶體裝置製成為放置在晶片上的積體電路，所述晶片將歸因於磨損和撕裂、正常操作、資料保持、加熱、循環以及類似物而劣化。可能需要實時調整記憶體裝置的各種參數以便保持或提高其總體質量和性能。參數可包含讀取參考電壓、讀取參考電流、讀取驗證參考、寫入電壓以及類似物。因此，只要可改進用於調整這些參數的方案，就也可實現良率提高和更大的產品可靠性。

因此，本公開涉及一種具有參數調整機構的記憶體裝置和通過記憶體裝置來調整參數的方法。

本公開涉及記憶體裝置，所述記憶體裝置包含（不限於）：連接介面；記憶體陣列，包含與參數相關聯的多個記憶體單元；以及記憶體控制電路，耦合到錯誤計數器、連接介面以及記憶體陣列，且記憶體控制電路配置成至少：通過連接介面接收操作以對記憶體陣列進行操作，操作中的每一個是讀取操作或寫入操作；基於對記憶體陣列進行操作來檢測讀取錯誤，讀取錯誤是二進制0讀取錯誤或二進制1讀取錯誤；通過響應於讀取錯誤是二進制1讀取錯誤而遞增錯誤計數器的計數器值且響應於讀取錯誤是二進制0讀取錯誤而遞減計數器值來更新錯誤計數器；以及響應於計數器值已達到正預定閾值或負預定閾值而調整參數。

本公開涉及一種調整用於記憶體裝置的參數的方法。所述方法包含（不限於）：通過連接介面接收操作以對記憶體陣列進行操作，操作中的每一個是讀取操作或寫入操作；基於對記憶體陣列進行操作來檢測讀取錯誤，讀取錯誤是二進制0讀取錯誤或二進制1讀取錯誤；通過響應於讀取錯誤是二進制1讀取錯誤而遞增錯誤計數器的計數器值且響應於讀取錯誤是二進制0讀取錯誤而遞減計數器值來更新記憶體陣列的錯誤計數器；以及響應於計數器值已達到正預定閾值或負預定閾值而調整參數。

為了使得本公開的前述特徵和優點便於理解，下文詳述帶有附圖的示範性實施例。應理解，前文總體描述和以下詳細描述都是示範性的，且希望提供對如所要求的本公開的進一步闡釋。

然而，應理解，這一概述可能不含有本公開的所有方面和實施例，且因此並不意欲以任何方式為限制性或限定性的。此外，本公開將包含對本領域的技術人員顯而易見的改進和修改。

現將詳細參考本公開的當前示範性實施例，附圖中示出所述示範性實施例的實例。只要可能，相同附圖標號在附圖和描述中用以指代相同或相似部件。

在本公開中，在記憶體地址中進行讀取操作以確定二進制0讀取錯誤的總數量與二進制1讀取錯誤的總數量之間的差。可在一或多個操作期間使用硬體錯誤計數器或軟體/韌體錯誤計數器來記錄這種差以便實時讀取一或多個所選記憶體塊。如果計數值高於正預定閾值，那麼可在出廠設定中調整或在用戶設定中自動調整記憶體裝置的一或多個參數以提高二進制1讀取的準確性。相反，如果計數值小於負預定閾值，那麼也可調整一或多個參數以提高二進制0讀取的準確性。

二進制0讀取錯誤是指某1位元輸出應讀取為二進制1，但結果該1位元輸出的值在讀取時卻為二進制0。相反，二進制1讀取錯誤是指某1位元輸出應讀取為二進制0，但結果該1位元輸出的值在讀取時卻為二進制1。

參考圖1的感測放大器電路作為實例。感測放大器100可連接到多個記憶體單元，其中每一記憶體單元能夠儲存二進制值。對於圖1的放大器電路的感測，單元101可輸出將要與參考電壓Vref或參考電流Iref比較的電壓或電流。放大器電路100可接著放大單元101的電壓輸出或電流輸出與參考電壓Vref或參考電流Iref之間的差以確定單元的資料是二進制0還是二進制1。

接下來，檢測二進制0讀取錯誤或二進制1讀取錯誤，且對二進制1讀取錯誤量和二進制0讀取錯誤量進行計數。一旦二進制1讀取錯誤量與二進制0讀取錯誤量之間的差已達到預定閾值，就可手動或自動地調整參考電壓Vref或參考電流Iref。可基於應用自動錯誤檢測技術以及熔絲技術來完成自動調整以調整參考電壓Vref或參考電流Iref。

記憶體裝置可以是例如電阻式隨機存取記憶體（RRAM），對於所述電阻式隨機存取記憶體，大多數讀取錯誤很可能是二進制1讀取錯誤。因此，如果計數器值已達到正預定數，那麼可調整寫入電壓或寫入時序以便提高所述電阻式隨機存取記憶體的循環耐久性。

另一實例中，可在一或多個所選記憶體塊的寫入操作期間使用一或多個錯誤計數器來實時記錄二進制1讀取錯誤量和/或二進制0讀取錯誤量。如果已確定計數器值高於正預定數，則可手動或自動地調整寫入電壓和/或時序以提高寫入操作的準確性。

圖2繪示記憶體裝置200的硬體方塊圖。記憶體裝置200可包含電連接到連接介面210、記憶體陣列230、錯誤計數器231以及熔絲燒斷控制器240的記憶體控制電路220。連接介面210配置接收命令和/或資料或將所述命令和/或資料發射到外部裝置。

記憶體陣列230含有多個記憶庫（memory bank），因為記憶庫中的每一個可含有用於儲存二進制資訊的多個記憶體單元。可在寫入操作期間使用錯誤計數器231來記錄二進制1讀取錯誤量與二進制0讀取錯誤量之間的差。在一實施例中，錯誤計數器231僅可在寫入操作或讀取操作期間記錄二進制0讀取錯誤量或二進制1讀取錯誤量。錯誤計數器231只可記錄記憶體塊或記憶庫的一部分而不是整個記憶體塊或記憶庫。每一記憶體塊或記憶庫可對應於專用錯誤計數器。或者，錯誤計數器可由多個記憶體塊或記憶庫共用。

熔絲燒斷控制器240配置成燒斷一或多個熔絲以便啟動替代性電路，以便取代或調整現有功能。具體來說，對於本公開的記憶體裝置200，熔絲燒斷控制器240可儲存與將要調整的記憶體裝置200的一或多個參數相關的設定。舉例來說，熔絲燒斷控制器240可儲存對應於參數的具體設定的二進制值，所述參數可以是例如參考電壓或參考電流的感測參考。參數還可以是寫入電壓、編程電壓、設定電壓、重置電壓、形成電壓或時序。此外，通過將記憶體控制電路220配置成自動調整儲存在熔絲燒斷控制器240內的二進制值，記憶體裝置200將能夠自動調整感測參考。

記憶體控制電路200可電連接到錯誤計數器231、連接介面210以及記憶體陣列230。值得注意的是，儘管將錯誤計數器231繪示為記憶體陣列230的一部分，但錯誤計數器可替代性地為記憶體控制電路220的一部分。記憶體控制電路220可配置成通過連接介面210接收一或多個操作，其中所述操作中的每一個是命令、讀取操作或寫入操作。記憶體控制電路220可進一步配置成響應於對記憶體陣列230進行一或多個讀取操作或寫入操作而檢測讀取錯誤，所述讀取錯誤是二進制0讀取錯誤或二進制1讀取錯誤。

記憶體控制電路220可進一步配置成通過響應於檢測到二進制1讀取錯誤而遞增計數器值且通過響應於檢測到二進制0讀取錯誤而使計數器值遞減1來更新錯誤計數器231。隨後，記憶體控制電路220可響應於計數器值已達到正預定閾值或負預定閾值而調整參數。根據示範性實施例，記憶體控制電路220可響應於錯誤計數器231的計數器值已達到預定閾值的絕對值而調整感測參考。

基本上，錯誤計數器231通過響應於檢測到二進制1讀取錯誤而進行一個單位遞增且通過響應於檢測到二進制0讀取錯誤而進行一個單位遞減來記錄二進制1讀取錯誤量與二進制0讀取錯誤量之間的差。

在一實施例中，當記憶體控制電路220正對記憶體陣列進行讀取操作時，可使用內置裕度來進行讀取操作以便允許傳送位元具有良好裕度。

記憶體控制電路220可配置成通過以下操作來調整感測參考：將計數器值重置到零；對多個記憶體單元進行讀取操作；累積二進制1讀取錯誤量和二進制0讀取錯誤量；以及基於更高的那個讀取錯誤量來調整感測參考以便遞減二進制1讀取錯誤量或二進制0讀取錯誤量。記憶體控制電路220可進一步配置成反覆調整感測參考直到計數器值低於正預定閾值或高於負預定閾值為止。

記憶體控制電路220可配置成通過在記憶體控制電路配置成調整參考電壓或參考電流之前應用預定資料模式和與所述預定資料模式相反的二進制來更新錯誤計數器。由於感測參考可隨溫度而變化，所以記憶體控制電路200可配置成在感測參考根據不同溫度來變化時在不同溫度下調整所述感測參考。

可在記憶體裝置200仍在出廠狀態下正進行測試時進行以上所描述的參數的調整。或者，可在記憶體裝置200正進行接通電源操作、正進行斷電操作時或響應於接收到命令而進行參數的調整。還可在寫入操作期間進行參數的調整。在已調整參數之後，可將錯誤計數器231的計數器值重置到零。

圖3繪示通過記憶體陣列230和記憶體控制電路220來進行以便產生二進制0讀取錯誤和二進制1讀取錯誤的功能的方塊圖。如圖3中所繪示，記憶體陣列的感測放大器（sense amplifier；SA）311可產生由錯誤校正碼（error correction code；ECC）電路313接收的50位元感測放大器輸出（sense amplifier output；SAOUT）312，所述錯誤校正碼電路例如實施例如博斯-喬赫裡-霍克文黑姆（Bose-Chaudhuri-Hocquenghem）譯碼的特定譯碼方案。ECC電路313可實施為記憶體控制電路220的一部分。ECC電路313接著將產生32位元經解碼感測放大器輸出 314和錯誤位置位元315，所述錯誤位置位元描述其中可能已出現讀取錯誤的每一位置。將經解碼感測放大器輸出314和錯誤位置位元315發送到並串轉換器316，所述並串轉換器將資料從並行格式轉換成串行格式以便以串行格式輸出經解碼感測放大器輸出 314和錯誤位置位元315。在這一實例中，假設已出現兩個錯誤317和錯誤318。第一錯誤317是其中讀取到二進制值0但實際值應該是1的二進制0讀取錯誤，且第二錯誤318是其中讀取到二進制值1但實際值應該是0的二進制1讀取錯誤。隨後將呈串行形式的錯誤位置位元315傳輸到錯誤計數器（例如錯誤計數器231）。

錯誤計數器（例如錯誤計數器231）可以是例如圖4的4位元向上/向下錯誤計數器400。向上/向下錯誤計數器400能夠從0到15（也就是從0000到1111）進行計數。向上/向下錯誤計數器400的輸入端401將接收呈串行形式的錯誤位置位元315，且向上/向下錯誤計數器400將響應於接收到二進制1讀取錯誤而進行一個單位遞增（也就是使計數值遞增1）且將響應於接收到二進制0讀取錯誤而進行一個單位遞減（也就是使計數值遞減1）。將對照閾值使用向上/向下錯誤計數器400的4位元輸出Q0到輸出Q3以確定是否調整參數，所述參數例如記憶體裝置（例如記憶體裝置200）的感測參考（例如參考電壓Vref或參考電流Iref）。

圖5中繪示調整感測參考（例如參考電壓Vref或參考電流Iref）的概念。在圖5中，具有第一感測參考位準503的第一波形501是在高溫資料保持（high temperature data retention；HTDR）損失之前的對感測參考的應用的表徵。在已確定二進制1讀取錯誤量與二進制0讀取錯誤量之間的差已達到正預定閾值（這意味著與二進制0的讀數相比更多的二進制1的讀數是錯誤）之後，就將朝著二進制1調整感測參考以產生更多二進制0的讀數。因此，在HTDR損失之後，具有第二感測參考位準504的第二波形502變成對感測參考的應用的新的表徵。

對於前述記憶體裝置（例如記憶體裝置200），本公開還提供一種如圖6的流程圖中所繪示的調整記憶體裝置的參數的方法。參考圖6，在步驟S601中，記憶體裝置將通過連接介面接收一或多個操作以對記憶體陣列進行所述操作，其中所述操作中的每一個是讀取操作或寫入操作。在步驟S602中，記憶體裝置將基於對記憶體陣列進行操作來檢測讀取錯誤，所述讀取錯誤是二進制0讀取錯誤或二進制1讀取錯誤。在步驟S603中，記憶體裝置將通過響應於二進制1讀取錯誤而遞增錯誤計數器的計數器值且響應於二進制0讀取錯誤而遞減所述計數器值來更新記憶體陣列的錯誤計數器。在步驟S604中，記憶體裝置將響應於計數器值已達到正預定閾值或負預定閾值而調整參數。

所提供的調整記憶體裝置的參數的方法將基本上基於反映二進制0讀取錯誤量或二進制1讀取錯誤量的計數器值或二進制0讀取錯誤量與二進制1讀取錯誤量之間的差來調整一或多個關鍵參數。根據示範性實施例，在錯誤計數器已收集二進制0讀取錯誤與二進制1讀取錯誤之間的位錯誤的差之後，記憶體裝置將能夠確定後續調整的方向。如果二進制0讀取錯誤量達到二進制1讀取錯誤量的第一預定閾值，那麼可朝著二進制1自動調整感測參考直到二進制0讀取錯誤量與二進制1讀取錯誤量之間的差小於第二預定閾值為止。相反，如果二進制1讀取錯誤量達到二進制0讀取錯誤量的第三預定閾值，那麼可朝著二進制0自動調整感測參考直到二進制0讀取錯誤量與二進制1讀取錯誤量之間的差大於第四預定閾值為止。

可使用錯誤計數器來跟蹤來自全晶片單元陣列讀取或來自部分單元陣列讀取的錯誤位。可在接通電源操作期間、在讀取命令之後、在斷電操作之前、在從切斷電源操作恢復之後或通過獨立命令發生對感測參考的調整。可通過使用ECC或在不使用ECC的情況下完成對感測參考的調整。可通過例如調整儲存在熔絲燒斷控制器（例如熔絲燒斷控制器240）中的熔絲位以調整對應感測參考的設定來完成對感測參考的調整。在一實施例中，記憶體裝置可自動調整大於一個感測參考。

在出廠狀態下的測試程序期間，可根據預設定模式來測試整個記憶體塊。預設定模式可以是例如全一、全零、棋盤（checkboard）模式或棋盤模式的二進制反轉。接下來，可通過從儲存在記憶體塊中的預設定模式讀取來收集二進制0讀取錯誤和二進制1讀取錯誤（如果存在的話）。當記憶體裝置已出售給客戶時，調整記憶體裝置的參數的方法可在記憶體裝置正進行通電程序、正進行斷電程序時進行，或響應於接收到命令而進行。

可使用錯誤計數器來收集讀取錯誤且隨後可調整感測參考提高二進制0讀取錯誤與二進制1讀取錯誤之間的再平衡。可通過應用裕度來進行讀取程序，使得傳送位具有良好裕度。讀取程序可多次進行，直到感測參考穩定為止。

錯誤計數器通常將初始化到零且響應於接收到二進制0讀取錯誤和二進制1讀取錯誤而持續向上計數或向下計數。一旦錯誤計數器的計數值達到正預定閾值或負預定閾值，就將進行對參數的調整，且接著將錯誤計數器重置回到零。

舉例來說，如果已通過連接介面接收到寫入操作，那麼可響應於錯誤計數器的計數值達到正閾值或負閾值而調整感測參考，且接著在已調整感測參考之後將計數值重置回到零。可通過由熔絲燒斷控制器控制的熔絲來調整感測參考。熔斷燒斷控制器可儲存對應於感測參考的設定的值以便通過燒斷某些熔絲來改變感測參考。在一實施例中，寫入電壓和寫入時序也可以是將要基於本公開的上述計數技術來調整的參數。

為進一步闡明如在圖6和其對應描述中所公開的概念，圖7到圖9公開調整記憶體裝置的參數的方法的各種示範性實施例。圖7繪示根據本公開的一個實施例的通過測試程序來調整感測參考的方法。在步驟S701中，記憶體裝置將使對錯誤計數器的計數器值d進行計數初始化為零。在步驟S702中，記憶體裝置將對記憶庫的地址進行讀取操作以確定是否已出現讀取錯誤。在步驟S703中，如果存在二進制“0”讀取錯誤，那麼錯誤計數器將進行一個單位遞減（d = d - 1）。在步驟S704中，如果存在二進制1讀取錯誤，那麼錯誤計數器將進行一個單位遞增（d = d + 1）。

如果不存在讀取錯誤，那麼記憶體裝置將確定所述地址是否是用於進行讀取操作的最後一個地址（步驟S705）。如果是，那麼過程將繼續進行到步驟S707；否則，將在步驟S706中對下一地址進行讀取操作，且過程將環回到步驟S702。在步驟S707中，記憶體裝置將確定計數器值d是否已達到預定閾值N或-N。如果d ≤ -N，那麼記憶體裝置將朝著二進制1值調整感測參考（步驟S708）。如果d ≥ N，那麼記憶體裝置將朝著二進制0值調整感測參考（步驟S709）。如果-N ≤ d ≤ N，那麼記憶體裝置將使感測參考保持在當前位準下（步驟S710）。

圖8繪示根據本公開的另一實施例的作為用戶操作的調整感測參考的方法。在步驟S801中，記憶體裝置將使對錯誤計數器的計數器值d進行計數初始化為零。在步驟S802中，記憶體裝置將對記憶庫的地址進行讀取操作以確定是否已出現讀取錯誤。在步驟S803中，如果存在二進制0讀取錯誤，那麼錯誤計數器將進行一個單位遞減（d = d -1）。在步驟S804中，如果存在二進制1讀取錯誤，那麼錯誤計數器將進行一個單位遞增（d = d + 1）。

如果不存在讀取錯誤，那麼記憶體裝置將確定計數器值d的絕對值是否已達到預定閾值N（步驟S805）。如果是，那麼過程將繼續進行到步驟S807；否則，將在步驟S806中進行下一讀取操作，且過程將環回到步驟S802。在步驟S807中，如果d ≥ N，那麼記憶體裝置將朝著二進制0值調整感測參考。如果d ≤ -N，那麼記憶體裝置將朝著二進制1值調整感測參考。在步驟S808中，錯誤計數器的計數器值d將重置為零且過程從步驟S806進行。

上述調整記憶體裝置的參數的方法將也可應用於調整寫入電壓和/或寫入時序以減少讀取錯誤，且在圖9中繪示這種方法的實施例。在步驟S901中，記憶體裝置將接收在記憶體位置中進行寫入操作的指令。在步驟S902中，記憶體裝置將使對錯誤計數器的計數器值d進行計數初始化為零。在步驟S903中，記憶體裝置將對記憶體位置進行讀取操作以確定是否已出現讀取錯誤。在一個實施例中，在進行讀取操作時將應用裕度。在步驟S904中，如果存在二進制0讀取錯誤，那麼計數器將進行一個單位遞減（d = d - 1）。在步驟S905中，如果存在二進制1讀取錯誤，那麼計數器將進行一個單位遞增（d = d + 1）。

如果不存在讀取錯誤，那麼記憶體裝置將確定計數器值d的絕對值是否已達到預定閾值N（步驟S906）。如果是，那麼過程將從步驟S909進行；否則，錯誤計數器的計數器值d將重置到零（步驟S907），接著將進行下一讀取操作（步驟S908）且過程將環回到步驟S903。在步驟S909中，記憶體裝置將確定感測參考是否已達到最大值或最小值。如果感測參考尚未達到最大值或最小值，那麼記憶體裝置將朝著二進制0值調整感測參考（如果d ≥ N）且朝著二進制1值調整感測參考（如果d ≤ -N）（步驟S910）。如果感測參考已達到最大值或最小值，那麼過程將從步驟S911進行。在步驟S911中，如果d ＞ N，那麼將調整二進制1寫入電壓和時序條件，且如果d ＜ -N，那麼將調整二進制0寫入電壓和時序條件。應注意，在這一實施例中，雖然無法進一步調整感測參考（也就是感測參考已達到最大值或最小值），但調整寫入電壓和時序條件（步驟S911）可有助於減少出現讀取錯誤的傾向。

鑒於前述描述，本公開適合於用於例如快閃記憶體、RRAM或其它類型的記憶體的記憶體裝置中，且可能夠通過調整感測參考的位準以提高良率且通過調整例如寫入電壓、形成電壓、設定電壓或重置電壓的參數以便優化寫入條件來在製造期間降低測試成本且提高良率。本公開還可通過使用熔絲技術以自動調整感測參考的位準以在客戶使用期間減少錯誤且調整例如寫入電壓、形成電壓、設定電壓或重置電壓的參數以便優化記憶體裝置的耐久性來提高客戶操作期間的可靠性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、311:感測放大器 101:單元 200:記憶體裝置 210:連接介面 220:記憶體控制電路 230:記憶體陣列 231:錯誤計數器 240:熔絲燒斷控制器 312:感測放大器輸出 313:錯誤校正碼電路 314:經解碼感測放大器輸出 315:錯誤位置位元 316:並串轉換器 317:第一錯誤 318:第二錯誤 400:向上/向下錯誤計數器 401:輸入端 501:第一波形 502:第二波形 503:第一感測參考位準 504:第二感測參考位準 Iref:參考電流 Q0~Q3:輸出 S601~S604、S701~S710、S801~S808、S901~S911:步驟 Vref:參考電壓

圖1示出根據本公開的示範性實施例的感測放大器電壓參考和電流參考。圖2繪示根據本公開的示範性實施例的記憶體裝置的硬體方塊圖。圖3繪示根據本公開的示範性實施例的通過記憶體陣列和記憶體控制電路來進行的功能的方塊圖。圖4繪示根據本公開的示範性實施例的錯誤計數器的電路圖。圖5繪示根據本公開的示範性實施例的調整感測參考的概念。圖6繪示根據本公開的示範性實施例的調整記憶體裝置的參數的方法。圖7繪示根據本公開的示範性實施例的調整感測參考的方法。圖8繪示根據本公開的示範性實施例的調整感測參考的方法。圖9繪示根據本公開的示範性實施例的調整寫入電壓的方法。

200:記憶體裝置

210:連接介面

220:記憶體控制電路

230:記憶體陣列

231:錯誤計數器

240:熔絲燒斷控制器

Claims

一種記憶體裝置，包括：連接介面；記憶體陣列，包括錯誤計數器和多個記憶體單元，所述記憶體陣列與參數相關聯；以及記憶體控制電路，耦合到所述錯誤計數器、所述連接介面以及所述記憶體陣列，且所述記憶體控制電路配置成至少：通過所述連接介面接收操作以對所述記憶體陣列進行所述操作，所述操作中的每一個是讀取操作或寫入操作；基於對所述記憶體陣列進行所述操作來檢測讀取錯誤，所述讀取錯誤是二進制0讀取錯誤或二進制1讀取錯誤；通過響應於所述讀取錯誤是所述二進制1讀取錯誤而遞增所述錯誤計數器的計數器值且響應於所述讀取錯誤是所述二進制0讀取錯誤而遞減所述計數器值來更新所述錯誤計數器；以及響應於所述計數器值已達到正預定閾值或負預定閾值而調整所述參數。
如申請專利範圍第1項所述的記憶體裝置，其中所述計數器值記錄來自對所述記憶體陣列進行所述操作的二進制1讀取錯誤量與二進制0讀取錯誤量之間的差。
如申請專利範圍第2項所述的記憶體裝置，其中所述記憶體控制電路配置成對所述記憶體陣列進行所述操作包括：通過應用裕度來對所述記憶體陣列進行包含所述讀取操作的所述操作。
如申請專利範圍第2項所述的記憶體裝置，其中所述記憶體控制電路配置成調整所述參數包括：調整與所述多個記憶體單元相關聯的感測參考，所述感測參考是感測放大器的參考電壓或參考電流。
如申請專利範圍第4項所述的記憶體裝置，其中所述記憶體控制電路配置成響應於所述計數器值已達到所述正預定閾值或所述負預定閾值而調整所述參數包括：響應於所述計數器值已達到預定閾值的絕對值而調整所述感測參考。
如申請專利範圍第4項所述的記憶體裝置，其中所述記憶體控制電路配置成調整與所述多個記憶體單元相關聯的所述感測參考包括：將所述計數器值重置到零；對所述多個記憶體單元進行讀取操作；累積所述二進制1讀取錯誤量和所述二進制0讀取錯誤量；以及基於所述二進制1讀取錯誤量和所述二進制0讀取錯誤量中較高的讀取錯誤量來調整所述感測參考以便遞減所述二進制1讀取錯誤量或所述二進制0讀取錯誤量。
如申請專利範圍第6項所述的記憶體裝置，其中所述記憶體控制電路進一步配置成反覆調整所述感測參考直到所述計數器值低於所述正預定閾值或高於所述負預定閾值為止。
如申請專利範圍第6項所述的記憶體裝置，其中所述記憶體控制電路配置成更新所述錯誤計數器包括：通過在所述記憶體控制電路配置成調整所述參考電壓或所述參考電流之前應用預定資料模式和與所述預定資料模式相反的二進制來更新所述錯誤計數器。
如申請專利範圍第4項所述的記憶體裝置，其中所述記憶體控制電路進一步配置成在所述感測參考根據不同溫度來變化時在不同溫度下調整所述感測參考。
如申請專利範圍第1項所述的記憶體裝置，其中所述參數是感測參考、寫入電壓、編程電壓、設定電壓、重置電壓、形成電壓或時序。
一種調整用於記憶體裝置的參數的方法，所述方法包括：通過連接介面接收操作以對記憶體陣列進行所述操作，所述操作中的每一個是讀取操作或寫入操作；基於對所述記憶體陣列進行所述操作來檢測讀取錯誤，所述讀取錯誤是二進制0讀取錯誤或二進制1讀取錯誤；通過響應於所述讀取錯誤是所述二進制1讀取錯誤而遞增錯誤計數器的計數器值且響應於所述讀取錯誤是所述二進制0讀取錯誤而遞減所述計數器值來更新所述記憶體陣列的所述錯誤計數器；以及響應於所述計數器值已達到正預定閾值或負預定閾值而調整所述參數。
如申請專利範圍第11項所述的方法，其中更新所述錯誤計數器進一步包括，記錄來自對所述記憶體陣列進行所述操作的二進制1讀取錯誤量與二進制0讀取錯誤量之間的差。
如申請專利範圍第12項所述的方法，其中對所述記憶體陣列進行所述操作包括：通過應用裕度來對所述記憶體陣列進行包含所述讀取操作的所述操作。
如申請專利範圍第12項所述的方法，其中調整所述參數包括：調整與所述記憶體陣列中多個記憶體單元相關聯的感測參考，所述感測參考是感測放大器的參考電壓或參考電流。
如申請專利範圍第14項所述的方法，其中響應於所述計數器值已達到所述正預定閾值或所述負預定閾值而調整所述參數包括：響應於所述計數器值已達到預定閾值的絕對值而調整所述感測參考。
如申請專利範圍第14項所述的方法，其中調整與所述多個記憶體單元相關聯的所述感測參考包括：將所述計數器值重置到零；對所述多個記憶體單元進行讀取操作；累積所述二進制1讀取錯誤量和所述二進制0讀取錯誤量；以及基於所述二進制1讀取錯誤量和所述二進制0讀取錯誤量中較高的讀取錯誤量來調整所述感測參考以便遞減所述二進制1讀取錯誤量或所述二進制0讀取錯誤量。
如申請專利範圍第16項所述的方法，進一步包括：調整所述感測參考直到所述計數器值低於所述正預定閾值或高於所述負預定閾值為止。
如申請專利範圍第16項所述的方法，其中更新所述錯誤計數器包括：通過在記憶體控制電路配置成調整所述參考電壓或所述參考電流之前應用預定資料模式和與所述預定資料模式相反的二進制來更新所述錯誤計數器。
如申請專利範圍第14項所述的方法，進一步包括：在所述感測參考根據不同溫度來變化時在不同溫度下調整所述感測參考。
如申請專利範圍第11項所述的方法，其中所述參數是感測參考、寫入電壓、編程電壓、設定電壓、重置電壓、形成電壓或時序。