TW202137205A - 記憶體裝置 - Google Patents

記憶體裝置 Download PDF

Info

Publication number
TW202137205A
TW202137205A TW109125551A TW109125551A TW202137205A TW 202137205 A TW202137205 A TW 202137205A TW 109125551 A TW109125551 A TW 109125551A TW 109125551 A TW109125551 A TW 109125551A TW 202137205 A TW202137205 A TW 202137205A
Authority
TW
Taiwan
Prior art keywords
current
circuit
current supply
switching element
turned
Prior art date
Application number
TW109125551A
Other languages
English (en)
Other versions
TWI768416B (zh
Inventor
滝澤亮介
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202137205A publication Critical patent/TW202137205A/zh
Application granted granted Critical
Publication of TWI768416B publication Critical patent/TWI768416B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Vehicle Body Suspensions (AREA)
  • Valve Device For Special Equipments (AREA)

Abstract

實施方式提供一種能夠對阻變記憶元件正確地進行讀出或寫入之記憶體裝置。 實施方式之記憶體裝置具備：第1配線；第2配線；記憶胞，其連接於第1配線與第2配線之間，且包含根據電阻狀態而記憶資料之阻變記憶元件、及串聯連接於阻變記憶元件之開關元件；電流供給電路，其於對阻變記憶元件寫入資料時，向阻變記憶元件及開關元件供給寫入電流；檢測電路(140)，其於能夠藉由電流供給電路進行寫入電流之供給動作之後，檢測開關元件是否已成為接通狀態；以及控制電路(150)，其以由檢測電路檢測出開關元件已成為接通狀態時為起點，控制截至停止自電流供給電路供給寫入電流為止之時間。

Description

記憶體裝置
本發明之實施方式係關於一種記憶體裝置。
已提出將包含阻變記憶元件及開關元件之複數個記憶胞集成於半導體基板上而形成之記憶體裝置。
本發明欲解決之問題在於，提供一種能夠對阻變記憶元件正確地進行讀出或寫入之記憶體裝置。
實施方式之記憶體裝置具備：第1配線，其於第1方向延伸；第2配線，其於與上述第1方向交叉之第2方向延伸；記憶胞，其連接於上述第1配線與上述第2配線之間，且包含根據電阻狀態而記憶資料之阻變記憶元件、及串聯連接於上述阻變記憶元件之開關元件；電流供給電路，其於對上述阻變記憶元件寫入資料時，向上述阻變記憶元件及上述開關元件供給寫入電流；檢測電路，其於能夠就由上述電流供給電路進行寫入電流之供給動作之後，檢測上述開關元件是否已成為接通狀態；以及控制電路，其以由上述檢測電路檢測出上述開關元件已成為接通狀態時為起點，控制截至停止自上述電流供給電路供給寫入電流為止之時間。
以下，參照圖式對實施方式進行說明。
圖1係表示包含本實施方式之記憶體裝置(非揮發性記憶體裝置)之記憶體系統之構成之方塊圖。
圖1所示之記憶體系統30包含記憶體裝置10及記憶體控制器20。
記憶體控制器20基於來自個人計算機等主機40之命令，對記憶體裝置10進行資料之讀出及寫入。
記憶體控制器20包含主機介面(主機I/F)21、資料緩衝器22、暫存器23、CPU(Central Processing Unit，中央處理單元)24、設備介面(設備I/F)25及ECC(Error Check and Correction，錯誤檢查與校正)電路26。
主機介面21連接於主機40，經由主機介面21於主機40與記憶體系統30之間進行資料之發送及接收。
資料緩衝器22暫時記憶經由主機介面21自主機40發送至記憶體系統30之資料。又，資料緩衝器22暫時記憶經由主機介面21自記憶體系統30發送至主機40之資料。資料緩衝器22既可為揮發性之記憶體，亦可為非揮發性之記憶體。
暫存器23記憶由CPU24執行之設定資訊、指令及狀態等。暫存器23既可為揮發性之記憶體，亦可為非揮發性之記憶體。
CPU24掌管記憶體系統30整體之動作，例如，根據自主機40接收到之指令對記憶體裝置10執行特定處理。
設備介面25於記憶體控制器20與記憶體裝置10之間進行各種信號之收發。
ECC電路26經由資料緩衝器22接收自主機40接收到之寫入資料，並對寫入資料附加錯誤校正碼。ECC電路26將附加了錯誤校正碼之寫入資料供給至資料緩衝器22或設備介面25。
又，ECC電路26自記憶體裝置10經由設備介面25接收資料，並對所接收到之資料是否存在錯誤進行判定。ECC電路26於判定出所接收到之資料存在錯誤之情形時，使用錯誤校正碼對所接收到之資料進行錯誤校正處理。ECC電路26將經過錯誤校正處理之資料供給至資料緩衝器22或設備介面25。
圖2係表示本實施方式之記憶體裝置10之構成之方塊圖。
圖2所示之記憶體裝置10包含芯電路100及周邊電路200。
周邊電路200包含行解碼器201、列解碼器202、指令位址輸入電路203、控制器204及I/O(Input/Output，輸入輸出)電路205。
行解碼器201基於外部控制信號，識別指令位址信號CA所表示之指令或位址，控制位元線(全域位元線、局域位元線)之選擇。
列解碼器202將自指令位址輸入電路203供給之指令位址信號CA之位址解碼。具體而言，列解碼器202構成為於進行資料之讀出或寫入時，基於解碼所得之列位址，對所選擇之源極線(全域源極線、局域源極線)施加電壓。
自記憶體控制器20向指令位址輸入電路203輸入各種外部控制信號(芯片選擇信號CS、時脈信號CK、時脈賦能信號CKE、指令位址信號CA等)。指令位址輸入電路203將指令位址信號CA傳送至控制器204。
控制器204識別指令與位址，控制記憶體裝置10。
I/O電路205暫時保存經由資料線DQ自記憶體控制器20輸入之輸入資料、或自所選擇之記憶體組(bank)讀出之輸出資料。輸入資料寫入至所選擇之記憶體組之記憶胞。
圖3係表示芯電路100之構成之方塊圖。
如圖3所示，芯電路100包含記憶胞陣列110、讀出/寫入電路120、頁緩衝器130、檢測電路140、控制電路150及判定電路160。
以下，參照圖4～圖11，對記憶胞陣列110之構成及由記憶胞陣列110進行之動作等進行說明。
圖4係表示記憶胞陣列110之構成之方塊圖。
記憶胞陣列110包含呈陣列狀(矩陣狀)配置之複數個子記憶胞陣列111。各子記憶胞陣列111包含陣列部(矩陣部)112、行開關電路(CSWC)113及列開關電路(RSWC)114。
陣列部112包含呈陣列狀(矩陣狀)配置於半導體基板上之複數個記憶胞。行開關電路113基於來自行解碼器201之信號來控制全域位元線GBL與局域位元線LBL之間之連接。列開關電路114基於來自列解碼器202之信號來控制全域源極線GSL與局域源極線LSL之間之連接。
圖5係模式性地表示陣列部112之構成之電路圖。
陣列部112如上所述，包含呈陣列狀(矩陣狀)配置於半導體基板上之複數個記憶胞MC。記憶胞MC之一端連接於局域位元線LBL，記憶胞MC之另一端連接於局域源極線LSL。
圖6係模式性地表示陣列部112之更具體構成之立體圖。
陣列部112包含於X方向延伸之局域源極線LSL、於與X方向交叉之Y方向延伸之局域位元線LBL、以及連接於局域源極線LSL與局域位元線LBL之間之記憶胞MC。各記憶胞MC包含磁阻效應元件(阻變記憶元件)MTJ、以及串聯連接於磁阻效應元件MTJ之選擇器(開關元件)SEL。
再者，圖6所示之例子中，於局域位元線LBL連接有磁阻效應元件MTJ且於局域源極線LSL連接有選擇器SEL，但亦可於局域位元線LBL連接選擇器SEL且於局域源極線LSL連接磁阻效應元件MTJ。又，圖6所示之例子中，局域位元線LBL設置於上層側且局域源極線LSL設置於下層側，但亦可為局域位元線LBL設置於下層側且局域源極線LSL設置於上層側。又，圖6所示之例子中，磁阻效應元件MTJ設置於上層側且選擇器SEL設置於下層側，但亦可為磁阻效應元件MTJ設置於下層側且選擇器SEL設置於上層側。
圖7係表示磁阻效應元件MTJ及選擇器SEL之構成及功能之一例之圖。
磁阻效應元件MTJ為非揮發性之阻變記憶元件。磁阻效應元件MTJ根據其電阻狀態來記憶資料，包含自由層(記憶層)F、接腳層(參照層)P、以及設置於自由層F與接腳層P之間之隧道勢壘層B。自由層F為具有可變之磁化方向之鐵磁性層，接腳層P為具有固定之磁化方向之鐵磁性層。隧道勢壘層B為由絕緣材料形成之非磁性層。再者，所謂可變之磁化方向，係指相對於特定之寫入電流，磁化方向改變。又，所謂固定之磁化方向，係指相對於特定之寫入電流，磁化方向不變。
於自由層F之磁化方向相對於接腳層P之磁化方向為平行(parallel)時，磁阻效應元件MTJ為低電阻狀態，於自由層F之磁化方向相對於接腳層P之磁化方向為反平行(antiparallel)時，磁阻效應元件MTJ為高電阻狀態。因此，磁阻效應元件MTJ能夠根據電阻狀態(低電阻狀態、高電阻狀態)來記憶二進制資料。又，磁阻效應元件MTJ係根據寫入電流之方向而被設定為低電阻狀態或高電阻狀態之。即，若向A1之方向流通電流則磁阻效應元件MTJ被設定為高電阻狀態(反平行狀態)，若向A2之方向流通電流則磁阻效應元件MTJ被設定為低電阻狀態(平行狀態)。
再者，於圖7之例子中，將磁阻效應元件MTJ被設定為高電阻狀態之情況規定為資料''1''，將磁阻效應元件MTJ被設定為低電阻狀態之情況規定為資料''0''，亦可反之將磁阻效應元件MTJ被設定為高電阻狀態之情況規定為資料''0''，將磁阻效應元件MTJ被設定為低電阻狀態之情況規定為資料''1''。
圖8係表示磁阻效應元件MTJ及選擇器SEL之構成及功能之另一例之圖。於圖7所示之例子中，自接近選擇器SEL之一側起依次積層有自由層F、隧道勢壘層B及接腳層P，但於圖8所示之例子中，自接近選擇器SEL之一側起依次積層有接腳層P、隧道勢壘層B及自由層F。於圖8之例子中，若向B1之方向流通電流則磁阻效應元件MTJ被設定為高電阻狀態(反平行狀態)，若向B2之方向流通電流則磁阻效應元件MTJ被設定為低電阻狀態(平行狀態)。
選擇器SEL為2端子型開關元件。當施加於2端子間之電壓未達閾值之情形時，該開關元件為高電阻狀態，例如為電性非導通狀態。當施加於2端子間之電壓為閾值以上之情形時，該開關元件為低電阻狀態，例如為電性導通狀態。
圖9係模式性地表示選擇器SEL之電流-電壓特性之圖。橫軸為施加於選擇器SEL之電壓(線性標度)，縱軸為於選擇器SEL中流通之電流(對數標度)。
首先，對使向選擇器SEL施加之電壓變化之情形之特性進行說明。隨著向選擇器SEL施加之電壓增加而電流增加(箭頭C1)，當施加電壓達到電壓Vsel(第1電壓)時，電流自Isell向Iselh急遽地增加(箭頭C2)，選擇器SEL成為接通狀態。又，當施加電壓減少而達到電壓Vhold(第2電壓)時，電流自Iholdh急遽地減少(箭頭C3)，選擇器SEL成為斷開狀態。當施加電壓進一步減少時，電流向Iholdl減少(箭頭C4)。
接下來，對使向選擇器SEL供給之電流變化之情形之特性進行說明。選擇器SEL之電流自Iss達到Isell為止之期間，選擇器之電壓增加，當選擇器SEL之電流達到Isell時，直至電流成為Iholdh為止，電壓自Vsel減少至Vhold(箭頭C5)。當電流達到Iholdh時，電壓再次增加(箭頭C6)。
圖10係模式性地表示磁阻效應元件MTJ與選擇器SEL之串聯連接之電流-電壓特性之圖。橫軸為對磁阻效應元件MTJ與選擇器SEL之串聯連接施加之電壓(線性標度)，縱軸為於磁阻效應元件MTJ與選擇器SEL之串聯連接中流通之電流(對數標度)。又，虛線(P)為磁阻效應元件MTJ為平行狀態(低電阻狀態)之情形之特性，實線(AP)為磁阻效應元件MTJ為反平行狀態(高電阻狀態)之情形之特性。
如圖10所示，於選擇器SEL為斷開狀態時，與磁阻效應元件MTJ之電阻相比，選擇器SEL之電阻充分大，故而於磁阻效應元件MTJ為低電阻狀態(P狀態)時之特性與磁阻效應元件MTJ為高電阻狀態(AP狀態)時之特性之間實質上無差異。另一方面，於選擇器SEL為接通狀態時，選擇器SEL之電阻變小，故而於磁阻效應元件MTJ為低電阻狀態(P狀態)時之特性與磁阻效應元件MTJ為高電阻狀態(AP狀態)時之特性之間產生差異。具體而言，於選擇器SEL為接通狀態且施加電壓為Vhold之情形時，磁阻效應元件MTJ為低電阻狀態(P狀態)時流通電流Iholdp，磁阻效應元件MTJ為高電阻狀態(AP狀態)時流通電流Iholdap。
圖11係顯示記憶胞MC之選擇方法之圖。
藉由選擇所期望之記憶胞MC，能夠使所期望之記憶胞MC中包含之選擇器SEL成為接通狀態，而經由接通狀態之選擇器SEL對所期望之記憶胞MC中包含之磁阻效應元件MTJ進行寫入或讀出。
於選擇由圓圈包圍之中央之記憶胞MC(選擇對象記憶胞MC)之情形時，藉由對連接於選擇對象記憶胞MC之局域源極線LSL(選擇LSL)與連接於選擇對象記憶胞MC之局域位元線LBL(選擇LBL)之間施加特定之閾值電壓(Vth)以上之電壓，能夠使選擇對象記憶胞MC中所包含之選擇器SEL成為接通狀態，而對選擇對象記憶胞MC中所包含之磁阻效應元件MTJ進行寫入或讀出。
例如，對選擇LSL施加電壓0(零)且對選擇LBL施加電壓VON，對非選擇LSL及非選擇LBL施加電壓(VON/2)。於該情形時，僅對選擇對象記憶胞MC施加接通電壓(VON)，對其他記憶胞MC則不施加電壓(電壓零)或施加半選擇電壓(VON/2)。藉由使接通電壓(VON)大於特定之閾值電壓Vth，使半選擇電壓(VON/2)小於特定之閾值電壓Vth，能夠僅對選擇對象記憶胞MC進行選擇。
返回至圖3之說明，讀出/寫入電路120對所選擇之記憶胞MC進行讀出或寫入。頁緩衝器130暫時保存自記憶胞MC讀出之資料及要向記憶胞MC寫入之資料。
以下，參照圖12～圖15，對讀出/寫入電路120之構成及由讀出/寫入電路120進行之動作等進行說明。
圖12係表示讀出/寫入電路120及頁緩衝器130之構成之方塊圖。
讀出/寫入電路120包含預電路部121及感測放大器部122。預電路部121包含電流供給電路121a及信號傳輸電路121b。又，感測放大器部122包含放大電路122a及比較電路122b，作為資料信號獲取電路發揮功能。
圖13係表示預電路部121之構成之電路圖。具體而言，係表示預電路部121中所包含之電流供給電路121a及信號傳輸電路121b之構成之電路圖。
電流供給電路121a向所選擇之記憶胞MC中包含之磁阻效應元件MTJ及選擇器SEL之串聯連接供給電流。具體而言，電流供給電路121a將對磁阻效應元件MTJ寫入資料時之寫入電流、自磁阻效應元件MTJ讀出資料時之讀出電流、及對記憶胞MC進行成形處理時之成形電流供給至串聯連接之磁阻效應元件MTJ及選擇器SEL。
電流供給電路121a作為對記憶胞MC供給恆定電流之恆定電流電路發揮功能，由電晶體121a1及121a2構成。藉由控制電晶體121a1之閘極電壓VLOAD之大小，來控制供給至記憶胞MC之電流之大小。具體而言，以寫入電流較讀出電流大、成形電流較寫入電流大之方式，調整閘極電壓VLOAD之大小。於電晶體121a1串聯連接有電晶體121a2，藉由控制電晶體121a2之閘極電壓VENB來使電晶體121a2成為接通狀態，而自電晶體121a1經由電晶體121a2向記憶胞MC供給恆定電流。
信號傳輸電路121b將自記憶胞MC讀出之資料信號(與記憶於磁阻效應元件MTJ中之資料對應之信號)傳輸至圖12之感測放大器部122，且其由傳輸閘極121b1及121b2構成。藉由使傳輸閘極121b1成為接通狀態，而將自記憶胞MC讀出之資料信號V1st經由傳輸閘極121b1傳輸至感測放大器部122，藉由使傳輸閘極121b2成為接通狀態，而將自記憶胞MC讀出之資料信號V2nd經由傳輸閘極121b2傳輸至感測放大器部122。再者，資料信號V1st及V2nd分別與自參照讀出動作中之第1次及第2次讀出信號對應。
自參照讀出係藉由依次進行第1讀出動作、寫入動作及第2讀出動作來判別記憶於磁阻效應元件MTJ中之資料之讀出方法。
首先，於第1讀出動作中，將記憶於作為讀出對象之記憶胞MC(對象記憶胞MC)中之對象資料(與高電阻狀態對應之資料或與低電阻狀態對應之資料)讀出。接著，向對象記憶胞MC寫入高電阻狀態及低電阻狀態其中一者之資料(參照資料)。然後，於第2讀出動作中，將寫入至對象記憶胞MC之參照資料讀出。
若於第1讀出動作中所讀出之對象資料(與上述資料信號V1st對應之資料)與於第2讀出動作中所讀出之參照資料(與上述資料信號V2nd對應之資料)相同，則所讀出之2個資料之資料信號(資料信號V1st及V2nd)幾乎不會產生差。另一方面，若於第1讀出動作中所讀出之對象資料與於第2讀出動作中所讀出之參照資料不同，則所讀出之2個資料之資料信號(資料信號V1st及V2nd)會產生較大之差。
於自參照讀出中，藉由基於上述原理，對資料信號V1st與資料信號V2nd之差是大於基準值還是小於基準值進行判定，來判別記憶於對象記憶胞MC中之對象資料。因此，藉由進行自參照讀出，即便記憶胞MC間之特性存在差異，亦能夠正確地讀出資料。
圖14係表示電流供給電路121a以及記憶胞MC中所包含之磁阻效應元件MTJ及選擇器SEL之等效電路之圖。
若將圖13所示之電流供給電路121a與記憶胞MC之連接點之電壓設為Vx，將自電流供給電路121a供給之恆定電流(讀出電流)設為iconst，將磁阻效應元件MTJ之電阻設為Rmtj，將選擇器SEL之接通電阻設為Rsel，將寄生電阻成分設為Rpara，則以下之式子成立：
Vx≒(Rmtj＋Rsel＋Rpara)×iconst＋Vhold。
磁阻效應元件MTJ之電阻Rmtj於磁阻效應元件MTJ為低電阻狀態之情形時與其為高電阻狀態之情形時不同。因此，能夠獲得與磁阻效應元件MTJ之電阻狀態(低電阻狀態、高電阻狀態)對應之電壓Vx。該電壓Vx作為資料信號V1st或V2nd發送至信號傳輸電路121b。即，藉由將讀出電流iconst供給至記憶胞MC所獲得之信號作為資料信號V1st或V2nd發送至信號傳輸電路121b。
如上所述，信號傳輸電路121b由傳輸閘極121b1及121b2構成。藉由使傳輸閘極121b1成為接通狀態，來將資料信號V1st發送至感測放大器部(資料信號獲取電路)122，由感測放大器部122獲取資料信號V1st。又，藉由使傳輸閘極121b2成為接通狀態，來將資料信號V2nd發送至感測放大器部(資料信號獲取電路)122，由感測放大器部122獲取資料信號V2nd。
圖15係表示感測放大器部122內之放大電路122a之具體構成之電路圖。
放大電路122a由PMOS(P-channel metal oxide semiconductor，P型金氧半導體)電晶體M12～M17及NMOS(N-channel metal oxide semiconductor，N型金氧半導體)電晶體M18～M27構成。於放大電路122a中，對電晶體M24及M26之閘極分別輸入資料信號V1st及V2nd，將資料信號V1st及V2nd放大而產生資料輸出信號DO及DOB。又，對電晶體M25及M27之閘極分別輸入位移信號(偏移信號)Vshft1及Vshft2，根據資料信號V1st及V2nd賦予偏移。
如圖12所示，於放大電路122a連接有比較電路122b。於比較電路122b中，對於放大電路122a中產生之資料輸出信號DO及DOB之電壓差進行比較，並輸出比較結果。
返回至圖3之說明，檢測電路140於能夠藉由電流供給電路121a進行電流(寫入電流、讀出電流或成形電流)之供給動作之後，檢測選擇器SEL是否已成為接通狀態。
檢測電路140設置於記憶胞陣列110之汲取側。即，檢測電路140設置於供自電流供給電路121a供給且流經記憶胞MC(磁阻效應元件MTJ及選擇器SEL)之電流流入之一側。檢測電路140藉由將基於流經記憶胞MC(磁阻效應元件MTJ及選擇器SEL)之電流之值與基準值進行比較，來檢測選擇器SEL是否已成為接通狀態。
圖16係表示檢測電路140之構成之圖。檢測電路140包含電阻元件141、放大電路142及比較電路143。
流經記憶胞MC之電流IDET流入至電阻元件141，由電阻元件141進行電流-電壓轉換。於選擇器SEL為斷開狀態時，幾乎不流通電流IDET，故而電阻元件141之兩端間之電壓差(Vcs1－Vcs2)較小。當選擇器SEL成為接通狀態時，電流IDET大幅增加，故而電阻元件141之兩端間之電壓差(Vcs1－Vcs2)亦大幅增加。
由放大電路142放大電壓差(Vcs1－Vcs2)，由比較電路143將放大電路142之輸出電壓Vamp與基準值(基準電壓Vref)進行比較。即，將基於流經記憶胞MC之電流IDET之值(電壓Vamp)與基準值(基準電壓Vref)進行比較。於電壓Vamp小於基準電壓Vref之情形時選擇器SEL為斷開狀態，於電壓Vamp大於基準電壓Vref之情形時選擇器SEL為接通狀態。比較結果作為檢測信號DET自檢測電路140輸出。
來自檢測電路140之檢測信號DET輸入至控制電路150。於控制電路150中，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點，進行讀出/寫入電路120之時序控制。具體而言，當選擇器SEL自斷開狀態轉變成接通狀態時，檢測信號DET自非作用狀態轉變成作用狀態。於控制電路150中，以檢測信號DET自非作用狀態轉變成作用狀態之時間點為起點，進行讀出/寫入電路120之時序控制。
圖17係表示控制電路150之功能性構成之方塊圖。控制電路150包含寫入控制電路151、讀出控制電路152及成形控制電路153。
寫入控制電路151於寫入動作時，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點，控制截至停止自電流供給電路121a供給寫入電流為止之時間。具體而言，寫入控制電路151於自上述檢測時間點(起點)經過特定時間時，以電流供給電路121a停止供給寫入電流之方式進行控制。
寫入控制電路151包含寫入電流供給時間計測電路151a、寫入電流供給時間判定電路151b及寫入電流供給停止指示電路151c。
寫入電流供給時間計測電路151a以利用檢測電路140檢測出選擇器SEL已成為接通狀態時(檢測信號DET自非作用狀態轉變成作用狀態之時間點)為起點，計測寫入電流之供給時間。寫入電流供給時間判定電路151b對寫入電流之供給時間是否已達到特定之經過時間進行判定。寫入電流供給停止指示電路151c於判定出寫入電流之供給時間已達到特定時間時，以停止供給寫入電流之方式控制電流供給電路121a。
讀出控制電路152於讀出動作時，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點，控制截至感測放大器部(資料信號獲取電路)122取得資料信號為止之時間。具體而言，讀出控制電路152於自上述檢測時間點(起點)經過特定時間時，控制感測放大器部(資料信號獲取電路)122而令其獲取來自記憶胞MC之資料信號，且於取得資料信號之後，控制電流供給電路121a而令其停止供給讀出電流。
讀出控制電路152包含讀出電流供給時間計測電路152a、讀出電流供給時間判定電路152b、資料信號獲取指示電路152c及讀出電流供給停止指示電路152d。
讀出電流供給時間計測電路152a以利用檢測電路140檢測出選擇器SEL已成為接通狀態時(檢測信號DET自非作用狀態轉變成作用狀態之時間點)為起點，計測讀出電流之供給時間。讀出電流供給時間判定電路152b判定讀出電流之供給時間是否已達到特定之經過時間。於判定出讀出電流之供給時間已達到特定時間時，資料信號獲取指示電路152c指示感測放大器部(資料信號獲取電路)122而令其獲取來自記憶胞MC之資料信號。於感測放大器部122取得資料信號之後，讀出電流供給停止指示電路152d控制電流供給電路121a而令其停止供給讀出電流。
於選擇器SEL基於成形電流之供給而成為接通狀態之後，成形控制電路153以較短之經過時間(較寫入動作時電流供給電路121a供給寫入電流之時間(特定時間)更短之經過時間)控制電流供給電路121a而令其停止供給成形電流。具體而言，於選擇器SEL成為接通狀態後，成形控制電路153立即控制電流供給電路121a而令其停止供給成形電流。成形控制電路153包含成形電流供給停止指示電路153a，藉由成形電流供給停止指示電路153a，控制電流供給電路121a而令其停止供給成形電流。
首先，參照圖18及圖19，對寫入動作時之時序控制進行說明。圖18係表示寫入動作之流程圖，圖19係表示寫入動作之時序圖。
首先，開始寫入動作，成為能夠藉由電流供給電路121a進行寫入電流之供給動作(S11)。具體而言，首先，如圖19(b)所示，對電晶體121a1(參照圖13)之閘極施加寫入電流供給用之電壓VLOADW。然後，如圖19(c)所示，對電晶體121a2之閘極施加接通電壓VENBW，從而電晶體121a2轉變成接通狀態。因電晶體121a2成為接通狀態，而能夠進行寫入電流之供給動作。但是，於該階段，僅能夠進行寫入電流之供給動作，選擇器SEL並未成為接通狀態，尚未開始向磁阻效應元件MTJ供給寫入電流。即，雖然已開始寫入動作，但於選擇器SEL達到接通狀態之前都屬於啟動期間，於該啟動期間尚未對磁阻效應元件MTJ供給寫入電流。
於電晶體121a2轉變成接通狀態，而成為能夠藉由電流供給電路121a進行寫入電流之供給動作之後，經過一定時間便實際開始供給寫入電流(S12)。具體而言，如圖19(e)所示，對記憶胞MC施加之電壓增加，如圖19(a)所示，選擇器SEL自斷開狀態轉變成接通狀態。由此，開始向磁阻效應元件MTJ供給寫入電流。
藉由對記憶胞MC供給寫入電流，電流自記憶胞MC流入至檢測電路140，於檢測電路140中利用所流入之電流來檢測選擇器SEL是否已成為接通狀態(S13)。具體而言，基於電阻元件141(參照圖16)之兩端間之電壓差(Vcs1－Vcs2)，來檢測選擇器SEL是否已成為接通狀態。圖19(f)表示出了電壓Vcs1，圖19(g)表示出了電壓Vcs2。將該電壓差(Vcs1－Vcs2)放大，自放大電路142輸出電壓Vamp。由比較電路143將該電壓Vamp與基準電壓Vref進行比較，當電壓Vamp大於基準電壓Vref時，如圖19(h)所示，自比較電路143輸出之檢測信號DET自非作用狀態轉變成作用狀態。
當檢測信號DET轉變成作用狀態時，寫入電流供給時間計測電路151a(參照圖17)如圖19(d)所示，以圖19(h)之檢測信號DET轉變成作用狀態之時間點為起點，開始計測寫入電流供給時間(S14)。即，以圖19(d)之t11時間點為起點，開始計測寫入電流供給時間。
於寫入電流供給時間判定電路151b中，對寫入電流供給時間是否已經過特定時間進行判定(S15)。
當判定出寫入電流供給時間已經過特定時間時，於圖19(d)之t12時間點，根據來自寫入電流供給停止指示電路151c之指示信號，停止自電流供給電路121a供給寫入電流(S16)。具體而言，如圖19(c)所示，根據來自寫入電流供給停止指示電路151c之指示信號，電流供給電路121a之電晶體121a2成為斷開狀態，從而停止自電流供給電路121a供給寫入電流。
接下來，參照圖20及圖21，對讀出動作時之時序控制進行說明。圖20係表示讀出動作之流程圖，圖21係表示讀出動作之時序圖。
首先，開始讀出動作，而能夠藉由電流供給電路121a進行讀出電流之供給動作(S21)。具體而言，首先，如圖21(b)所示，對電晶體121a1(參照圖13)之閘極施加讀出電流供給用之電壓VLOADR。然後，如圖21(c)所示，對電晶體121a2之閘極施加接通電壓VENBR，從而電晶體121a2轉變成接通狀態。藉由電晶體121a2成為接通狀態，使得讀出電流之供給動作能夠進行。但是，於該階段，僅能夠進行讀出電流之供給動作，選擇器SEL並未成為接通狀態，尚未開始向磁阻效應元件MTJ供給讀出電流。即，雖然已開始讀出動作，但於選擇器SEL達到接通狀態之前都屬於啟動期間，於該啟動期間尚未對磁阻效應元件MTJ供給讀出電流。
於電晶體121a2轉變成接通狀態，而能夠藉由電流供給電路121a進行讀出電流之供給動作之後，經過一定時間便實際開始供給讀出電流(S22)。具體而言，如圖21(e)所示，對記憶胞MC施加之電壓增加，如圖21(a)所示，選擇器SEL自斷開狀態轉變成接通狀態。由此，開始向磁阻效應元件MTJ供給讀出電流。
藉由對記憶胞MC供給讀出電流，電流自記憶胞MC流入至檢測電路140，於檢測電路140中利用所流入之電流來檢測選擇器SEL是否已成為接通狀態(S23)。具體而言，基於電阻元件141(參照圖16)之兩端間之電壓差(Vcs1－Vcs2)，來檢測選擇器SEL是否已成為接通狀態。圖21(f)表示出了電壓Vcs1，圖21(g)表示出了電壓Vcs2。將該電壓差(Vcs1－Vcs2)放大，自放大電路142輸出電壓Vamp。由比較電路143將該電壓Vamp與基準電壓Vref進行比較，當電壓Vamp大於基準電壓Vref時，如圖21(h)所示，自比較電路143輸出之檢測信號DET自非作用狀態轉變成作用狀態。
當檢測信號DET轉變成作用狀態時，讀出電流供給時間計測電路152a(參照圖17)如圖21(d)所示，以圖21(h)之檢測信號DET轉變成作用狀態之時間點為起點，開始計測讀出電流供給時間(S24)。即，以圖21(d)之t21時間點為起點，開始計測讀出電流供給時間。
於讀出電流供給時間判定電路152b中，對讀出電流供給時間是否已經過特定時間進行判定(S25)。
當判定出讀出電流供給時間已經過特定時間時，根據來自資料信號獲取指示電路152c之指示信號，將資料信號(V1st或V2nd)發送至感測放大器部122，獲取資料信號(S26)。即，於圖21(d)之t22時間點，讀出電流供給時間達到特定時間，由感測放大器部122獲取t22時間點之資料信號。具體而言，於t22時間點，根據來自資料信號獲取指示電路152c之指示信號，信號傳輸電路121b之傳輸閘極121b1或121b2成為接通狀態，自記憶胞MC讀出之資料信號V1st或V2nd經由傳輸閘極121b1或121b2傳輸至感測放大器部122。
如上所述地取得資料信號之後，於圖21(d)之t23時間點，根據來自讀出電流供給停止指示電路152d之指示信號，停止自電流供給電路121a供給讀出電流(S27)。具體而言，如圖21(c)所示，根據來自讀出電流供給停止指示電路152d之指示信號，電流供給電路121a之電晶體121a2成為斷開狀態，從而停止自電流供給電路121a供給讀出電流。
接下來，對成形動作時之時序控制進行說明。
成形處理係一種初始化動作，該動作使第1次之閾值電壓需高於第2次及其以後之閾值電壓之元件存在，且初次使其接通。藉由進行成形處理，來將記憶胞MC設定為適當之初始狀態。亦可想到由於成形處理中供給至記憶胞MC之電流大於寫入電流及讀出電流，故而會帶來損傷。由於成形處理中會對記憶胞MC供給較大之電流，故而希望使成形處理中對記憶胞MC供給電流之時間較上述寫入動作時及讀出動作時之電流供給時間短。
圖22係表示成形動作之流程圖。
首先，開始成形動作，而能夠藉由電流供給電路121a進行成形電流之供給動作(S31)。此時之基本動作與圖18所示之寫入動作中之步驟S11相同，從而將電晶體121a1及121a2(參照圖13)設定為接通狀態。
於能夠進行成形電流之供給動作之後，經過一定時間便與寫入動作中之步驟S12相同地，實際開始供給成形電流(S32)。
藉由對記憶胞MC供給成形電流，電流自記憶胞MC流入至檢測電路140，利用檢測電路140檢測選擇器SEL是否已成為接通狀態(S33)。此時之基本檢測動作與寫入動作中之步驟S13之動作相同。
如上所述，由於成形處理中會對記憶胞MC通入較大之電流，故而成形處理中對記憶胞MC供給電流之時間較短。因此，於檢測出選擇器SEL已成為接通狀態之後，經過較短之時間(經過較寫入動作時電流供給電路121a供給寫入電流之時間(與圖19之t11時間點到t12時間點之經過時間對應)短之時間)便停止供給成形電流(S34)。具體而言，於檢測出選擇器SEL已成為接通狀態之後不久，立即停止供給成形電流。即，不計測對記憶胞MC供給電流之時間，而是於檢測出選擇器SEL已成為接通狀態之後不久，立即停止供給成形電流。基本之停止動作與寫入動作中之步驟S16之動作相同。再者，亦可利用圖14之檢測電路側(電流汲取側)之開關Msnk來停止供給成形電流。
再者，於上述寫入動作、讀出動作及成形動作中，當利用檢測電路140未能於特定時間內檢測出選擇器SEL已成為接通狀態之情形時，利用判定電路160(參照圖3)進行錯誤判定，並進行預先規定之錯誤處理。
接下來，參照圖23所示之流程圖，對自參照讀出動作進行說明。
首先，進行第1讀出動作(S41)。即，進行記憶於對象記憶胞MC中之對象資料之讀出。該第1讀出動作利用上述讀出動作(圖20及圖21等所示之讀出動作)來進行。利用第1讀出動作，資料信號V1st經由傳輸閘極121b1(參照圖13)被發送至感測放大器部122(參照圖12)。
接下來，進行重置寫入動作(S42)。即，向對象記憶胞MC寫入參照資料。該重置寫入動作利用上述寫入動作(圖18及圖19等所示之寫入動作)來進行。
接下來，進行第2讀出動作(S43)。即，進行記憶於對象記憶胞MC中之參照資料之讀出。該第2讀出動作利用上述讀出動作(圖20及圖21等所示之讀出動作)來進行。利用第2讀出動作，資料信號V2nd經由傳輸閘極121b2被發送至感測放大器部122。
接下來，藉由將由第1讀出動作讀出之對象資料與由第2讀出動作讀出之參照資料進行比較，來判別記憶於對象記憶胞MC中之對象資料。具體而言，利用比較電路122b(參照圖12)將對象資料與參照資料進行比較。
如上所述，於本實施方式中，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點進行特定處理，故而能夠對磁阻效應元件MTJ正確地進行寫入或讀出。
利用旋轉注入所實現之磁化反轉為借助室溫之熱能即熱子(phonon)而進行之泊松過程，故而本質上為概率現象。因此，磁化反轉之寫入電流Ic之量由於熱子之影響，本質上每次施行時都會波動。其波動幅度與磁化反轉過程或寫入電流之脈衝寬度相關。認為利用旋轉注入所實現之磁阻效應元件之磁化反轉概率能夠於單純之熱活性過程中體現出來。又，於絕緣膜之可靠性方面，已知磁阻效應元件之隧道勢壘層之可靠性與電流或電壓及施加時間相關。又，關於選擇器之通斷時間，表現為概率性現象。
自上述內容可知，於由磁阻效應元件等阻變記憶元件與選擇器構成記憶胞之記憶體裝置中，正確之時間控制較為重要。於本實施方式中，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點進行特定處理，故而能夠進行正確之時間控制。
即，於寫入動作中，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點，控制截至停止自電流供給電路121a供給寫入電流為止之時間，故而如下所述，能夠以正確之時序結束寫入。
一般而言，記憶胞MC之特性存在差異，故而於開始寫入動作之後截至選擇器SEL實際轉變成接通狀態為止之時間上亦會產生差異。因此，於以開始寫入動作之時間點(例如，對圖13之電晶體121a2施加接通信號之時間點)為起點而規定了寫入時間之情形時，由於截至選擇器SEL轉變成接通狀態為止之時間之差異，對磁阻效應元件MTJ之寫入電流供給時間上亦會產生差異。因此，有的記憶胞MC中，會有寫入時間於對磁阻效應元件MTJ之寫入完成之前結束，從而產生寫入不良之可能。另一方面，若為了防止寫入不良而使寫入時間變長，則寫入動作花費之時間變長，會導致處理速度降低。
於本實施方式中，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點，控制截至停止供給寫入電流為止之時間，故而能夠使對磁阻效應元件MTJ供給寫入電流之時間固定，從而能夠抑制寫入不良之產生及處理速度之降低。
又，於讀出動作中，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點，控制截至資料信號獲取電路(感測放大器122)取得資料信號為止之時間，故而如下所述，能夠以正確之時序取得資料信號。
如上所述，記憶胞MC之特性存在差異。故而，於開始讀出動作之後截至選擇器SEL實際轉變成接通狀態為止之時間上亦會產生差異。因此，於以開始讀出動作之時間點(例如，對圖13之電晶體121a2施加接通信號之時間點)為起點而規定了截至取得資料信號為止之時間之情形時，由於截至選擇器SEL轉變成接通狀態為止之時間之差異，對磁阻效應元件MTJ之讀出電流供給時間上亦會產生差異。因此，有的記憶胞MC中，會有讀出時間於自磁阻效應元件MTJ讀出之資料信號穩定化之前結束，從而產生讀出不良之可能。另一方面，若為了防止讀出不良而使讀出時間變長，則讀出動作花費之時間變長，會導致處理速度降低。
於本實施方式中，以利用檢測電路140檢測出選擇器SEL已成為接通狀態時為起點，控制截至取得資料信號為止之時間，故而能夠使對磁阻效應元件MTJ供給讀出電流直至取得資料信號為止之時間固定，從而能夠抑制讀出不良之產生及處理速度之降低。
又，於本實施方式中，檢測電路140設置於供流經記憶胞MC之電流流入之一側(汲取側)，故而能夠正確地檢測出選擇器SEL已成為接通狀態。即，於本實施方式中，利用檢測電路140檢測流經接通狀態之選擇器SEL之電流，故而能夠確實地檢測出選擇器SEL已成為接通狀態。
再者，於上述實施方式中，使用磁阻效應元件作為阻變記憶元件，但是亦可使用例如PCM(Phase Change Material，相變材料)元件(相變記憶元件)等其他阻變記憶元件。
又，於上述實施方式中，使用具有圖9所示之特性之選擇器作為開關元件，但是亦可使用具有開關功能(具有接通狀態及斷開狀態)之其他開關元件。
對本發明之幾個實施方式進行了說明，但該等實施方式係作為示例而提出者，並非意圖限定發明之範圍。該等新穎之實施方式能夠以其他各種方式來實施，能夠於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施方式及其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其等同之範圍內。  [相關申請案]
本申請案享有以日本專利申請案2020-050836號(申請日：2020年3月23日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
10:記憶體裝置 20:記憶體控制器 21:主機介面 22:資料緩衝器 23:暫存器 24:CPU 25:設備介面 26:ECC電路 30:記憶體系統 40:主機 100:芯電路 110:記憶胞陣列 111:子記憶胞陣列 112:陣列部 113:行開關電路 114:列開關電路 120:讀出/寫入電路 121:預電路部 121a:電流供給電路 121a1,121a2:電晶體 121b:信號傳輸電路 121b1,121b2:傳輸閘極 122:感測放大器部(資料信號獲取電路) 122a:放大電路 122b:比較電路 130:頁緩衝器 140:檢測電路 141:電阻元件 142:放大電路 143:比較電路 150:控制電路 151:寫入控制電路 151a:寫入電流供給時間計測電路 151b:寫入電流供給時間判定電路 151c:寫入電流供給停止指示電路 152:讀出控制電路 152a:讀出電流供給時間計測電路 152b:讀出電流供給時間判定電路 152c:資料信號獲取指示電路 152d:讀出電流供給停止指示電路 153:成形控制電路 153a:成形電流供給停止指示電路 160:判定電路 200:周邊電路 201:行解碼器 202:列解碼器 203:指令位址輸入電路 204:控制器 205:I/O電路 GBL:全域位元線 GSL:全域源極線 LBL:局域位元線 LSL:局域源極線 MC:記憶胞 MTJ:磁阻效應元件(阻變記憶元件) SEL:選擇器(開關元件)
圖1係表示包含實施方式之記憶體裝置之記憶體系統之構成之方塊圖。 圖2係表示實施方式之記憶體裝置之構成之方塊圖。 圖3係表示實施方式之記憶體裝置中之芯電路之構成之方塊圖。 圖4係表示實施方式之記憶體裝置中之記憶胞陣列之構成之方塊圖。 圖5係模式性地表示實施方式之記憶體裝置中之陣列部之構成之電路圖。 圖6係模式性地表示實施方式之記憶體裝置中之陣列部之更具體構成之立體圖。 圖7係表示實施方式之記憶體裝置中之磁阻效應元件及選擇器之構成及功能之一例之圖。 圖8係表示實施方式之記憶體裝置中之磁阻效應元件及選擇器之構成及功能之另一例之圖。 圖9係模式性地表示實施方式之記憶體裝置中之選擇器之電流-電壓特性之圖。 圖10係模式性地表示實施方式之記憶體裝置中之磁阻效應元件與選擇器之串聯連接之電流-電壓特性之圖。 圖11係對實施方式之記憶體裝置中之記憶胞之選擇方法進行表示之圖。 圖12係表示實施方式之記憶體裝置中之讀出/寫入電路及頁緩衝器之構成之方塊圖。 圖13係表示實施方式之記憶體裝置中之預電路部之構成之電路圖。 圖14係表示實施方式之記憶體裝置中之電流供給電路、磁阻效應元件及選擇器之等效電路之圖。 圖15係表示實施方式之記憶體裝置中之感測放大器部內之放大電路之具體構成之電路圖。 圖16係表示實施方式之記憶體裝置中之檢測電路之構成之圖。 圖17係表示實施方式之記憶體裝置中之控制電路之功能性構成之方塊圖。 圖18係表示實施方式之記憶體裝置中之寫入動作之流程圖。 圖19(a)～(h)係表示實施方式之記憶體裝置中之寫入動作之時序圖。 圖20係表示實施方式之記憶體裝置中之讀出動作之流程圖。 圖21(a)～(h)係表示實施方式之記憶體裝置中之讀出動作之時序圖。 圖22係表示實施方式之記憶體裝置中之成形動作之流程圖。 圖23係對實施方式之記憶體裝置中之自參照讀出動作進行表示之流程圖。
100:芯電路
110:記憶胞陣列
120:讀出/寫入電路
130:頁緩衝器
140:檢測電路
150:控制電路
160:判定電路

Claims (13)

  1. 一種記憶體裝置，其特徵在於具備： 第1配線，其於第1方向延伸； 第2配線，其於與上述第1方向交叉之第2方向延伸； 記憶胞，其連接於上述第1配線與上述第2配線之間，且包含根據電阻狀態而記憶資料之阻變記憶元件、及串聯連接於上述阻變記憶元件之開關元件； 電流供給電路，其於對上述阻變記憶元件寫入資料時，向上述阻變記憶元件及上述開關元件供給寫入電流； 檢測電路，其於能夠藉由上述電流供給電路進行寫入電流之供給動作之後，檢測上述開關元件是否已成為接通狀態；以及 控制電路，其以由上述檢測電路檢測出上述開關元件已成為接通狀態時為起點，控制截至停止自上述電流供給電路供給寫入電流為止之時間。
  2. 如請求項1之記憶體裝置，其中 上述控制電路於自上述起點經過了特定時間時，控制上述電流供給電路而令其停止供給上述寫入電流。
  3. 如請求項2之記憶體裝置，其中 上述電流供給電路於對上述記憶胞進行成形處理時，向上述阻變記憶元件及上述開關元件供給成形電流， 上述檢測電路於能夠藉由上述電流供給電路進行成形電流之供給動作之後，檢測上述開關元件是否已成為接通狀態， 上述控制電路於上述開關元件基於上述成形電流之供給而成為接通狀態之後，以由上述檢測電路檢測出上述開關元件已成為接通狀態時為起點，控制上述電流供給電路而令其停止供給上述成形電流。
  4. 如請求項1之記憶體裝置，其中 於對上述記憶胞進行成形處理時，上述電流供給電路向上述阻變記憶元件及上述開關元件供給成形電流， 於能夠藉由上述電流供給電路進行成形電流之供給動作之後，上述檢測電路檢測上述開關元件是否已成為接通狀態， 於上述開關元件基於上述成形電流之供給而成為接通狀態後，上述控制電路立即以由上述檢測電路檢測出上述開關元件已成為接通狀態時為起點，控制上述檢測電路而令其停止供給上述成形電流。
  5. 一種記憶體裝置，其特徵在於具備： 第1配線，其於第1方向延伸； 第2配線，其於與上述第1方向交叉之第2方向延伸； 記憶胞，其連接於上述第1配線與上述第2配線之間，且包含根據電阻狀態而記憶資料之阻變記憶元件、及串聯連接於上述阻變記憶元件之開關元件； 電流供給電路，其於自上述阻變記憶元件讀出資料時，向上述阻變記憶元件及上述開關元件供給讀出電流； 資料信號獲取電路，其獲取資料信號，該資料信號係與記憶於上述阻變記憶元件中之資料對應之資料信號，且係藉由上述讀出電流之供給而獲得； 檢測電路，其於能夠藉由上述電流供給電路進行讀出電流之供給動作之後，檢測上述開關元件是否已成為接通狀態；以及 控制電路，其以由上述檢測電路檢測出上述開關元件已成為接通狀態時為起點，控制截至上述資料信號獲取電路取得上述資料信號為止之時間。
  6. 如請求項5之記憶體裝置，其中 上述控制電路於自上述起點經過了特定時間時，控制上述資料信號獲取電路而令其獲取上述資料信號。
  7. 如請求項5之記憶體裝置，其中 於上述資料信號獲取電路取得上述資料信號之後，上述控制電路控制上述電流供給電路而令其停止供給上述讀出電流。
  8. 如請求項1或5之記憶體裝置，其中 上述檢測電路將基於通過上述阻變記憶元件及上述開關元件之電流之值與基準值進行比較，而檢測上述開關元件是否已成為接通狀態。
  9. 如請求項1或5之記憶體裝置，其中 上述檢測電路相對於上述記憶胞之串聯連接2端子，設置於與上述電流供給電路為相反側之電流汲取側。
  10. 如請求項1或5之記憶體裝置，其中 上述檢測電路具備電流阻斷開關，且相對於上述記憶胞之串聯連接2端子，設置於與上述電流供給電路為相反側之電流汲取側，於檢測出電流時控制電流阻斷開關。
  11. 如請求項1或5之記憶體裝置，其中更具備： 判定電路，其判定未能由上述檢測電路檢測出上述開關元件已成為接通狀態。
  12. 如請求項1或5之記憶體裝置，其中 上述阻變記憶元件為磁阻效應元件。
  13. 如請求項1或5之記憶體裝置，其中 上述開關元件具有如下特性：當施加於2端子間之電壓增加而達到第1電壓時，自斷開狀態轉變成接通狀態，當施加於2端子間之電壓減少而達到低於上述第1電壓之第2電壓時，自接通狀態轉變成斷開狀態。
TW109125551A 2020-03-23 2020-07-29 記憶體裝置 TWI768416B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020050836A JP2021149992A (ja) 2020-03-23 2020-03-23 記憶装置
JP2020-050836 2020-03-23

Publications (2)

Publication Number Publication Date
TW202137205A true TW202137205A (zh) 2021-10-01
TWI768416B TWI768416B (zh) 2022-06-21

Family

ID=77748194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125551A TWI768416B (zh) 2020-03-23 2020-07-29 記憶體裝置

Country Status (4)

Country Link
US (1) US11264072B2 (zh)
JP (1) JP2021149992A (zh)
CN (1) CN113436663B (zh)
TW (1) TWI768416B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230267981A1 (en) * 2022-02-22 2023-08-24 Sandisk Technologies Llc Cross-point array ihold read margin improvement

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052895B2 (ja) * 2002-08-07 2008-02-27 シャープ株式会社 メモリセル情報の読み出し回路および半導体記憶装置
JP4034279B2 (ja) * 2004-03-03 2008-01-16 ローム株式会社 電流検出回路、負荷駆動回路、及び記憶装置
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4621231B2 (ja) * 2007-06-29 2011-01-26 富士通テン株式会社 電源保護装置及び電子制御装置
JP2009271999A (ja) 2008-05-07 2009-11-19 Toshiba Corp 抵抗変化メモリ装置
JP5214566B2 (ja) 2009-09-02 2013-06-19 株式会社東芝 抵抗変化メモリ装置
US9082496B2 (en) * 2013-02-07 2015-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory
US9595311B2 (en) * 2014-08-13 2017-03-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102533229B1 (ko) * 2015-11-27 2023-05-17 삼성전자주식회사 상대 주소를 사용하는 메모리 장치의 접근 방법
KR102388605B1 (ko) 2015-12-01 2022-04-21 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 전자 장치
TWI600009B (zh) 2016-11-04 2017-09-21 財團法人工業技術研究院 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
JP2018156697A (ja) * 2017-03-15 2018-10-04 東芝メモリ株式会社 半導体記憶装置
JP2020009514A (ja) * 2018-07-11 2020-01-16 キオクシア株式会社 メモリデバイス
KR102559577B1 (ko) * 2018-08-08 2023-07-26 삼성전자주식회사 저항성 메모리 장치
JP2020161201A (ja) 2019-03-27 2020-10-01 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
CN113436663A (zh) 2021-09-24
US20210295890A1 (en) 2021-09-23
CN113436663B (zh) 2024-04-05
TWI768416B (zh) 2022-06-21
US11264072B2 (en) 2022-03-01
JP2021149992A (ja) 2021-09-27

Similar Documents

Publication Publication Date Title
USRE48178E1 (en) Semiconductor memory device
US8400824B2 (en) Non-volatile memory device and method for controlling the same
EP2972873B1 (en) Selective self-reference read
US20150262701A1 (en) Nonvolatile memory
US9589621B2 (en) Resistance change memory
US11869588B2 (en) Three-state programming of memory cells
US7370260B2 (en) MRAM having error correction code circuitry and method therefor
US10741233B2 (en) Semiconductor memory device
TWI768787B (zh) 記憶體裝置以及感測放大器修整方法
US10204700B1 (en) Memory systems and methods of operating semiconductor memory devices
TWI781604B (zh) 記憶體設備及操作記憶體之方法
TWI613666B (zh) 記憶體裝置
US20150261602A1 (en) Resistance change memory
TWI768416B (zh) 記憶體裝置
TWI782302B (zh) 半導體記憶裝置
TW201715532A (zh) 記憶體裝置與其控制方法
US7154775B2 (en) Magnetic random access memory
CN112927736B (zh) 磁性随机存储器之读写电路
TW202020875A (zh) 半導體記憶裝置
CN111951876B (zh) 具有写检测功能和动态冗余的mram芯片及其数据读写方法
CN111899783B (zh) 一种利用写检测的高速mram芯片及其数据读写方法
WO2023226235A1 (zh) 磁性存储器及其读写方法、存储装置