CN113436663B - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN113436663B
CN113436663B CN202010817698.1A CN202010817698A CN113436663B CN 113436663 B CN113436663 B CN 113436663B CN 202010817698 A CN202010817698 A CN 202010817698A CN 113436663 B CN113436663 B CN 113436663B
Authority
CN
China
Prior art keywords
current
circuit
switching element
turned
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010817698.1A
Other languages
English (en)
Other versions
CN113436663A (zh
Inventor
滝泽亮介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN113436663A publication Critical patent/CN113436663A/zh
Application granted granted Critical
Publication of CN113436663B publication Critical patent/CN113436663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Vehicle Body Suspensions (AREA)
  • Valve Device For Special Equipments (AREA)

Abstract

实施方式提供一种能够对阻变存储元件正确地进行读出或写入的存储装置。实施方式的存储装置具备：第1配线；第2配线；存储单元，连接于第1配线与第2配线之间，且包含根据电阻状态存储数据的阻变存储元件、及串联连接于阻变存储元件的开关元件；电流供给电路，在对阻变存储元件写入数据时，向阻变存储元件及开关元件供给写入电流；检测电路(140)，在电流供给电路能够进行写入电流的供给动作之后，检测开关元件是否已成为接通状态；以及控制电路(150)，以利用检测电路检测出开关元件已成为接通状态时为起点，控制截至停止从电流供给电路供给写入电流为止的时间。

Description

存储装置
[相关申请案]
本申请案享有以日本专利申请案2020-050836号(申请日：2020年3月23日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式涉及一种存储装置。
背景技术
已提出将包含阻变存储元件及开关元件的多个存储单元集成在半导体衬底上而形成的存储装置。
发明内容
本发明要解决的问题在于，提供一种能够对阻变存储元件正确地进行读出或写入的存储装置。
实施方式的存储装置具备：第1配线，在第1方向延伸；第2配线，在与所述第1方向交叉的第2方向延伸；存储单元，连接于所述第1配线与所述第2配线之间，且包含根据电阻状态存储数据的阻变存储元件、及串联连接于所述阻变存储元件的开关元件；电流供给电路，在对所述阻变存储元件写入数据时，向所述阻变存储元件及所述开关元件供给写入电流；检测电路，在所述电流供给电路能够进行写入电流的供给动作之后，检测所述开关元件是否已成为接通状态；以及控制电路，以利用所述检测电路检测出所述开关元件已成为接通状态时为起点，控制截至停止从所述电流供给电路供给写入电流为止的时间。
附图说明
图1是表示包含实施方式的存储装置的存储器系统的构成的框图。
图2是表示实施方式的存储装置的构成的框图。
图3是表示实施方式的存储装置中的芯电路的构成的框图。
图4是表示实施方式的存储装置中的存储单元阵列的构成的框图。
图5是示意性地表示实施方式的存储装置中的阵列部的构成的电路图。
图6是示意性地表示实施方式的存储装置中的阵列部的更具体构成的立体图。
图7是表示实施方式的存储装置中的磁阻效应元件及选择器的构成及功能的一例的图。
图8是表示实施方式的存储装置中的磁阻效应元件及选择器的构成及功能的另一例的图。
图9是示意性地表示实施方式的存储装置中的选择器的电流-电压特性的图。
图10是示意性地表示实施方式的存储装置中的磁阻效应元件与选择器的串联连接的电流-电压特性的图。
图11是对实施方式的存储装置中的存储单元的选择方法进行表示的图。
图12是表示实施方式的存储装置中的读出/写入电路及页缓冲器的构成的框图。
图13是表示实施方式的存储装置中的预电路部的构成的电路图。
图14是表示实施方式的存储装置中的电流供给电路、磁阻效应元件及选择器的等效电路的图。
图15是表示实施方式的存储装置中的感测放大器部内的放大电路的具体构成的电路图。
图16是表示实施方式的存储装置中的检测电路的构成的图。
图17是表示实施方式的存储装置中的控制电路的功能性构成的框图。
图18是表示实施方式的存储装置中的写入动作的流程图。
图19(a)～(h)是表示实施方式的存储装置中的写入动作的时序图。
图20是表示实施方式的存储装置中的读出动作的流程图。
图21(a)～(h)是表示实施方式的存储装置中的读出动作的时序图。
图22是表示实施方式的存储装置中的成形动作的流程图。
图23是对实施方式的存储装置中的自参照读出动作进行表示的流程图。
具体实施方式
以下，参照附图对实施方式进行说明。
图1是表示包含本实施方式的存储装置(非易失性存储装置)的存储器系统的构成的框图。
图1所示的存储器系统30包含存储装置10及存储器控制器20。
存储器控制器20基于来自个人计算机等主机40的命令，对存储装置10进行数据的读出及写入。
存储器控制器20包含主机接口(主机I/F)21、数据缓冲器22、寄存器23、CPU(Central Processing Unit，中央处理器)24、设备接口(设备I/F)25及ECC(Error Checkand Correction，错误检查与校正)电路26。
主机接口21连接于主机40，经由主机接口21在主机40与存储器系统30之间进行数据的发送及接收。
数据缓冲器22暂时存储经由主机接口21从主机40发送至存储器系统30的数据。另外，数据缓冲器22暂时存储经由主机接口21从存储器系统30发送至主机40的数据。数据缓冲器22既可以为易失性的存储器，也可以为非易失性的存储器。
寄存器23存储由CPU24执行的设定信息、指令及状态等。寄存器23既可以为易失性的存储器，也可以为非易失性的存储器。
CPU24掌管存储器系统30整体的动作，例如，根据从主机40接收到的指令对存储装置10执行特定处理。
设备接口25在存储器控制器20与存储装置10之间进行各种信号的收发。
ECC电路26经由数据缓冲器22接收从主机40接收到的写入数据，并对写入数据附加错误校正码。ECC电路26将附加了错误校正码的写入数据供给至数据缓冲器22或设备接口25。
另外，ECC电路26从存储装置10经由设备接口25接收数据，并对所接收到的数据是否存在错误进行判定。ECC电路26在判定出所接收到的数据存在错误的情况下，使用错误校正码对所接收到的数据进行错误校正处理。ECC电路26将经过错误校正处理的数据供给至数据缓冲器22或设备接口25。
图2是表示本实施方式的存储装置10的构成的框图。
图2所示的存储装置10包含芯电路100及周边电路200。
周边电路200包含列解码器201、行解码器202、指令地址输入电路203、控制器204及I/O(Input/Output，输入输出)电路205。
列解码器201基于外部控制信号，识别指令地址信号CA所表示的指令或地址，控制位线(全域位线、局域位线)的选择。
行解码器202将从指令地址输入电路203供给的指令地址信号CA的地址解码。具体来说，行解码器202构成为在进行数据的读出或写入时，基于解码所得的行地址，对所选择的源极线(全域源极线、局域源极线)施加电压。
从存储器控制器20向指令地址输入电路203输入各种外部控制信号(芯片选择信号CS、时钟信号CK、时钟使能信号CKE、指令地址信号CA等)。指令地址输入电路203将指令地址信号CA传送至控制器204。
控制器204识别指令与地址，控制存储装置10。
I/O电路205暂时保存经由数据线DQ从存储器控制器20输入的输入数据、或从所选择的存储体(bank)读出的输出数据。输入数据写入至所选择的存储体的存储单元。
图3是表示芯电路100的构成的框图。
如图3所示，芯电路100包含存储单元阵列110、读出/写入电路120、页缓冲器130、检测电路140、控制电路150及判定电路160。
以下，参照图4～图11，对存储单元阵列110的构成及由存储单元阵列110进行的动作等进行说明。
图4是表示存储单元阵列110的构成的框图。
存储单元阵列110包含呈阵列状(矩阵状)配置的多个子存储单元阵列111。各子存储单元阵列111包含阵列部(矩阵部)112、列开关电路(CSWC)113及行开关电路(RSWC)114。
阵列部112包含呈阵列状(矩阵状)配置在半导体衬底上的多个存储单元。列开关电路113基于来自列解码器201的信号来控制全域位线GBL与局域位线LBL之间的连接。行开关电路114基于来自行解码器202的信号来控制全域源极线GSL与局域源极线LSL之间的连接。
图5是示意性地表示阵列部112的构成的电路图。
阵列部112如上所述，包含呈阵列状(矩阵状)配置在半导体衬底上的多个存储单元MC。存储单元MC的一端连接于局域位线LBL，存储单元MC的另一端连接于局域源极线LSL。
图6是示意性地表示阵列部112的更具体构成的立体图。
阵列部112包含在X方向延伸的局域源极线LSL、在与X方向交叉的Y方向延伸的局域位线LBL、以及连接于局域源极线LSL与局域位线LBL之间的存储单元MC。各存储单元MC包含磁阻效应元件(阻变存储元件)MTJ、以及串联连接于磁阻效应元件MTJ的选择器(开关元件)SEL。
此外，图6所示的例子中，在局域位线LBL连接着磁阻效应元件MTJ且在局域源极线LSL连接着选择器SEL，但也可以在局域位线LBL连接选择器SEL且在局域源极线LSL连接磁阻效应元件MTJ。另外，图6所示的例子中，局域位线LBL设置在上层侧且局域源极线LSL设置在下层侧，但也可以为局域位线LBL设置在下层侧且局域源极线LSL设置在上层侧。另外，图6所示的例子中，磁阻效应元件MTJ设置在上层侧且选择器SEL设置在下层侧，但也可以为磁阻效应元件MTJ设置在下层侧且选择器SEL设置在上层侧。
图7是表示磁阻效应元件MTJ及选择器SEL的构成及功能的一例的图。
磁阻效应元件MTJ为非易失性的阻变存储元件。磁阻效应元件MTJ根据其电阻状态来存储数据，包含自由层(存储层)F、引脚层(参照层)P、以及设置在自由层F与引脚层P之间的隧道势垒层B。自由层F为具有可变的磁化方向的铁磁性层，引脚层P为具有固定的磁化方向的铁磁性层。隧道势垒层B为由绝缘材料形成的非磁性层。此外，所谓可变的磁化方向，是指相对于特定的写入电流，磁化方向改变。另外，所谓固定的磁化方向，是指相对于特定的写入电流，磁化方向不变。
在自由层F的磁化方向相对于引脚层P的磁化方向为平行(parallel)时，磁阻效应元件MTJ为低电阻状态，在自由层F的磁化方向相对于引脚层P的磁化方向为反平行(antiparallel)时，磁阻效应元件MTJ为高电阻状态。因此，磁阻效应元件MTJ能够根据电阻状态(低电阻状态、高电阻状态)来存储二进制数据。另外，磁阻效应元件MTJ是根据写入电流的方向而被设定为低电阻状态或高电阻状态的。也就是说，如果向A1的方向流通电流那么磁阻效应元件MTJ被设定为高电阻状态(反平行状态)，如果向A2的方向流通电流那么磁阻效应元件MTJ被设定为低电阻状态(平行状态)。
此外，在图7的例子中，将磁阻效应元件MTJ被设定为高电阻状态的情况规定为数据“1”，将磁阻效应元件MTJ被设定为低电阻状态的情况规定为数据“0”，也可以反之将磁阻效应元件MTJ被设定为高电阻状态的情况规定为数据“0”，将磁阻效应元件MTJ被设定为低电阻状态的情况规定为数据“1”。
图8是表示磁阻效应元件MTJ及选择器SEL的构成及功能的另一例的图。在图7所示的例子中，自接近选择器SEL的一侧起依次积层着自由层F、隧道势垒层B及引脚层P，但在图8所示的例子中，自接近选择器SEL的一侧起依次积层着引脚层P、隧道势垒层B及自由层F。在图8的例子中，如果向B1的方向流通电流那么磁阻效应元件MTJ被设定为高电阻状态(反平行状态)，如果向B2的方向流通电流那么磁阻效应元件MTJ被设定为低电阻状态(平行状态)。
选择器SEL为2端子型开关元件。在施加至2端子间的电压小于阈值的情况下，该开关元件为高电阻状态，例如为电不导通状态。在施加至2端子间的电压为阈值以上的情况下，该开关元件为低电阻状态，例如为电导通状态。
图9是示意性地表示选择器SEL的电流-电压特性的图。横轴为施加至选择器SEL的电压(线性标度)，纵轴为在选择器SEL中流通的电流(对数标度)。
首先，对使向选择器SEL施加的电压变化的情况下的特性进行说明。当随着向选择器SEL施加的电压增加，电流增加(箭头C1)，从而施加电压达到电压Vsel(第1电压)时，电流从Isell向Iselh急剧地增加(箭头C2)，选择器SEL成为接通状态。另外，当施加电压减少而达到电压Vhold(第2电压)时，电流从Iholdh急剧地减少(箭头C3)，选择器SEL成为断开状态。当施加电压进一步减少时，电流向Iholdl减少(箭头C4)。
接下来，对使向选择器SEL供给的电流变化的情况下的特性进行说明。当选择器的电压以直至选择器SEL的电流从Iss达到Isell为止的方式增加，从而选择器SEL的电流达到Isell时，在电流成为Iholdh之前，电压从Vsel减少至Vhold(箭头C5)。当电流达到Iholdh时，电压再次增加(箭头C6)。
图10是示意性地表示磁阻效应元件MTJ与选择器SEL的串联连接的电流-电压特性的图。横轴为对磁阻效应元件MTJ与选择器SEL的串联连接施加的电压(线性标度)，纵轴为在磁阻效应元件MTJ与选择器SEL的串联连接中流通的电流(对数标度)。另外，虚线(P)为磁阻效应元件MTJ为平行状态(低电阻状态)的情况下的特性，实线(AP)为磁阻效应元件MTJ为反平行状态(高电阻状态)的情况下的特性。
如图10所示，在选择器SEL为断开状态时，与磁阻效应元件MTJ的电阻相比，选择器SEL的电阻充分大，所以在磁阻效应元件MTJ为低电阻状态(P状态)时的特性与磁阻效应元件MTJ为高电阻状态(AP状态)时的特性之间实质上并无差异。另一方面，在选择器SEL为接通状态时，选择器SEL的电阻变小，所以在磁阻效应元件MTJ为低电阻状态(P状态)时的特性与磁阻效应元件MTJ为高电阻状态(AP状态)时的特性之间产生差异。具体来说，在选择器SEL为接通状态且施加电压为Vhold的情况下，磁阻效应元件MTJ为低电阻状态(P状态)时流通电流Iholdp，磁阻效应元件MTJ为高电阻状态(AP状态)时流通电流Iholdap。
图11是对存储单元MC的选择方法进行表示的图。
通过选择所期望的存储单元MC，能够使所期望的存储单元MC中包含的选择器SEL成为接通状态，而经由接通状态的选择器SEL对所期望的存储单元MC中包含的磁阻效应元件MTJ进行写入或读出。
在选择由圆圈包围的中央的存储单元MC(选择对象存储单元MC)的情况下，通过对连接于选择对象存储单元MC的局域源极线LSL(选择LSL)与连接于选择对象存储单元MC的局域位线LBL(选择LBL)之间施加特定的阈值电压(Vth)以上的电压，能够使选择对象存储单元MC中所包含的选择器SEL成为接通状态，而对选择对象存储单元MC中所包含的磁阻效应元件MTJ进行写入或读出。
例如，对选择LSL施加电压0(零)且对选择LBL施加电压VON，对非选择LSL及非选择LBL施加电压(VON/2)。在该情况下，仅对选择对象存储单元MC施加接通电压(VON)，对其它存储单元MC则不施加电压(电压零)或施加半选择电压(VON/2)。通过使接通电压(VON)大于特定的阈值电压Vth，使半选择电压(VON/2)小于特定的阈值电压Vth，能够仅对选择对象存储单元MC进行选择。
返回至图3的说明，读出/写入电路120对所选择的存储单元MC进行读出或写入。页缓冲器130暂时保存从存储单元MC读出的数据及要向存储单元MC写入的数据。
以下，参照图12～图15，对读出/写入电路120的构成及由读出/写入电路120进行的动作等进行说明。
图12是表示读出/写入电路120及页缓冲器130的构成的框图。
读出/写入电路120包含预电路部121及感测放大器部122。预电路部121包含电流供给电路121a及信号传输电路121b。另外，感测放大器部122包含放大电路122a及比较电路122b，作为数据信号获取电路发挥功能。
图13是表示预电路部121的构成的电路图。具体来说，是表示预电路部121中所包含的电流供给电路121a及信号传输电路121b的构成的电路图。
电流供给电路121a向所选择的存储单元MC中包含的磁阻效应元件MTJ及选择器SEL的串联连接供给电流。具体来说，电流供给电路121a将对磁阻效应元件MTJ写入数据时的写入电流、从磁阻效应元件MTJ读出数据时的读出电流、及对存储单元MC进行成形处理时的成形电流供给至串联连接的磁阻效应元件MTJ及选择器SEL。
电流供给电路121a作为对存储单元MC供给恒定电流的恒定电流电路发挥功能，由晶体管121a1及121a2构成。通过控制晶体管121a1的栅极电压VLOAD的大小，来控制供给至存储单元MC的电流的大小。具体来说，以写入电流比读出电流大、成形电流比写入电流大的方式，调整栅极电压VLOAD的大小。在晶体管121a1串联连接着晶体管121a2，通过控制晶体管121a2的栅极电压VENB来使晶体管121a2成为接通状态，而从晶体管121a1经由晶体管121a2向存储单元MC供给恒定电流。
信号传输电路121b将从存储单元MC读出的数据信号(与存储在磁阻效应元件MTJ中的数据对应的信号)传输至图12的感测放大器部122，且其由传输栅极121b1及121b2构成。通过使传输栅极121b1成为接通状态，而将从存储单元MC读出的数据信号V1st经由传输栅极121b1传输至感测放大器部122，通过使传输栅极121b2成为接通状态，而将从存储单元MC读出的数据信号V2nd经由传输栅极121b2传输至感测放大器部122。此外，数据信号V1st及V2nd分别与自参照读出动作中的第1次及第2次读出信号对应。
自参照读出是通过依次进行第1读出动作、写入动作及第2读出动作来判别存储在磁阻效应元件MTJ中的数据的读出方法。
首先，在第1读出动作中，将存储在作为读出对象的存储单元MC(对象存储单元MC)中的对象数据(与高电阻状态对应的数据或与低电阻状态对应的数据)读出。接着，向对象存储单元MC写入高电阻状态及低电阻状态其中一者的数据(参照数据)。然后，在第2读出动作中，将写入至对象存储单元MC的参照数据读出。
如果在第1读出动作中所读出的对象数据(与所述数据信号V1st对应的数据)与在第2读出动作中所读出的参照数据(与所述数据信号V2nd对应的数据)相同，那么所读出的2个数据的数据信号(数据信号V1st及V2nd)几乎不会产生差。另一方面，如果在第1读出动作中所读出的对象数据与在第2读出动作中所读出的参照数据不同，那么所读出的2个数据的数据信号(数据信号V1st及V2nd)会产生较大的差。
在自参照读出中，通过基于所述原理，对数据信号V1st与数据信号V2nd的差是大于基准值还是小于基准值进行判定，来判别存储在对象存储单元MC中的对象数据。因此，通过进行自参照读出，即便存储单元MC间的特性存在差异，也能够正确地读出数据。
图14是表示电流供给电路121a以及存储单元MC中所包含的磁阻效应元件MTJ及选择器SEL的等效电路的图。
如果将图13所示的电流供给电路121a与存储单元MC的连接点的电压设为Vx，将从电流供给电路121a供给的恒定电流(读出电流)设为iconst，将磁阻效应元件MTJ的电阻设为Rmtj，将选择器SEL的接通电阻设为Rsel，将寄生电阻成分设为Rpara，那么以下的式子成立：
磁阻效应元件MTJ的电阻Rmtj在磁阻效应元件MTJ为低电阻状态的情况下与其为高电阻状态的情况下不同。因此，能够获得与磁阻效应元件MTJ的电阻状态(低电阻状态、高电阻状态)对应的电压Vx。该电压Vx作为数据信号V1st或V2nd发送至信号传输电路121b。也就是说，通过将读出电流iconst供给至存储单元MC所获得的信号作为数据信号V1st或V2nd发送至信号传输电路121b。
如上所述，信号传输电路121b由传输栅极121b1及121b2构成。通过使传输栅极121b1成为接通状态，来将数据信号V1st发送至感测放大器部(数据信号获取电路)122，由感测放大器部122获取数据信号V1st。另外，通过使传输栅极121b2成为接通状态，来将数据信号V2nd发送至感测放大器部(数据信号获取电路)122，由感测放大器部122获取数据信号V2nd。
图15是表示感测放大器部122内的放大电路122a的具体构成的电路图。
放大电路122a由PMOS(P-channel metal oxide semiconductor，P型金氧半导体)晶体管M12～M17及NMOS(N-channel metal oxide semiconductor，N型金氧半导体)晶体管M18～M27构成。在放大电路122a中，对晶体管M24及M26的栅极分别输入数据信号V1st及V2nd，将数据信号V1st及V2nd放大而产生数据输出信号DO及DOB。另外，对晶体管M25及M27的栅极分别输入位移信号(偏移信号)Vshft1及Vshft2，根据数据信号V1st及V2nd赋予偏移。
如图12所示，在放大电路122a连接着比较电路122b。在比较电路122b中，对在放大电路122a中产生的数据输出信号DO及DOB的电压差进行比较，并输出比较结果。
返回至图3的说明，检测电路140在电流供给电路121a能够进行电流(写入电流、读出电流或成形电流)的供给动作之后，检测选择器SEL是否已成为接通状态。
检测电路140设置在存储单元阵列110的灌入侧。也就是说，检测电路140设置在供从电流供给电路121a供给且流经存储单元MC(磁阻效应元件MTJ及选择器SEL)的电流流入的一侧。检测电路140通过将基于流经存储单元MC(磁阻效应元件MTJ及选择器SEL)的电流的值与基准值进行比较，来检测选择器SEL是否已成为接通状态。
图16是表示检测电路140的构成的图。检测电路140包含电阻元件141、放大电路142及比较电路143。
流经存储单元MC的电流IDET流入至电阻元件141，由电阻元件141进行电流-电压转换。在选择器SEL为断开状态时，几乎不流通电流IDET，所以电阻元件141的两端间的电压差(Vcs1－Vcs2)较小。当选择器SEL成为接通状态时，电流IDET大幅增加，所以电阻元件141的两端间的电压差(Vcs1－Vcs2)也大幅增加。
由放大电路142放大电压差(Vcs1－Vcs2)，由比较电路143将放大电路142的输出电压Vamp与基准值(基准电压Vref)进行比较。也就是说，将基于流经存储单元MC的电流IDET的值(电压Vamp)与基准值(基准电压Vref)进行比较。在电压Vamp小于基准电压Vref的情况下选择器SEL为断开状态，在电压Vamp大于基准电压Vref的情况下选择器SEL为接通状态。比较结果作为检测信号DET从检测电路140输出。
来自检测电路140的检测信号DET输入至控制电路150。在控制电路150中，以利用检测电路140检测出选择器SEL已成为接通状态时为起点，进行读出/写入电路120的时序控制。具体来说，当选择器SEL从断开状态转变成接通状态时，检测信号DET从非工作状态转变成工作状态。在控制电路150中，以检测信号DET从非工作状态转变成工作状态的时间点为起点，进行读出/写入电路120的时序控制。
图17是表示控制电路150的功能性构成的框图。控制电路150包含写入控制电路151、读出控制电路152及成形控制电路153。
写入控制电路151在写入动作时，以利用检测电路140检测出选择器SEL已成为接通状态时为起点，控制截至停止从电流供给电路121a供给写入电流为止的时间。具体来说，写入控制电路151在从所述检测时间点(起点)经过特定时间时，以电流供给电路121a停止供给写入电流的方式进行控制。
写入控制电路151包含写入电流供给时间计测电路151a、写入电流供给时间判定电路151b及写入电流供给停止指示电路151c。
写入电流供给时间计测电路151a以利用检测电路140检测出选择器SEL已成为接通状态时(检测信号DET从非工作状态转变成工作状态的时间点)为起点，计测写入电流的供给时间。写入电流供给时间判定电路151b对写入电流的供给时间是否已达到特定的经过时间进行判定。写入电流供给停止指示电路151c在判定出写入电流的供给时间已达到特定时间时，以停止供给写入电流的方式控制电流供给电路121a。
读出控制电路152在读出动作时，以利用检测电路140检测出选择器SEL已成为接通状态时为起点，控制截至感测放大器部(数据信号获取电路)122取得数据信号为止的时间。具体来说，读出控制电路152在从所述检测时间点(起点)经过特定时间时，以感测放大器部(数据信号获取电路)122获取来自存储单元MC的数据信号的方式进行控制，并在取得数据信号之后，以电流供给电路121a停止供给读出电流的方式进行控制。
读出控制电路152包含读出电流供给时间计测电路152a、读出电流供给时间判定电路152b、数据信号获取指示电路152c及读出电流供给停止指示电路152d。
读出电流供给时间计测电路152a以利用检测电路140检测出选择器SEL已成为接通状态时(检测信号DET从非工作状态转变成工作状态的时间点)为起点，计测读出电流的供给时间。读出电流供给时间判定电路152b对读出电流的供给时间是否已达到特定的经过时间进行判定。数据信号获取指示电路152c在判定出读出电流的供给时间已达到特定时间时，以感测放大器部(数据信号获取电路)122获取来自存储单元MC的数据信号的方式进行指示。读出电流供给停止指示电路152d在感测放大器部122取得数据信号之后，以停止供给读出电流的方式控制电流供给电路121a。
成形控制电路153在选择器SEL基于成形电流的供给而成为接通状态之后，以经过较短的时间(经过比写入动作时电流供给电路121a供给写入电流的时间(特定时间)短的时间)便停止供给成形电流的方式控制电流供给电路121a。具体来说，成形控制电路153在选择器SEL成为接通状态之后不久，立即以停止供给成形电流的方式控制电流供给电路121a。成形控制电路153包含成形电流供给停止指示电路153a，利用成形电流供给停止指示电路153a，以停止供给成形电流的方式控制电流供给电路121a。
首先，参照图18及图19，对写入动作时的时序控制进行说明。图18是表示写入动作的流程图，图19是表示写入动作的时序图。
首先，开始写入动作，从而电流供给电路121a能够进行写入电流的供给动作(S11)。具体来说，首先，如图19(b)所示，对晶体管121a1(参照图13)的栅极施加写入电流供给用的电压VLOADW。然后，如图19(c)所示，对晶体管121a2的栅极施加接通电压VENBW，从而晶体管121a2转变成接通状态。通过晶体管121a2成为接通状态，使得写入电流的供给动作能够进行。但是，在该阶段，仅仅是能够进行写入电流的供给动作而已，选择器SEL并未成为接通状态，尚未开始向磁阻效应元件MTJ供给写入电流。也就是说，虽然已开始写入动作，但在选择器SEL达到接通状态之前都属于启动期间，在该启动期间尚未对磁阻效应元件MTJ供给写入电流。
在晶体管121a2转变成接通状态，从而电流供给电路121a能够进行写入电流的供给动作之后，经过一定时间便实际开始供给写入电流(S12)。具体来说，如图19(e)所示，对存储单元MC施加的电压增加，如图19(a)所示，选择器SEL从断开状态转变成接通状态。由此，开始向磁阻效应元件MTJ供给写入电流。
通过对存储单元MC供给写入电流，电流从存储单元MC流入至检测电路140，在检测电路140中利用所流入的电流来检测选择器SEL是否已成为接通状态(S13)。具体来说，基于电阻元件141(参照图16)的两端间的电压差(Vcs1－Vcs2)，来检测选择器SEL是否已成为接通状态。图19(f)表示出了电压Vcs1，图19(g)表示出了电压Vcs2。将该电压差(Vcs1－Vcs2)放大，从放大电路142输出电压Vamp。由比较电路143将该电压Vamp与基准电压Vref进行比较，当电压Vamp大于基准电压Vref时，如图19(h)所示，自比较电路143输出的检测信号DET从非工作状态转变成工作状态。
当检测信号DET转变成工作状态时，写入电流供给时间计测电路151a(参照图17)如图19(d)所示，以图19(h)的检测信号DET转变成工作状态的时间点为起点，开始计测写入电流供给时间(S14)。也就是说，以图19(d)的t11时间点为起点，开始计测写入电流供给时间。
在写入电流供给时间判定电路151b中，对写入电流供给时间是否已经过特定时间进行判定(S15)。
当判定出写入电流供给时间已经过特定时间时，在图19(d)的t12时间点，根据来自写入电流供给停止指示电路151c的指示信号，停止从电流供给电路121a供给写入电流(S16)。具体来说，如图19(c)所示，根据来自写入电流供给停止指示电路151c的指示信号，电流供给电路121a的晶体管121a2成为断开状态，从而停止从电流供给电路121a供给写入电流。
接下来，参照图20及图21，对读出动作时的时序控制进行说明。图20是表示读出动作的流程图，图21是表示读出动作的时序图。
首先，开始读出动作，从而电流供给电路121a能够进行读出电流的供给动作(S21)。具体来说，首先，如图21(b)所示，对晶体管121a1(参照图13)的栅极施加读出电流供给用的电压VLOADR。然后，如图21(c)所示，对晶体管121a2的栅极施加接通电压VENBR，从而晶体管121a2转变成接通状态。通过晶体管121a2成为接通状态，使得读出电流的供给动作能够进行。但是，在该阶段，仅仅是能够进行读出电流的供给动作而已，选择器SEL并未成为接通状态，尚未开始向磁阻效应元件MTJ供给读出电流。也就是说，虽然已开始读出动作，但在选择器SEL达到接通状态之前都属于启动期间，在该启动期间尚未对磁阻效应元件MTJ供给读出电流。
在晶体管121a2转变成接通状态，从而电流供给电路121a能够进行读出电流的供给动作之后，经过一定时间便实际开始供给读出电流(S22)。具体来说，如图21(e)所示，对存储单元MC施加的电压增加，如图21(a)所示，选择器SEL从断开状态转变成接通状态。由此，开始向磁阻效应元件MTJ供给读出电流。
通过对存储单元MC供给读出电流，电流从存储单元MC流入至检测电路140，在检测电路140中利用所流入的电流来检测选择器SEL是否已成为接通状态(S23)。具体来说，基于电阻元件141(参照图16)的两端间的电压差(Vcs1－Vcs2)，来检测选择器SEL是否已成为接通状态。图21(f)表示出了电压Vcs1，图21(g)表示出了电压Vcs2。将该电压差(Vcs1－Vcs2)放大，从放大电路142输出电压Vamp。由比较电路143将该电压Vamp与基准电压Vref进行比较，当电压Vamp大于基准电压Vref时，如图21(h)所示，自比较电路143输出的检测信号DET从非工作状态转变成工作状态。
当检测信号DET转变成工作状态时，读出电流供给时间计测电路152a(参照图17)如图21(d)所示，以图21(h)的检测信号DET转变成工作状态的时间点为起点，开始计测读出电流供给时间(S24)。也就是说，以图21(d)的t21时间点为起点，开始计测读出电流供给时间。
在读出电流供给时间判定电路152b中，对读出电流供给时间是否已经过特定时间进行判定(S25)。
当判定出读出电流供给时间已经过特定时间时，根据来自数据信号获取指示电路152c的指示信号，将数据信号(V1st或V2nd)发送至感测放大器部122，获取数据信号(S26)。也就是说，在图21(d)的t22时间点，读出电流供给时间达到特定时间，由感测放大器部122获取t22时间点的数据信号。具体来说，在t22时间点，根据来自数据信号获取指示电路152c的指示信号，信号传输电路121b的传输栅极121b1或121b2成为接通状态，从存储单元MC读出的数据信号V1st或V2nd经由传输栅极121b1或121b2传输至感测放大器部122。
如上所述地取得数据信号之后，在图21(d)的t23时间点，根据来自读出电流供给停止指示电路152d的指示信号，停止从电流供给电路121a供给读出电流(S27)。具体来说，如图21(c)所示，根据来自读出电流供给停止指示电路152d的指示信号，电流供给电路121a的晶体管121a2成为断开状态，从而停止从电流供给电路121a供给读出电流。
接下来，对成形动作时的时序控制进行说明。
成形处理是一种初始化动作，该动作使第1次的阈值电压需高于第2次及其以后的阈值电压的元件存在，且初次使其接通。通过进行成形处理，来将存储单元MC设定为适当的初始状态。也可以想到由于成形处理中供给至存储单元MC的电流大于写入电流及读出电流，所以会带来损伤。由于成形处理中会对存储单元MC供给较大的电流，所以希望使成形处理中对存储单元MC供给电流的时间比所述写入动作时及读出动作时的电流供给时间短。
图22是表示成形动作的流程图。
首先，开始成形动作，从而电流供给电路121a能够进行成形电流的供给动作(S31)。此时的基本动作与图18所示的写入动作中的步骤S11相同，从而将晶体管121a1及121a2(参照图13)设定为接通状态。
在能够进行成形电流的供给动作之后，经过一定时间便与写入动作中的步骤S12相同地，实际开始供给成形电流(S32)。
通过对存储单元MC供给成形电流，电流从存储单元MC流入至检测电路140，利用检测电路140检测选择器SEL是否已成为接通状态(S33)。此时的基本检测动作与写入动作中的步骤S13的动作相同。
如上所述，由于成形处理中会对存储单元MC通入较大的电流，所以成形处理中对存储单元MC供给电流的时间较短。因此，在检测出选择器SEL已成为接通状态之后，经过较短的时间(经过比写入动作时电流供给电路121a供给写入电流的时间(与图19的t11时间点到t12时间点的经过时间对应)短的时间)便停止供给成形电流(S34)。具体来说，在检测出选择器SEL已成为接通状态之后不久，立即停止供给成形电流。也就是说，不计测对存储单元MC供给电流的时间，而是在检测出选择器SEL已成为接通状态之后不久，立即停止供给成形电流。基本的停止动作与写入动作中的步骤S16的动作相同。此外，也可以利用图14的检测电路侧(电流灌入侧)的开关Msnk来停止供给成形电流。
此外，在所述写入动作、读出动作及成形动作中，当利用检测电路140未能在特定时间内检测出选择器SEL已成为接通状态的情况下，利用判定电路160(参照图3)进行错误判定，并进行预先规定的错误处理。
接下来，参照图23所示的流程图，对自参照读出动作进行说明。
首先，进行第1读出动作(S41)。也就是说，进行存储在对象存储单元MC中的对象数据的读出。该第1读出动作利用所述读出动作(图20及图21等所示的读出动作)来进行。利用第1读出动作，数据信号V1st经由传输栅极121b1(参照图13)被发送至感测放大器部122(参照图12)。
接下来，进行重置写入动作(S42)。也就是说，向对象存储单元MC写入参照数据。该重置写入动作利用所述写入动作(图18及图19等所示的写入动作)来进行。
接下来，进行第2读出动作(S43)。也就是说，进行存储在对象存储单元MC中的参照数据的读出。该第2读出动作利用所述读出动作(图20及图21等所示的读出动作)来进行。利用第2读出动作，数据信号V2nd经由传输栅极121b2被发送至感测放大器部122。
接下来，通过将由第1读出动作读出的对象数据与由第2读出动作读出的参照数据进行比较，来判别存储在对象存储单元MC中的对象数据。具体来说，利用比较电路122b(参照图12)将对象数据与参照数据进行比较。
如上所述，在本实施方式中，以利用检测电路140检测出选择器SEL已成为接通状态时为起点进行特定处理，所以能够对磁阻效应元件MTJ正确地进行写入或读出。
利用旋转注入所实现的磁化反转为借助室温的热能也就是热子(phonon)而进行的泊松过程，所以本质上为概率现象。因此，磁化反转的写入电流Ic的量由于热子的影响，本质上每次施行时都会波动。其波动幅度与磁化反转过程或写入电流的脉冲宽度相关。认为利用旋转注入所实现的磁阻效应元件的磁化反转概率能够在单纯的热活性过程中体现出来。另外，在绝缘膜的可靠性方面，已知磁阻效应元件的隧道势垒层的可靠性与电流或电压及施加时间相关。另外，关于选择器的通断时间，表现为概率性现象。
从所述内容可知，在由磁阻效应元件等阻变存储元件与选择器构成存储单元的存储装置中，正确的时间控制较为重要。在本实施方式中，以利用检测电路140检测出选择器SEL已成为接通状态时为起点进行特定处理，所以能够进行正确的时间控制。
也就是说，在写入动作中，以利用检测电路140检测出选择器SEL已成为接通状态时为起点，控制截至停止从电流供给电路121a供给写入电流为止的时间，所以如下所述，能够以正确的时序结束写入。
一般来说，存储单元MC的特性存在差异，所以在开始写入动作之后截至选择器SEL实际转变成接通状态为止的时间上也会产生差异。因此，在以开始写入动作的时间点(例如，对图13的晶体管121a2施加接通信号的时间点)为起点而规定了写入时间的情况下，由于截至选择器SEL转变成接通状态为止的时间的差异，对磁阻效应元件MTJ的写入电流供给时间上也会产生差异。因此，有的存储单元MC中，会有写入时间在对磁阻效应元件MTJ的写入完成之前结束，从而产生写入不良的可能。另一方面，如果为了防止写入不良而使写入时间变长，那么写入动作花费的时间变长，会导致处理速度降低。
在本实施方式中，以利用检测电路140检测出选择器SEL已成为接通状态时为起点，控制截至停止供给写入电流为止的时间，所以能够使对磁阻效应元件MTJ供给写入电流的时间固定，从而能够抑制写入不良的产生及处理速度的降低。
另外，在读出动作中，以利用检测电路140检测出选择器SEL已成为接通状态时为起点，控制截至数据信号获取电路(感测放大器122)取得数据信号为止的时间，所以如下所述，能够以正确的时序取得数据信号。
如上所述，存储单元MC的特性存在差异。所以，在开始读出动作之后截至选择器SEL实际转变成接通状态为止的时间上也会产生差异。因此，在以开始读出动作的时间点(例如，对图13的晶体管121a2施加接通信号的时间点)为起点而规定了截至取得数据信号为止的时间的情况下，由于截至选择器SEL转变成接通状态为止的时间的差异，对磁阻效应元件MTJ的读出电流供给时间上也会产生差异。因此，有的存储单元MC中，会有读出时间在从磁阻效应元件MTJ读出的数据信号稳定化之前结束，从而产生读出不良的可能。另一方面，如果为了防止读出不良而使读出时间变长，那么读出动作花费的时间变长，会导致处理速度降低。
在本实施方式中，以利用检测电路140检测出选择器SEL已成为接通状态时为起点，控制截至取得数据信号为止的时间，所以能够使对磁阻效应元件MTJ供给读出电流直至取得数据信号为止的时间固定，从而能够抑制读出不良的产生及处理速度的降低。
另外，在本实施方式中，检测电路140设置在供流经存储单元MC的电流流入的一侧(灌入侧)，所以能够正确地检测出选择器SEL已成为接通状态。也就是说，在本实施方式中，利用检测电路140检测流经接通状态的选择器SEL的电流，所以能够确实地检测出选择器SEL已成为接通状态。
此外，在所述实施方式中，使用磁阻效应元件作为阻变存储元件，但是也可以使用例如PCM(Phase Change Material，相变材料)元件(相变存储元件)等其它阻变存储元件。
另外，在所述实施方式中，使用具有图9所示的特性的选择器作为开关元件，但是也可以使用具有开关功能(具有接通状态及断开状态)的其它开关元件。
对本发明的几个实施方式进行了说明，但这些实施方式是作为示例而提出的，并非旨在限定发明的范围。这些新颖的实施方式能够以其它各种方式来实施，能够在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式及其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等同的范围内。
[符号的说明]
10 存储装置
20 存储器控制器
21 主机接口
22 数据缓冲器
23 寄存器
24 CPU
25 设备接口
26 ECC电路
30 存储器系统
40 主机
100 芯电路
110 存储单元阵列
111 子存储单元阵列
112 阵列部
113 列开关电路
114 行开关电路
120 读出/写入电路
121 预电路部
121a 电流供给电路
121a1,121a2 晶体管
121b 信号传输电路
121b1,121b2 传输栅极
122 感测放大器部(数据信号获取电路)
122a 放大电路
122b 比较电路
130 页缓冲器
140 检测电路
141 电阻元件
142 放大电路
143 比较电路
150 控制电路
151 写入控制电路
152 读出控制电路
153 成形控制电路
160 判定电路
200 周边电路
201 列解码器
202 行解码器
203 指令地址输入电路
204 控制器
205 I/O电路
MC 存储单元
MTJ 磁阻效应元件(阻变存储元件)
SEL 选择器(开关元件)

Claims (19)

1.一种存储装置，其特征在于具备：
第1配线，在第1方向延伸；
第2配线，在与所述第1方向交叉的第2方向延伸；
存储单元，连接于所述第1配线与所述第2配线之间，且包含根据电阻状态存储数据的阻变存储元件、及串联连接于所述阻变存储元件的开关元件；
电流供给电路，在对所述阻变存储元件写入数据时，向所述阻变存储元件及所述开关元件供给写入电流；
检测电路，在所述电流供给电路能够进行写入电流的供给动作之后，检测所述开关元件是否已成为接通状态；以及
控制电路，以利用所述检测电路检测出所述开关元件已成为接通状态时为起点，控制截至停止从所述电流供给电路供给写入电流为止的时间。
2.根据权利要求1所述的存储装置，其特征在于：
所述控制电路在从所述起点经过特定时间时，以所述电流供给电路停止供给所述写入电流的方式进行控制。
3.根据权利要求2所述的存储装置，其特征在于：
所述电流供给电路在对所述存储单元进行成形处理时，向所述阻变存储元件及所述开关元件供给成形电流，
所述检测电路在所述电流供给电路能够进行成形电流的供给动作之后，检测所述开关元件是否已成为接通状态，
所述控制电路在所述开关元件基于所述成形电流的供给而成为接通状态之后，以利用所述检测电路检测出所述开关元件已成为接通状态时为起点，按照所述电流供给电路停止供给所述成形电流的方式进行控制。
4.根据权利要求1所述的存储装置，其特征在于：
所述电流供给电路在对所述存储单元进行成形处理时，向所述阻变存储元件及所述开关元件供给成形电流，
所述检测电路在所述电流供给电路能够进行成形电流的供给动作之后，检测所述开关元件是否已成为接通状态，
所述控制电路在所述开关元件基于所述成形电流的供给而成为接通状态之后，以利用所述检测电路检测出所述开关元件已成为接通状态时为起点，按照所述检测电路停止供给所述成形电流的方式进行控制。
5.根据权利要求1所述的存储装置，其特征在于：
所述检测电路通过将基于流经所述阻变存储元件及所述开关元件的电流的值与基准值进行比较，来检测所述开关元件是否已成为接通状态。
6.根据权利要求1所述的存储装置，其特征在于：
所述检测电路相对于所述存储单元的串联连接2端子，设置在与所述电流供给电路为相反侧的电流灌入侧。
7.根据权利要求1所述的存储装置，其特征在于：
所述检测电路具备电流阻断开关，且相对于所述存储单元的串联连接2端子，设置在与所述电流供给电路为相反侧的电流灌入侧，在检测出电流时控制电流阻断开关。
8.根据权利要求1所述的存储装置，其特征在于：
还具备判定电路，所述判定电路对利用所述检测电路是否未能检测出所述开关元件已成为接通状态进行判定。
9.根据权利要求1所述的存储装置，其特征在于：
所述阻变存储元件为磁阻效应元件。
10.根据权利要求1所述的存储装置，其特征在于：
所述开关元件具有如下特性：当施加至2端子间的电压增加而达到第1电压时，从断开状态转变成接通状态，当施加至2端子间的电压减少而达到低于所述第1电压的第2电压时，从接通状态转变成断开状态。
11.一种存储装置，其特征在于具备：
第1配线，在第1方向延伸；
第2配线，在与所述第1方向交叉的第2方向延伸；
存储单元，连接于所述第1配线与所述第2配线之间，且包含根据电阻状态存储数据的阻变存储元件、及串联连接于所述阻变存储元件的开关元件；
电流供给电路，在从所述阻变存储元件读出数据时，向所述阻变存储元件及所述开关元件供给读出电流；
数据信号获取电路，获取数据信号，该数据信号是与存储在所述阻变存储元件中的数据对应的数据信号，且是通过所述读出电流的供给而获得的；
检测电路，在所述电流供给电路能够进行读出电流的供给动作之后，检测所述开关元件是否已成为接通状态；以及
控制电路，以利用所述检测电路检测出所述开关元件已成为接通状态时为起点，控制截至所述数据信号获取电路取得所述数据信号为止的时间。
12.根据权利要求11所述的存储装置，其特征在于：
所述控制电路在从所述起点经过特定时间时，以所述数据信号获取电路获取所述数据信号的方式进行控制。
13.根据权利要求11所述的存储装置，其特征在于：
所述控制电路在所述数据信号获取电路取得所述数据信号之后，以所述电流供给电路停止供给所述读出电流的方式进行控制。
14.根据权利要求11所述的存储装置，其特征在于：
所述检测电路通过将基于流经所述阻变存储元件及所述开关元件的电流的值与基准值进行比较，来检测所述开关元件是否已成为接通状态。
15.根据权利要求11所述的存储装置，其特征在于：
所述检测电路相对于所述存储单元的串联连接2端子，设置在与所述电流供给电路为相反侧的电流灌入侧。
16.根据权利要求11所述的存储装置，其特征在于：
所述检测电路具备电流阻断开关，且相对于所述存储单元的串联连接2端子，设置在与所述电流供给电路为相反侧的电流灌入侧，在检测出电流时控制电流阻断开关。
17.根据权利要求11所述的存储装置，其特征在于：
还具备判定电路，所述判定电路对利用所述检测电路是否未能检测出所述开关元件已成为接通状态进行判定。
18.根据权利要求11所述的存储装置，其特征在于：
所述阻变存储元件为磁阻效应元件。
19.根据权利要求11所述的存储装置，其特征在于：
所述开关元件具有如下特性：当施加至2端子间的电压增加而达到第1电压时，从断开状态转变成接通状态，当施加至2端子间的电压减少而达到低于所述第1电压的第2电压时，从接通状态转变成断开状态。
CN202010817698.1A 2020-03-23 2020-08-14 存储装置 Active CN113436663B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020050836A JP2021149992A (ja) 2020-03-23 2020-03-23 記憶装置
JP2020-050836 2020-03-23

Publications (2)

Publication Number Publication Date
CN113436663A CN113436663A (zh) 2021-09-24
CN113436663B true CN113436663B (zh) 2024-04-05

Family

ID=77748194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010817698.1A Active CN113436663B (zh) 2020-03-23 2020-08-14 存储装置

Country Status (4)

Country Link
US (1) US11264072B2 (zh)
JP (1) JP2021149992A (zh)
CN (1) CN113436663B (zh)
TW (1) TWI768416B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230267981A1 (en) * 2022-02-22 2023-08-24 Sandisk Technologies Llc Cross-point array ihold read margin improvement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922496A (zh) * 2004-03-03 2007-02-28 罗姆股份有限公司 电流检测电路、负载驱动装置以及存储装置
CN101335449A (zh) * 2007-06-29 2008-12-31 富士通天株式会社 电源保护装置及电子控制装置
CN101661794A (zh) * 2005-01-05 2010-03-03 株式会社瑞萨科技 半导体装置
CN108630264A (zh) * 2017-03-15 2018-10-09 东芝存储器株式会社 半导体存储装置
CN110718249A (zh) * 2018-07-11 2020-01-21 东芝存储器株式会社 存储设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052895B2 (ja) * 2002-08-07 2008-02-27 シャープ株式会社 メモリセル情報の読み出し回路および半導体記憶装置
JP2009271999A (ja) 2008-05-07 2009-11-19 Toshiba Corp 抵抗変化メモリ装置
JP5214566B2 (ja) 2009-09-02 2013-06-19 株式会社東芝 抵抗変化メモリ装置
US9082496B2 (en) * 2013-02-07 2015-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory
US9595311B2 (en) * 2014-08-13 2017-03-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102533229B1 (ko) * 2015-11-27 2023-05-17 삼성전자주식회사 상대 주소를 사용하는 메모리 장치의 접근 방법
KR102388605B1 (ko) 2015-12-01 2022-04-21 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 전자 장치
TWI600009B (zh) * 2016-11-04 2017-09-21 財團法人工業技術研究院 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
KR102559577B1 (ko) * 2018-08-08 2023-07-26 삼성전자주식회사 저항성 메모리 장치
JP2020161201A (ja) 2019-03-27 2020-10-01 キオクシア株式会社 半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1922496A (zh) * 2004-03-03 2007-02-28 罗姆股份有限公司 电流检测电路、负载驱动装置以及存储装置
CN101661794A (zh) * 2005-01-05 2010-03-03 株式会社瑞萨科技 半导体装置
CN101335449A (zh) * 2007-06-29 2008-12-31 富士通天株式会社 电源保护装置及电子控制装置
CN108630264A (zh) * 2017-03-15 2018-10-09 东芝存储器株式会社 半导体存储装置
CN110718249A (zh) * 2018-07-11 2020-01-21 东芝存储器株式会社 存储设备

Also Published As

Publication number Publication date
US11264072B2 (en) 2022-03-01
TWI768416B (zh) 2022-06-21
CN113436663A (zh) 2021-09-24
US20210295890A1 (en) 2021-09-23
TW202137205A (zh) 2021-10-01
JP2021149992A (ja) 2021-09-27

Similar Documents

Publication Publication Date Title
US10522222B2 (en) Semiconductor device and error correction method
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
CN105378851B (zh) 半导体存储器装置
US10157655B2 (en) Memory device
US7370260B2 (en) MRAM having error correction code circuitry and method therefor
US10431277B2 (en) Memory device
EP1096501A1 (en) MRAM Device with sense amplifiers
US9589621B2 (en) Resistance change memory
CN110718249B (zh) 存储设备
US11211106B2 (en) Memory device and reference circuit thereof
CN113436663B (zh) 存储装置
CN113053433B (zh) 半导体存储装置
US8947922B2 (en) Method and apparatus for reading a magnetic tunnel junction using a sequence of short pulses
KR101105434B1 (ko) 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법
US7154775B2 (en) Magnetic random access memory
CN112927736A (zh) 磁性随机存储器之读写电路
CN111951876B (zh) 具有写检测功能和动态冗余的mram芯片及其数据读写方法
US20230317155A1 (en) Memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant