KR101105434B1 - 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법 - Google Patents

반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법 Download PDF

Info

Publication number
KR101105434B1
KR101105434B1 KR1020090017537A KR20090017537A KR101105434B1 KR 101105434 B1 KR101105434 B1 KR 101105434B1 KR 1020090017537 A KR1020090017537 A KR 1020090017537A KR 20090017537 A KR20090017537 A KR 20090017537A KR 101105434 B1 KR101105434 B1 KR 101105434B1
Authority
KR
South Korea
Prior art keywords
input
current
sensing
voltage
test
Prior art date
Application number
KR1020090017537A
Other languages
English (en)
Other versions
KR20100098857A (ko
Inventor
김택승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090017537A priority Critical patent/KR101105434B1/ko
Priority to US12/488,916 priority patent/US8159891B2/en
Publication of KR20100098857A publication Critical patent/KR20100098857A/ko
Application granted granted Critical
Publication of KR101105434B1 publication Critical patent/KR101105434B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

반도체 메모리 셀의 전류를 감지하여 센싱 특성을 평가하는 것을 외부에서 제어할 수 있도록 개선시킨 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법을 개시한다. 이를 위한 반도체 메모리 장치의 센싱 특성 평가 장치는, 데이터가 저장된 메모리 셀; 테스트 모드 제어 신호와 입출력 라인 스위칭 신호에 의하여 메모리 셀의 데이터를 리드하기 위한 노멀 모드 상태에서 상기 메모리 셀과 입출력 라인 간을 연결하는 스위칭부; 상기 테스트 모드 제어 신호에 의하여 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 상기 입출력 라인으로 공급하는 테스트 전류 공급부; 상기 스위칭부와 상기 테스트 전류 공급부에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 전류-전압 변환부; 및 상기 전류-전압 변환부에서 출력되는 상기 센싱 입력 전압을 미리 설정된 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 센싱 출력 전압으로 출력하는 센싱 증폭 회로를 구비함을 특징으로 한다.
메모리, 평가, 센싱, 증폭, 테스트

Description

반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법{Apparatus and method for evaluating a current sensing characteristic for a semicondoctor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 보다 상세하게는 반도체 메모리 셀의 전류를 감지하여 센싱 특성을 평가하는 것을 외부에서 제어할 수 있도록 개선시킨 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법에 관한 것이다.
반도체 메모리 장치는 반도체 메모리 셀에 기록된 데이터를 로컬 입출력 라인을 통하여 출력함으로써 리드를 수행한다. 도 1은 반도체 메모리 장치에서 일반적으로 데이터의 리드를 위한 센싱을 수행하는 것을 설명하기 위한 회로도이다.
도 1의 회로는 전류-전압변환부(10), 센스앰프(20), 스위칭부(30), 및 메모리 셀(40)을 포함한다. 스위칭부(30)는 전류-전압변환부(10)의 로컬 입출력 라인(LIO)과 메모리 셀(40)을 선택적으로 연결하고, 센스앰프(20)는 기준전압(VREF)과 전류-전압변환부(10)의 센싱 입력 전압(SAIN)을 비교하여 증폭하여 센싱 출력 전압(SAOUT)으로 출력한다.
전류-전압변환부(10)는 로컬 입출력 라인(LIO)의 전류를 전류제어신호(ILDB) 에 의하여 센싱 입력 전압(SAIN)으로 구동하는 PMOS 트랜지스터(M1), 로컬 입출력 라인(LIO)과 PMOS 트랜지스터(M1) 간의 연결을 스위칭하는 NMOS 트랜지스터(M2), 및 로컬 입출력 라인(LIO)에 대하여 NMOS 트랜지스터(M2)와 병렬로 연결되며 프리차지 전압(VPCG)의 전달을 스위칭하는 PMOS 트랜지스터(M3)를 포함하며, PMOS 트랜지스터(M1)의 게이트에는 전류 제어 신호(ILDB)가 인가되고, NMOS 트랜지스터(M2) 및 PMOS 트랜지스터(M3)의 게이트에는 클램프 제어신호(CLMP)가 인가된다.
그리고, 스위칭부(30)는 전송게이트(T1)과 인버터(IV1)를 구비하며, 입출력라인 스위칭 신호(LIOSW)에 의하여 턴온/턴오프된다.
구체적으로, 도 1의 회로는 메모리 셀(40)의 데이터를 리드하기 위한 노멀 모드의 동작이 개시되면, 입출력 라인 스위칭 신호(LIOSW)가 하이 레벨로 천이되고, 메모리 셀(40)과 로컬 입출력 라인(LIO)이 연결된다. 동시에 로우 레벨을 유지하는 클램프 제어신호(CLMP)에 의해 프리차지 전압(VPCG)이 로컬 입출력 라인(LIO)에 인가되어서, NMOS 트랜지스터(M2)와 스위칭부(30) 간의 노드 즉 로컬 입출력 라인(LIO)이 프리차지된다.
이후, 클램프 제어신호(CLMP)가 하이 레벨로 상승하면, PMOS 트랜지스터(M3)는 턴오프되고, NMOS 트랜지스터(M2)가 턴온된다. 클램프 제어신호(CLMP)가 하이 레벨을 유지하는 동안 PMOS 트랜지스터(M1)의 게이트에 인가되는 전류제어신호(ILDB)는 로우 레벨을 유지하며, 그에 따라서 센싱 전압(VSA) 인가단으로부터 메모리 셀(40)까지 전류 경로가 형성된다.
센스앰프(20)에 입력되는 센싱 입력 전압(SAIN)의 레벨은 PMOS 트랜지스 터(M1), NMOS 트랜지스터(M2), 로컬 입출력 라인(LIO), 스위칭부(30), 및 메모리 셀(40)의 저항비에 의해 정해지게 되며, 센싱 전압(VSA) 인가단으로부터 메모리셀(40)까지 흐르는 전류에 대응하는 전압이 전류-전압변환부(10)의 출력인 센싱 입력 전압(SAIN)으로 적용된다.
메모리 셀(40)이 데이터 상에 따라 둘 이상의 서로 다른 저항 값을 가지는 소ㅈ자로 구성된다면, 그 저항값에 따라 센싱 전압(VSA) 인가단으로부터 메모리셀(40)로 흐르는 전류의 양이 달라지고, 결국, 전류-전압변환부(10)에서 출력되는 센싱 입력 전압(SAIN)의 레벨의 차이가 발생된다. 센스앰프(20)는 미리 설정된 레벨을 갖는 기준전압(VREF)과 비교하여 데이터의 상태를 감지하고 증폭하여, 센싱 출력 전압(SAOUT)을 출력한다.
고집적도를 갖도록 제조되는 반도체 메모리 장치는 다수의 메모리 셀과 다수의 센스 앰프를 구비한다. 그러나, 센스 앰프는 웨이퍼 레벨에서의 위치나 공정 요인에 의하여 각각의 특성이 다르며, 반도체 메모리 장치의 불량을 방지하기 위하여 센스 앰프 별 특성의 편차 및 분포를 평가할 필요성이 있다.
그러나, 종래의 반도체 메모리 장치는 상술한 바와 같이 반도체 메모리 장치의 센스 앰프들에 대한 센싱 특성의 편차 및 분포를 평가할 장치나 방법이 제공되지 않는다
본 발명은 반도체 메모리 장치에 센스 앰프의 특성을 평가하기 위한 테스트 전압을 제공하고, 테스트 전압에 의한 센스 앰프의 센싱 특성의 편차 및 분포를 평가할 수 있는 장치와 방법을 제공한다.
또한, 본 발명은 반도체 메모리 장치의 메모리 칩 외부에서 센스 앰프의 센싱 특성 평가를 위한 전압의 레벨을 임의로 조정하여 제공할 수 있도록 함으로써, 다양한 환경에서의 센스 앰프의 평가를 수행할 수 있는 장치와 방법을 제공한다.
본 발명에 따른 반도체 메모리 장치의 센싱 특성 평가 장치는, 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 입출력 라인으로 공급하는 테스트 전류 공급부; 및 상기 입출력 라인의 상기 테스트 전류가 입력되고, 상기 테스트 전류에 해당하는 센싱 입력 전압과 미리 설정된 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 센싱 출력 전압으로 출력하는 센싱 증폭 회로;를 구비함을 특징으로 한다.
여기에서, 상기 테스트 전류 공급부는 입력 패드를 통하여 입력되는 전류를 상기 테스트 전류로 이용하거나, 외부 전압의 레벨을 제어함으로써 생성되는 전류를 상기 테스트 전류로 이용할 수 있다.
그리고, 상기 테스트 전류 공급부는 상기 테스트 모드에 대응하여 활성화되는 테스트 모드 신호에 의하여 스위칭되는 스위칭 소자를 구비할 수 있다.
상기 센싱 증폭 회로는, 상기 테스트 모드 전에 상기 입출력 라인을 프리차지하고, 상기 테스트 모드 진입 상태에서 상기 입출력 라인의 상기 테스트 전류를 상기 센싱 입력 전압으로 구동하여 출력하는 전류-전압 변환부; 및 상기 센싱 입력 전압과 상기 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 상기 센싱 출력 전압으로 출력하는 센스 증폭부;를 구비할 수 있다.
여기에서, 상기 전류-전압 변환부는, 상기 테스트 모드 전에 상기 입출력 라인에 프리차지 전압을 공급하는 프리차지부; 및 상기 테스트 모드 진입 상태에서 상기 입출력 라인으로 유입되는 상기 테스트 전류를 상기 센싱 입력 전압으로 구동하여 출력하는 구동부;를 구비할 수 있다.
그리고, 상기 프리차지부는, 상기 테스트 모드 전에 상기 구동부와 상기 입출력 라인 간의 연결을 턴오프하고, 상기 테스트 모드 진입 상태에서 상기 구동부와 상기 입출력 라인 간의 연결을 턴온하는 제 1 스위칭 소자; 및 상기 제 1 스위칭 소자와 반대로 온/오프되며, 상기 테스트 모드 전에 상기 입출력 라인에 상기 프리차지 전압을 공급하는 제 2 스위칭 소자;를 구비할 수 있다.
여기에서, 상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자는 동일 제어 신호에 의하여 동작됨이 바람직하고, 상기 제 1 스위칭 소자는 PMOS 트랜지스터로 구성되고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성될 수 있다.
그리고, 상기 구동부는 상기 입출력 라인의 전류를 전류 제어 신호에 의하여 구동하여 출력하는 PMOS 트랜지스터를 구비할 수 있다.
그리고, 상기 입출력 라인은 메모리 셀에 연결되는 로컬 입출력 라인으로 구 성될 수 있다.
또한, 본 발명에 따른 반도체 메모리 장치의 센싱 특성 평가 장치는, 데이터가 저장된 메모리 셀; 테스트 모드 제어 신호와 입출력 라인 스위칭 신호에 의하여 메모리 셀의 데이터를 리드하기 위한 노멀 모드 상태에서 상기 메모리 셀과 입출력 라인 간을 연결하는 스위칭부; 상기 테스트 모드 제어 신호에 의하여 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 상기 입출력 라인으로 공급하는 테스트 전류 공급부; 상기 스위칭부와 상기 테스트 전류 공급부에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 전류-전압 변환부; 및 상기 전류-전압 변환부에서 출력되는 상기 센싱 입력 전압을 미리 설정된 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 센싱 출력 전압으로 출력하는 센싱 증폭 회로;를 구비함을 특징으로 한다.
여기에서, 상기 스위칭부는, 상기 테스트 모드 제어 신호와 상기 입출력 라인 스위칭 신호를 낸드 조합하는 논리게이트; 및 상기 논리 게이트의 출력에 의하여 온/오프되는 스위칭소자;를 구비할 수 있으며, 상기 스위칭소자는 상기 테스트 모드 제어 신호의 인에이블에 대응하여 턴오프됨이 바람직하다.
그리고, 상기 테스트 전류 공급부는 입력 패드를 통하여 입력되는 전류를 상기 테스트 전류로 이용하거나, 외부 전압의 레벨을 제어함으로써 생성되는 전류를 상기 테스트 전류로 이용할 수 있다.
그리고, 상기 테스트 전류 공급부는 센싱 특성 평가를 위한 모드 상태에서 활성화되는 테스트 모드 신호에 의하여 스위칭되는 스위칭 소자를 구비할 수 있다.
상기 전류-전압 변환부는, 상기 테스트 모드 전에 상기 입출력 라인을 프리차지하고, 상기 테스트 모드 상태에서 상기 입출력 라인의 상기 테스트 전류를 테스트 전압으로 구동하여 출력할 수 있다.
여기에서, 상기 전류-전압 변환부는, 상기 테스트 모드 전에 상기 입출력 라인에 프리차지 전압을 공급하는 프리차지부; 및 상기 테스트 모드 상태에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 구동부;를 구비할 수 있다.
그리고, 상기 프리차지부는, 상기 테스트 모드 전에 상기 구동부와 상기 입출력 라인 간의 연결을 턴오프하고, 상기 테스트 모드 상태에서 상기 구동부와 상기 입출력 라인 간의 연결을 턴온하는 제 1 스위칭 소자; 및 상기 제 1 스위칭 소자와 반대로 온/오프되며, 상기 테스트 모드 전에 상기 입출력 라인에 상기 프리차지 전압을 공급하는 제 2 스위칭 소자;를 구비할 수 있으며, 상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자는 동일 제어 신호에 의하여 동작될 수 있고, 상기 제 1 스위칭 소자는 PMOS 트랜지스터로 구성되고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성될 수 있다.
그리고, 상기 구동부는 상기 입출력 라인의 전류를 전류 제어 신호에 의하여 구동하여 출력하는 PMOS 트랜지스터를 구비할 수 있다.
한편, 본 발명에 따른 반도체 메모리 장치의 센싱 특성 평가 방법은, 테스트 모드 진입에 따라 입출력 라인에 테스트 전류를 제공하는 단계; 상기 테스트 전류를 센싱 입력 전압으로 구동하는 단계; 및 상기 센싱 입력 전압을 미리 설정된 기 준전압과 비교 및 증폭하여 센싱 출력 전압으로 출력하는 단계;를 포함함을 특징으로 한다.
여기에서, 상기 테스트 모드 진입 전 상기 입출력 라인을 프리차지하는 단계를 더 수행할 수 있다.
그리고, 상기 테스트 전류는 외부와 컨택되는 입력 패드를 통하여 공급되는 것을 이용할 수 있고, 상기 테스트 전류로써 외부 전압의 레벨을 제어함으로써 생성되는 전류가 이용될 수 있다.
또 한편, 본 발명에 따른 반도체 메모리 장치의 센싱 특성 평가 방법은, 노멀 모드 상태에서 데이터에 해당하는 노멀 전류를 메모리 셀로부터 입출력 라인으로 제공하는 단계; 테스트 모드가 개시되면, 상기 노멀 전류의 유입을 차단하고, 상기 입출력 라인에 테스트 전류를 제공하는 단계; 상기 입출력 라인의 상기 노멀 전류 또는 상기 테스트 전류를 센싱 입력 전압으로 구동하는 단계; 및 상기 센싱 입력 전압을 미리 설정된 기준전압과 비교 및 증폭하여 센싱 출력 전압으로 출력하는 단계;를 포함함을 특징으로 한다.
또 한편, 본 발명에 따른 반도체 메모리 장치의 센싱 특성 평가 장치는, N(상기 N은 2 이상의 자연수) 비트의 데이터에 대한 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 입출력 라인으로 공급하는 테스트 전류 공급부; 및 M(상기 M은 상기 N보다 작은 자연수) 개의 센스 증폭부를 구비하며, 상기 입출력 라인의 상기 테스트 전류가 입력되고, 상기 테스트 전류에 해당하는 센싱 입력 전압과 각 센스 증폭부 별로 서로 다르게 설정된 기준 전압을 비교 및 증폭하며, 상 기 비교 및 증폭 결과를 센싱 출력 전압들으로 출력하는 센싱 증폭 회로;를 구비함을 특징으로 한다.
여기에서, 상기 테스트 전류 공급부는 입력 패드를 통하여 입력되는 전류를 상기 테스트 전류로 이용하거나, 외부 전압의 레벨을 제어함으로써 생성되는 전류를 상기 테스트 전류로 이용할 수 있다.
그리고, 상기 테스트 전류 공급부는 상기 테스트 모드에 대응하여 활성화되는 테스트 모드 신호에 의하여 스위칭되는 스위칭 소자를 구비할 수 있다.
상기 센싱 증폭 회로는, 상기 테스트 모드 전에 상기 입출력 라인을 프리차지하고, 상기 테스트 모드 진입 상태에서 상기 입출력 라인의 상기 테스트 전류를 상기 센싱 입력 전압으로 구동하여 출력하는 전류-전압 변환부; 및 상기 센싱 입력 전압과 상기 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 상기 센싱 출력 전압으로 출력하는 센스 증폭부;를 구비할 수 있다.
여기에서, 상기 전류-전압 변환부는, 상기 테스트 모드 전에 상기 입출력 라인에 프리차지 전압을 공급하는 프리차지부; 및 상기 테스트 모드 진입 상태에서 상기 입출력 라인으로 유입되는 상기 테스트 전류를 상기 센싱 입력 전압으로 구동하여 출력하는 구동부;를 구비할 수 있다.
그리고, 상기 프리차지부는, 상기 테스트 모드 전에 상기 구동부와 상기 입출력 라인 간의 연결을 턴오프하고, 상기 테스트 모드 진입 상태에서 상기 구동부와 상기 입출력 라인 간의 연결을 턴온하는 제 1 스위칭 소자; 및 상기 제 1 스위칭 소자와 반대로 온/오프되며, 상기 테스트 모드 전에 상기 입출력 라인에 상기 프리차지 전압을 공급하는 제 2 스위칭 소자;를 구비할 수 있다.
여기에서, 상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자는 동일 제어 신호에 의하여 동작됨이 바람직하고, 상기 제 1 스위칭 소자는 PMOS 트랜지스터로 구성되고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성될 수 있다.
그리고, 상기 구동부는 상기 입출력 라인의 전류를 전류 제어 신호에 의하여 구동하여 출력하는 PMOS 트랜지스터를 구비할 수 있다.
그리고, 상기 입출력 라인은 메모리 셀에 연결되는 로컬 입출력 라인으로 구성될 수 있다.
또 한편, 본 발명에 따른 반도체 메모리 장치의 센싱 특성 평가 장치는, N(상기 N은 2 이상의 자연수) 비트의 데이터가 저장된 PRAM 셀; 테스트 모드 제어 신호와 입출력 라인 스위칭 신호에 의하여 상기 PRAM 셀의 데이터를 리드하기 위한 노멀 모드 상태에서 상기 PRAM 셀과 입출력 라인 간을 연결하는 스위칭부; 상기 테스트 모드 제어 신호에 의하여 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 상기 입출력 라인으로 공급하는 테스트 전류 공급부; 상기 스위칭부와 상기 테스트 전류 공급부에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 전류-전압 변환부; 및 M(상기 M은 상기 N보다 작은 자연수)개의 센스 증폭부를 포함하고, 상기 전류-전압 변환부에서 출력되는 상기 센싱 입력 전압을 상기 센스 증폭부 별로 서로 다르게 설정된 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 센싱 출력 전압으로 출력하는 센싱 증폭 회로;를 구비함을 특징으로 한다.
여기에서, 상기 스위칭부는, 상기 테스트 모드 제어 신호와 상기 입출력 라인 스위칭 신호를 낸드 조합하는 논리게이트; 및 상기 논리 게이트의 출력에 의하여 온/오프되는 스위칭소자;를 구비할 수 있으며, 상기 스위칭소자는 상기 테스트 모드 제어 신호의 인에이블에 대응하여 턴오프됨이 바람직하다.
그리고, 상기 테스트 전류 공급부는 입력 패드를 통하여 입력되는 전류를 상기 테스트 전류로 이용하거나, 외부 전압의 레벨을 제어함으로써 생성되는 전류를 상기 테스트 전류로 이용할 수 있다.
그리고, 상기 테스트 전류 공급부는 센싱 특성 평가를 위한 모드 상태에서 활성화되는 테스트 모드 신호에 의하여 스위칭되는 스위칭 소자를 구비할 수 있다.
상기 전류-전압 변환부는, 상기 테스트 모드 전에 상기 입출력 라인을 프리차지하고, 상기 테스트 모드 상태에서 상기 입출력 라인의 상기 테스트 전류를 테스트 전압으로 구동하여 출력할 수 있다.
여기에서, 상기 전류-전압 변환부는, 상기 테스트 모드 전에 상기 입출력 라인에 프리차지 전압을 공급하는 프리차지부; 및 상기 테스트 모드 상태에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 구동부;를 구비할 수 있다.
그리고, 상기 프리차지부는, 상기 테스트 모드 전에 상기 구동부와 상기 입출력 라인 간의 연결을 턴오프하고, 상기 테스트 모드 상태에서 상기 구동부와 상기 입출력 라인 간의 연결을 턴온하는 제 1 스위칭 소자; 및 상기 제 1 스위칭 소자와 반대로 온/오프되며, 상기 테스트 모드 전에 상기 입출력 라인에 상기 프리차 지 전압을 공급하는 제 2 스위칭 소자;를 구비할 수 있으며, 상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자는 동일 제어 신호에 의하여 동작될 수 있고, 상기 제 1 스위칭 소자는 PMOS 트랜지스터로 구성되고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성될 수 있다.
그리고, 상기 구동부는 상기 입출력 라인의 전류를 전류 제어 신호에 의하여 구동하여 출력하는 PMOS 트랜지스터를 구비할 수 있다.
본 발명에 의하면, 임의의 전압레벨을 별도의 입력패드로 인가함으로써, 센스앰프의 입력신호 레벨을 임의로 조정가능하며 칩 내부 다수 센스앰프의 개별 특성을 평가할 수 있다. 또한 본 발명은 개별 센스앰프의 특성 분포에 따른 칩의 특성 및 수율 개선에 활용될 수 있다.
본 발명에 따른 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법은 센스 앰프의 특성을 평가하기 위한 테스트 전류를 제공하며, 테스트 전류에 따른 센스 앰프의 센싱 출력 전압으로써 센스 앰프의 특성의 편차 및 분포를 평가할 수 있다.
본 발명에서 메모리 셀은 N 비트 이상의 데이터를 저장하는 것이 구성될 수 있고, 2비트, 4비트 등의 멀티 비트를 저장하는 것이 대표적으로 예시될 수 있으며, 통상적인 DRAM이나 비휘발성 메모리 장치인 상변화 메모리(PRAM) 등의 센스 증폭기의 특성 평가에 본 발명이 이용될 수 있으며, 멀티 비트의 경우 복수로 구성되 는 센스 증폭기에 대하여 본 발명이 적용될 수 있다. 도 2는 2비트 데이터를 출력하는 메모리 셀에 대하여 적용된 예를 개시하며, 도 3은 멀티 비트 데이터를 저장하는 상변화 메모리(PRAM)에 대하여 적용된 예를 개시하고 있다.
먼저, 본 발명에 따른 제 1 실시예로써 도 2에 반도체 메모리 장치의 전류 감지 특성 평가 장치가 개시된다.
도 2의 실시예는 전류-전압변환부(100), 센스 앰프(120), 스위칭부(130), 및 테스트 전류 공급부(140)를 포함한다.
여기에서, 테스트 전류 공급부(140)는 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 로컬 입출력 라인(LIO)으로 공급하는 것이다. 그리고, 로컬 입출력 라인(LIO)의 테스트 전류에 해당하는 센싱 입력 전압(SAIN)과 미리 설정된 기준 전압(VREF)을 비교 및 증폭함으로써 센싱 출력 전압(SAOUT)으로 출력하는 센싱 증폭 회로로써, 전류-전압변환부(100)와 센스증폭기(120)가 대응될 수 있다.
여기에서, 스위칭부(130)는 로컬 입출력 라인(LIO)과 메모리 셀(150) 간의 연결을 스위칭하며, 테스트 모드 신호(TM)와 입출력 라인 스위칭 신호(LIOSW)에 의하여 스위칭이 제어되고, 메모리 셀(150)의 데이터를 로컬 입출력 라인(LIO)으로 전달하는 노멀 모드 상태에서 로컬 입출력 라인(LIO)과 메모리 셀(150)을 연결한다.
이를 위하여, 스위칭부(130)는 입출력 라인 스위칭 신호(LIOSW)와 인버터(IV11)를 통하여 입력되는 테스트 모드 신호(TM)를 낸드 조합하는 낸드게이트(ND)와, 로컬 입출력 라인(LIO)과 메모리 셀(150) 사이에 구성되는 전송 게이 트(T11) 및 인버터(IV12)를 포함하며, 전송 게이트(T11)는 PMOS 트랜지스터와 NMOS 트랜지스터가 병렬로 연결된 구조를 갖는다. 낸드게이트의 출력이 전송 게이트(T11)의 PMOS 트랜지스터의 게이트와 인버터(IV12)에 인가되고, 인버터(IN12)의 출력이 전송 게이트(T11)의 NMOS 트랜지스터의 게이트에 인가된다.
그리고, 테스트 전류 공급부(140)는 테스트 모드 신호(TM)에 의하여 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 로컬 입출력 라인(LIO)으로 공급하며, 이를 위하여 로컬 입출력 라인(LIO)과 입력 패드(142) 사이에 구성되는 전송 게이트(T12) 및 인버터(IV13)를 포함하며, 전송 게이트(T12)는 PMOS 트랜지스터와 NMOS 트랜지스터가 병렬로 연결된 구조를 갖는다. 전송 게이트(T12)의 NMOS 트랜지스터의 게이트와 인버터(IV13)에 테스트 모드 신호(TM)가 인가되고, 인버터(IN13)의 출력이 전송 게이트(T12)의 PMOS 트랜지스터의 게이트에 인가된다.
그리고, 전류-전압 변환부(100)는 로컬 입출력 라인(LIO)과 센스 증폭부(120) 사이에 구성되며, PMOS 트랜지스터(M1, M3)와 NMOS 트랜지스터(M2)를 구비한다. PMOS 트랜지스터(M3)와 NMOS 트랜지스터(M2)는 로컬 입출력 라인(LIO)의 프리차지를 수행하는 것이며, 로컬 입출력 라인(LIO)에 대하여 병렬로 연결되고, 게이트에 클램프 제어신호 CLMP가 각각 인가된다. 그리고, PMOS 트랜지스터(M3)는 턴온상태에서 프리차지 전압(PCG)을 로컬 입출력 라인(LIO)에 공급한다. 그리고, 전류제어신호(ILDB)에 의하여 센싱 전압(VSA)을 구동하는 PMOS 트랜지스터(M1)는 NMOS 트랜지스터(M2)와 드레인이 공통 연결되며, 드레인이 공통으로 연결된 노드가 센스 입력 전압을 출력하는 출력 노드로 역할한다.
상술한 바와 같이 실시예가 구성됨으로써 센싱 특성 평가를 위한 동작이 수행될 수 있다.
구체적으로 설명하면, 노멀 모드에서 테스트 모드 신호(TM)는 로우 레벨을 유지하고, 테스트 모드에서 테스트 모드 신호(TM)은 하이 레벨을 유지한다. 그리고, 노멀 모드 상태에서 데이터를 리드하기 전 또는 테스트 모드를 수행하기 전에는 클램프 제어신호(CLMP)는 로우 레벨을 유지하고, 전류제어신호(ILDB)는 하이 레벨을 유지한다.
즉, 노멀 모드 상태에서 데이터를 리드하기 전 또는 테스트 모드를 수행하기 전에는, NMOS 트랜지스터(M2)가 턴오프되고, PMOS 트랜지스터(M3)가 턴온되므로, 로컬 입출력라인(LIO)은 프리차지 전압(PCG)에 의하여 충전된다.
그 후, 노멀 모드에서 데이터를 리드하기 위해서는 입출력 라인 스위칭 신호(LIOSW)가 하이 레벨로 천이되고, 클램프 제어신호(CLMP)는 하이 레벨로 천이되며, 전류제어신호(ILDB)는 하이 레벨로 천이된다. 그에 따라서 전송 게이트(T11)가 턴온되고, PMOS 트랜지스터(M3)가 턴오프되고, PMOS 트랜지스터(M1)와 NMOS 트랜지스터(N1)이 턴온된다. 결국, 센싱 전압(VSA) 인가단으로부터 PMOS 트랜지스터(M1), NMOS 트랜지스터(M2), 로컬 입출력 라인(LIO), 스위칭부(130), 및 메모리 셀(150)을 경유하는 전류 경로가 형성되며, 전류-전압 변환부(100)는 상기 전류 경로를 통하여 흐르는 전류를 센싱 입력 전압(SAIN)으로 출력한다.
센스 증폭부(120)는 전류-전압 변환부(100)로부터 출력되는 센싱 입력 전압(SAIN)과 미리 설정된 기준전압(VREF)을 비교하여 그 결과에 대응되는 센싱 출력 전압(SAOUT)를 출력한다.
한편, 테스트 모드를 수행하기 위해서 테스트 모드 신호(TM)는 로우 레벨에서 하이 레벨로 천이되며, 그에 따라서 스위칭부(130)는 턴오프되고, 테스트 전류 공급부(140)는 턴온된다. 그리고, 클램프 제어신호(CLMP)는 하이 레벨로 천이되며, 전류제어신호(ILDB)는 하이 레벨로 천이된다. 그에 따라서 전송 게이트(T12)가 턴온되고, PMOS 트랜지스터(M3)가 턴오프되고, PMOS 트랜지스터(M1)와 NMOS 트랜지스터(N1)이 턴온된다. 결국, 센싱 전압(VSA) 인가단으로부터 PMOS 트랜지스터(M1), NMOS 트랜지스터(M2), 로컬 입출력 라인(LIO), 테스트 전류 공급부(140), 및 입력 패드(142)를 경유하는 전류 경로가 형성된다.
입력 패드(142)에 테스트를 위한 테스트 전압이 인가되고, 그에 따라서 센싱 전압(VSA) 인가단과 입력패드(142) 간에 테스트 전류가 공급되며, 전류-전압 변환부(100)는 상기 전류 경로를 통하여 흐르는 테스트 전류를 센싱 입력 전압(SAIN)으로 출력한다.
센스 증폭부(120)는 전류-전압 변환부(100)로부터 출력되는 센싱 입력 전압(SAIN)과 미리 설정된 기준전압(VREF)을 비교하여 그 결과에 대응되는 센싱 출력 전압(SAOUT)를 출력한다. 즉, 센스 증폭부(120)는 테스트 전류에 의하여 구동됨으로써 센싱 특성이 평가될 수 있다.
상술한 바와 같이 본 발명에 따른 센스 앰프 특성 평가가 수행될 수 있으며, 멀티 비트 데이터를 갖는 메모리 셀의 경우 도 3과 같이 실시예가 제시될 수 있으며, 도 3은 PRAM 셀을 적용한 예를 예시한 것이다.
도 3에서 전류-전압변환부(100), 스위칭부(130), 및 테스트 전류 공급부(140)의 구성 및 동작은 도 2와 동일하므로, 이에 대한 중복된 설명은 생략한다.
도 3의 PRAM 셀(150a)은 셀에 라이트 시 저항 특성을 미세하게 다르게 설정함으로써 멀티 비트 데이터를 저장할 수 있고, 이에 멀티 비트 데이터를 센싱하기 위해서는 통상적으로 복수 개의 센스앰프(120_1, 120_2, ..., 120_n)를 필요로 한다.
즉, 멀티 비트를 이루는 각 비트에 해당하는 서로 다른 기준전압(VREF1, VREF2, ..., VREFn)이 각 센스앰프(120_1, 120_2, ..., 120_n)에 설정되며, 입력 패드(142)로부터 로컬 입출력 라인(LIO)에 공급되는 테스트 전류가 전류-전압 변환부(100)에서 변환되어 각 센스 증폭기(120_1, 120_2, ..., 120_n)에 센싱 입력 전압(SAIN)으로 제공되며, 각 센스 증폭기(120_1, 120_2, ..., 120_n)는 각각의 기준전압(VREF1, VREF2, ..., VREFn)과 비교 및 증폭하여 그 결과를 센싱 출력 전압(SAOUT1, SAOUT2, ..., SAOUTn)으로 출력한다.
즉, 도 3의 실시예에 의하여 멀티 비트 데이터를 센싱하는 반도체 메모리 장치의 센스 앰프들에 대한 센싱 특성 평가가 수행될 수 있다.
도 1은 일반적으로 반도체 메모리 장치에서 데이터의 리드를 위한 센싱을 수행하는 것을 설명하기 위한 회로도.
도 2는 본 발명에 따른 실시예로서 반도체 메모리 장치의 전류 감지 특성 평가를 수행하기 위한 장치의 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 전류-전압변환부 120 : 센스 앰프
130 : 스위칭부 140 ; 테스트 전류 공급부

Claims (56)

  1. 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 입출력 라인으로 공급하는 테스트 전류 공급부; 및
    상기 입출력 라인의 상기 테스트 전류가 입력되고, 상기 테스트 전류에 해당하는 센싱 입력 전압과 미리 설정된 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 센싱 출력 전압으로 출력하는 센싱 증폭 회로를 구비함을 특징으로 하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  2. 제 1 항에 있어서,
    상기 테스트 전류 공급부는 입력 패드를 통하여 입력되는 전류를 상기 테스트 전류로 이용하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  3. 제 1 항에 있어서,
    상기 테스트 전류 공급부는 외부 전압의 레벨을 제어함으로써 생성되는 전류를 상기 테스트 전류로 이용하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  4. 제 1 항에 있어서,
    상기 테스트 전류 공급부는 테스트 모드 신호에 의하여 스위칭되는 스위칭 소자를 구비하고, 상기 테스트 모드 신호는 테스트 모드에 대응하여 활성화되는 신호인 반도체 메모리 장치의 센싱 특성 평가 장치.
  5. 제 1 항에 있어서,
    상기 센싱 증폭 회로는,
    상기 테스트 모드 전에 상기 입출력 라인을 프리차지하고, 상기 테스트 모드 진입 상태에서 상기 입출력 라인의 상기 테스트 전류를 상기 센싱 입력 전압으로 구동하여 출력하는 전류-전압 변환부; 및
    상기 센싱 입력 전압과 상기 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 상기 센싱 출력 전압으로 출력하는 센스 증폭부를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  6. 제 5 항에 있어서,
    상기 전류-전압 변환부는,
    상기 테스트 모드 전에 상기 입출력 라인에 프리차지 전압을 공급하는 프리차지부; 및
    상기 테스트 모드 진입 상태에서 상기 입출력 라인으로 유입되는 상기 테스트 전류를 상기 센싱 입력 전압으로 구동하여 출력하는 구동부를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  7. 제 6 항에 있어서,
    상기 프리차지부는,
    상기 테스트 모드 전에 상기 구동부와 상기 입출력 라인 간의 연결을 턴오프하고, 상기 테스트 모드 진입 상태에서 상기 구동부와 상기 입출력 라인 간의 연결을 턴온하는 제 1 스위칭 소자; 및
    상기 제 1 스위칭 소자와 반대로 온/오프되며, 상기 테스트 모드 전에 상기 입출력 라인에 상기 프리차지 전압을 공급하는 제 2 스위칭 소자를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  8. 제 7 항에 있어서,
    상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자는 동일 제어 신호에 의하여 동작되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  9. 제 8 항에 있어서,
    상기 제 1 스위칭 소자는 PMOS 트랜지스터로 구성되고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  10. 제 6 항에 있어서,
    상기 구동부는 상기 입출력 라인의 전류를 전류 제어 신호에 의하여 구동하여 출력하는 PMOS 트랜지스터를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  11. 제 1 항에 있어서,
    상기 입출력 라인은 메모리 셀에 연결되는 로컬 입출력 라인인 반도체 메모리 장치의 센싱 특성 평가 장치.
  12. 데이터가 저장된 메모리 셀;
    테스트 모드 제어 신호와 입출력 라인 스위칭 신호에 의하여 메모리 셀의 데이터를 리드하기 위한 노멀 모드 상태에서 상기 메모리 셀과 입출력 라인 간을 연결하는 스위칭부;
    상기 테스트 모드 제어 신호에 의하여 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 상기 입출력 라인으로 공급하는 테스트 전류 공급부;
    상기 스위칭부와 상기 테스트 전류 공급부에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 전류-전압 변환부; 및
    상기 전류-전압 변환부에서 출력되는 상기 센싱 입력 전압을 미리 설정된 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 센싱 출력 전압으로 출력하는 센싱 증폭 회로를 구비함을 특징으로 하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  13. 제 12 항에 있어서,
    상기 스위칭부는,
    상기 테스트 모드 제어 신호와 상기 입출력 라인 스위칭 신호를 낸드 조합하는 논리게이트; 및
    상기 논리 게이트의 출력에 의하여 온/오프되는 스위칭소자를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  14. 제 13 항에 있어서,
    상기 스위칭소자는 상기 테스트 모드 신호의 인에이블에 대응하여 턴오프되 는 반도체 메모리 장치의 센싱 특성 평가 장치.
  15. 제 12 항에 있어서,
    상기 테스트 전류 공급부는 입력 패드를 통하여 입력되는 전류를 상기 테스트 전류로 이용하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  16. 제 12 항에 있어서,
    상기 테스트 전류 공급부는 외부 전압의 레벨을 제어함으로써 생성되는 전류를 상기 테스트 전류로 이용하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  17. 제 12 항에 있어서,
    상기 테스트 전류 공급부는 센싱 특성 평가를 위한 모드 상태에서 활성화되는 테스트 모드 신호에 의하여 스위칭되는 스위칭 소자를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  18. 제 12 항에 있어서,
    상기 전류-전압 변환부는, 상기 테스트 모드 전에 상기 입출력 라인을 프리차지하고, 상기 테스트 모드 상태에서 상기 입출력 라인의 상기 테스트 전류를 테스트 전압으로 구동하여 출력하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  19. 제 18 항에 있어서,
    상기 전류-전압 변환부는,
    상기 테스트 모드 전에 상기 입출력 라인에 프리차지 전압을 공급하는 프리차지부; 및
    상기 테스트 모드 상태에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 구동부를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  20. 제 19 항에 있어서,
    상기 프리차지부는,
    상기 테스트 모드 전에 상기 구동부와 상기 입출력 라인 간의 연결을 턴오프하고, 상기 테스트 모드 상태에서 상기 구동부와 상기 입출력 라인 간의 연결을 턴온하는 제 1 스위칭 소자; 및
    상기 제 1 스위칭 소자와 반대로 온/오프되며, 상기 테스트 모드 전에 상기 입출력 라인에 상기 프리차지 전압을 공급하는 제 2 스위칭 소자를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  21. 제 20 항에 있어서,
    상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자는 동일 제어 신호에 의하여 동작되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  22. 제 21 항에 있어서,
    상기 제 1 스위칭 소자는 PMOS 트랜지스터로 구성되고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  23. 제 19 항에 있어서,
    상기 구동부는 상기 입출력 라인의 전류를 전류 제어 신호에 의하여 구동하여 출력하는 PMOS 트랜지스터를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  24. 청구항 24은(는) 설정등록료 납부시 포기되었습니다.
    테스트 모드 진입에 따라 입출력 라인에 테스트 전류를 제공하는 단계;
    상기 테스트 전류를 센싱 입력 전압으로 구동하는 단계; 및
    상기 센싱 입력 전압을 미리 설정된 기준전압과 비교 및 증폭하여 센싱 출력 전압으로 출력하는 단계를 포함함을 특징으로 하는 반도체 메모리 장치의 센싱 특성 평가 방법.
  25. 청구항 25은(는) 설정등록료 납부시 포기되었습니다.
    제 24 항에 있어서,
    상기 테스트 모드 진입 전 상기 입출력 라인을 프리차지하는 단계를 더 포함하는 반도체 메모리 장치의 센싱 특성 평가 방법.
  26. 청구항 26은(는) 설정등록료 납부시 포기되었습니다.
    제 24 항에 있어서,
    상기 테스트 전류는 외부와 컨택되는 입력 패드를 통하여 공급되는 것을 이용하는 반도체 메모리 장치의 센싱 특성 평가 방법.
  27. 청구항 27은(는) 설정등록료 납부시 포기되었습니다.
    제 24 항에 있어서,
    상기 테스트 전류로써 외부 전압의 레벨을 제어함으로써 생성되는 전류를 이 용하는 반도체 메모리 장치의 센싱 특성 평가 방법.
  28. 청구항 28은(는) 설정등록료 납부시 포기되었습니다.
    노멀 모드 상태에서 데이터에 해당하는 노멀 전류를 메모리 셀로부터 입출력 라인으로 제공하는 단계;
    테스트 모드가 개시되면, 상기 노멀 전류의 유입을 차단하고, 상기 입출력 라인에 테스트 전류를 제공하는 단계;
    상기 입출력 라인의 상기 노멀 전류 또는 상기 테스트 전류를 센싱 입력 전압으로 구동하는 단계; 및
    상기 센싱 입력 전압을 미리 설정된 기준전압과 비교 및 증폭하여 센싱 출력 전압으로 출력하는 단계를 포함함을 특징으로 하는 반도체 메모리 장치의 센싱 특성 평가 방법.
  29. 청구항 29은(는) 설정등록료 납부시 포기되었습니다.
    제 28 항에 있어서,
    상기 테스트 모드 진입 전 상기 입출력 라인을 프리차지하는 단계를 더 수행함하는 반도체 메모리 장치의 센싱 특성 평가 방법.
  30. 청구항 30은(는) 설정등록료 납부시 포기되었습니다.
    제 28 항에 있어서,
  31. 청구항 31은(는) 설정등록료 납부시 포기되었습니다.
    제 28 항에 있어서,
    상기 테스트 전류로써 외부 전압의 레벨을 제어함으로써 생성되는 전류를 이용하는 반도체 메모리 장치의 센싱 특성 평가 방법.
  32. N(상기 N은 2 이상의 자연수) 비트의 데이터에 대한 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 입출력 라인으로 공급하는 테스트 전류 공급부; 및
    M(상기 M은 상기 N보다 작은 자연수) 개의 센스 증폭부를 구비하며, 상기 입출력 라인의 상기 테스트 전류가 입력되고, 상기 테스트 전류에 해당하는 센싱 입력 전압과 각 센스 증폭부 별로 서로 다르게 설정된 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 센싱 출력 전압들으로 출력하는 센싱 증폭 회로를 구비함을 특징으로 하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  33. 제 32 항에 있어서,
    상기 테스트 전류 공급부는 입력 패드를 통하여 입력되는 전류를 상기 테스트 전류로 이용하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  34. 제 32 항에 있어서,
    상기 테스트 전류 공급부는 외부 전압의 레벨을 제어함으로써 생성되는 전류를 상기 테스트 전류로 이용하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  35. 제 32 항에 있어서,
    상기 테스트 전류 공급부는 상기 테스트 모드에 대응하여 활성화되는 테스트 모드 신호에 의하여 스위칭되는 스위칭 소자를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  36. 제 32 항에 있어서,
    상기 센싱 증폭 회로는,
    상기 테스트 모드 전에 상기 입출력 라인을 프리차지하고, 상기 테스트 모드 진입 상태에서 상기 입출력 라인의 상기 테스트 전류를 상기 센싱 입력 전압으로 구동하여 출력하는 전류-전압 변환부; 및
    상기 센싱 입력 전압과 상기 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 상기 센싱 출력 전압으로 출력하는 센스 증폭부를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  37. 제 36 항에 있어서,
    상기 전류-전압 변환부는,
    상기 테스트 모드 전에 상기 입출력 라인에 프리차지 전압을 공급하는 프리차지부; 및
    상기 테스트 모드 진입 상태에서 상기 입출력 라인으로 유입되는 상기 테스트 전류를 상기 센싱 입력 전압으로 구동하여 출력하는 구동부를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  38. 제 37 항에 있어서,
    상기 프리차지부는,
    상기 테스트 모드 전에 상기 구동부와 상기 입출력 라인 간의 연결을 턴오프하고, 상기 테스트 모드 진입 상태에서 상기 구동부와 상기 입출력 라인 간의 연결을 턴온하는 제 1 스위칭 소자; 및
    상기 제 1 스위칭 소자와 반대로 온/오프되며, 상기 테스트 모드 전에 상기 입출력 라인에 상기 프리차지 전압을 공급하는 제 2 스위칭 소자를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  39. 제 38 항에 있어서,
    상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자는 동일 제어 신호에 의하여 동작되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  40. 제 39 항에 있어서,
    상기 제 1 스위칭 소자는 PMOS 트랜지스터로 구성되고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  41. 제 37 항에 있어서,
    상기 구동부는 상기 입출력 라인의 전류를 전류 제어 신호에 의하여 구동하여 출력하는 PMOS 트랜지스터를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  42. 제 32 항에 있어서,
    상기 입출력 라인은 메모리 셀에 연결되는 로컬 입출력 라인인 반도체 메모리 장치의 센싱 특성 평가 장치.
  43. 제 32 항에 있어서,
    상기 N은 4인 반도체 메모리 장치의 센싱 특성 평가 장치.
  44. 제 43항에 있어서,
    상기 M은 3인 반도체 메모리 장치의 센싱 특성 평가 장치.
  45. N(상기 N은 2 이상의 자연수) 비트의 데이터가 저장된 PRAM 셀;
    테스트 모드 제어 신호와 입출력 라인 스위칭 신호에 의하여 상기 PRAM 셀의 데이터를 리드하기 위한 노멀 모드 상태에서 상기 PRAM 셀과 입출력 라인 간을 연결하는 스위칭부;
    상기 테스트 모드 제어 신호에 의하여 센싱 특성 평가를 위한 테스트 모드 상태에서 테스트 전류를 상기 입출력 라인으로 공급하는 테스트 전류 공급부;
    상기 스위칭부와 상기 테스트 전류 공급부에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 전류-전압 변환부; 및
    M(상기 M은 상기 N보다 작은 자연수)개의 센스 증폭부를 포함하고, 상기 전류-전압 변환부에서 출력되는 상기 센싱 입력 전압을 상기 센스 증폭부 별로 서로 다르게 설정된 기준 전압을 비교 및 증폭하며, 상기 비교 및 증폭 결과를 센싱 출력 전압으로 출력하는 센싱 증폭 회로
    를 구비함을 특징으로 하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  46. 제 45 항에 있어서, 상기 스위칭부는,
    상기 테스트 모드 제어 신호와 상기 입출력 라인 스위칭 신호를 낸드 조합하는 논리게이트; 및
    상기 논리 게이트의 출력에 의하여 온/오프되는 스위칭소자;를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  47. 제 46 항에 있어서,
    상기 스위칭소자는 상기 테스트 모드 신호의 인에이블에 대응하여 턴오프되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  48. 제 45 항에 있어서,
    상기 테스트 전류 공급부는 입력 패드를 통하여 입력되는 전류를 상기 테스트 전류로 이용하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  49. 제 45 항에 있어서,
    상기 테스트 전류 공급부는 외부 전압의 레벨을 제어함으로써 생성되는 전류를 상기 테스트 전류로 이용하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  50. 제 45 항에 있어서,
    상기 테스트 전류 공급부는 센싱 특성 평가를 위한 모드 상태에서 활성화되는 테스트 모드 신호에 의하여 스위칭되는 스위칭 소자를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  51. 제 45 항에 있어서,
    상기 전류-전압 변환부는, 상기 테스트 모드 전에 상기 입출력 라인을 프리차지하고, 상기 테스트 모드 상태에서 상기 입출력 라인의 상기 테스트 전류를 테스트 전압으로 구동하여 출력하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  52. 제 51 항에 있어서,
    상기 전류-전압 변환부는,
    상기 테스트 모드 전에 상기 입출력 라인에 프리차지 전압을 공급하는 프리차지부; 및
    상기 테스트 모드 상태에서 상기 입출력 라인을 경유하여 공급되는 전류를 센싱 입력 전압으로 변환하여 출력하는 구동부;를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  53. 제 52 항에 있어서,
    상기 프리차지부는,
    상기 테스트 모드 전에 상기 구동부와 상기 입출력 라인 간의 연결을 턴오프하고, 상기 테스트 모드 상태에서 상기 구동부와 상기 입출력 라인 간의 연결을 턴온하는 제 1 스위칭 소자; 및
    상기 제 1 스위칭 소자와 반대로 온/오프되며, 상기 테스트 모드 전에 상기 입출력 라인에 상기 프리차지 전압을 공급하는 제 2 스위칭 소자;를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
  54. 제 53 항에 있어서,
    상기 제 1 스위칭 소자 및 상기 제 2 스위칭 소자는 동일 제어 신호에 의하여 동작되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  55. 제 54 항에 있어서,
    상기 제 1 스위칭 소자는 PMOS 트랜지스터로 구성되고, 상기 제 2 스위칭 소자는 NMOS 트랜지스터로 구성되는 반도체 메모리 장치의 센싱 특성 평가 장치.
  56. 제 52 항에 있어서,
    상기 구동부는 상기 입출력 라인의 전류를 전류 제어 신호에 의하여 구동하여 출력하는 PMOS 트랜지스터를 구비하는 반도체 메모리 장치의 센싱 특성 평가 장치.
KR1020090017537A 2009-03-02 2009-03-02 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법 KR101105434B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090017537A KR101105434B1 (ko) 2009-03-02 2009-03-02 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법
US12/488,916 US8159891B2 (en) 2009-03-02 2009-06-22 Sensing characteristic evaluating apparatus for semiconductor device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090017537A KR101105434B1 (ko) 2009-03-02 2009-03-02 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20100098857A KR20100098857A (ko) 2010-09-10
KR101105434B1 true KR101105434B1 (ko) 2012-01-17

Family

ID=42667002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090017537A KR101105434B1 (ko) 2009-03-02 2009-03-02 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법

Country Status (2)

Country Link
US (1) US8159891B2 (ko)
KR (1) KR101105434B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5300771B2 (ja) * 2010-03-25 2013-09-25 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
KR20120063395A (ko) * 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR102396117B1 (ko) * 2015-10-27 2022-05-10 에스케이하이닉스 주식회사 페이지 버퍼 및 이를 포함하는 반도체 메모리 장치
KR20180113113A (ko) * 2017-04-05 2018-10-15 에스케이하이닉스 주식회사 테스트 패드를 구비한 반도체 집적 회로 장치
CN112349338A (zh) * 2020-11-24 2021-02-09 普冉半导体(上海)股份有限公司 存储器存储单元特性分析电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980058190A (ko) * 1996-12-30 1998-09-25 문정환 메모리셀의 전류크기 측정회로
KR20000039712A (ko) * 1998-12-15 2000-07-05 김영환 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034923A (en) * 1987-09-10 1991-07-23 Motorola, Inc. Static RAM with soft defect detection
US5025344A (en) * 1988-11-30 1991-06-18 Carnegie Mellon University Built-in current testing of integrated circuits
FR2665792B1 (fr) * 1990-08-08 1993-06-11 Sgs Thomson Microelectronics Memoire integree pourvue de moyens de test ameliores.
FR2690751B1 (fr) * 1992-04-30 1994-06-17 Sgs Thomson Microelectronics Procede et circuit de detection de fuites de courant dans une ligne de bit.
DE69326329T2 (de) * 1993-06-28 2000-04-13 St Microelectronics Srl Speicherzellen-Stromleseverfahren in Mikrosteuergerät
US5444656A (en) * 1994-06-02 1995-08-22 Intel Corporation Apparatus for fast internal reference cell trimming
JPH08180697A (ja) * 1994-09-16 1996-07-12 Texas Instr Inc <Ti> センス増幅器用の基準電流を供給する基準回路及び方法
EP0753859B1 (en) * 1995-07-14 2000-01-26 STMicroelectronics S.r.l. Method for setting the threshold voltage of a reference memory cell
US5661690A (en) * 1996-02-27 1997-08-26 Micron Quantum Devices, Inc. Circuit and method for performing tests on memory array cells using external sense amplifier reference current
JP2003173700A (ja) 2001-12-03 2003-06-20 Mitsubishi Electric Corp 半導体記憶装置
EP1505605A1 (en) * 2003-08-06 2005-02-09 STMicroelectronics S.r.l. Improved sensing circuit for a semiconductor memory including bit line precharging and discharging functions
US7345917B2 (en) * 2005-12-05 2008-03-18 Macronix International Co., Ltd. Non-volatile memory package and method of reading stored data from a non-volatile memory array
ITMI20060350A1 (it) * 2006-02-28 2007-09-01 St Microelectronics Srl Amplificatore di lettura con ridotta occupazione d'area per memorie a semiconduttore
EP1858027A1 (en) * 2006-05-19 2007-11-21 STMicroelectronics S.r.l. A sensing circuit for semiconductor memories
KR100845781B1 (ko) 2006-12-07 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 센스 앰프 제어 신호 생성 회로
KR100865552B1 (ko) * 2007-05-28 2008-10-28 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 검증방법 및 프로그램 방법
US8581602B2 (en) * 2009-09-02 2013-11-12 Systems And Materials Research Corporation Method and apparatus for nondestructive measuring of a coating thickness on a curved surface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980058190A (ko) * 1996-12-30 1998-09-25 문정환 메모리셀의 전류크기 측정회로
KR20000039712A (ko) * 1998-12-15 2000-07-05 김영환 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법

Also Published As

Publication number Publication date
KR20100098857A (ko) 2010-09-10
US20100220519A1 (en) 2010-09-02
US8159891B2 (en) 2012-04-17

Similar Documents

Publication Publication Date Title
KR101926603B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
KR100226597B1 (ko) 셀임계치분포 검지회로 및 셀임계치 분포 검지방법
US6791890B2 (en) Semiconductor memory device reading data based on memory cell passing current during access
KR100745600B1 (ko) 상 변화 메모리 장치 및 그것의 읽기 방법
KR100745601B1 (ko) 상 변화 메모리 장치 및 그것의 읽기 방법
US7352618B2 (en) Multi-level cell memory device and associated read method
US9070466B2 (en) Mismatch error reduction method and system for STT MRAM
US6504761B2 (en) Non-volatile semiconductor memory device improved sense amplification configuration
JP2008513924A (ja) 事前充電回路を有するｍｒａｍセンス増幅器及び検知方法
US7590003B2 (en) Self-reference sense amplifier circuit and sensing method
US20070253263A1 (en) Nonvolatile memory device with test mechanism
KR100866623B1 (ko) 저전압에서 동작할 수 있는 비휘발성 메모리 장치의 센스앰프 회로 및 이를 포함하는 비휘발성 메모리 장치
KR101105434B1 (ko) 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법
US20050141306A1 (en) Memory device
US9514810B1 (en) Resistive non-volatile memory cell and method for programming same
KR100618840B1 (ko) 저 전원전압 플래쉬 메모리장치의 감지회로
KR102491358B1 (ko) 센스 앰프 구동 장치
JP6039805B2 (ja) 半導体記憶装置および記憶データの読み出し方法
US6707737B2 (en) Memory system capable of switching between a reference voltage for normal operation and a reference voltage for burn-in test
KR100707305B1 (ko) 상 변화 메모리 장치 및 그것의 읽기 방법
US7894279B2 (en) Semiconductor storage device comprising reference cell discharge operation load reduction
JP2015109120A (ja) 半導体装置
US8259505B2 (en) Nonvolatile memory device with reduced current consumption
JP4937219B2 (ja) 不揮発性半導体記憶装置
KR20160132293A (ko) 저항 또는 셀에 저장된 정보를 리드하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee