CN112349338A - 存储器存储单元特性分析电路 - Google Patents

存储器存储单元特性分析电路 Download PDF

Info

Publication number
CN112349338A
CN112349338A CN202011328095.1A CN202011328095A CN112349338A CN 112349338 A CN112349338 A CN 112349338A CN 202011328095 A CN202011328095 A CN 202011328095A CN 112349338 A CN112349338 A CN 112349338A
Authority
CN
China
Prior art keywords
word line
circuit module
line voltage
line driver
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011328095.1A
Other languages
English (en)
Inventor
谢飞
汪齐方
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202011328095.1A priority Critical patent/CN112349338A/zh
Publication of CN112349338A publication Critical patent/CN112349338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种存储器存储单元特性分析电路，其逻辑电路模块的输入端接外部时钟信号,输出地址信号到字线驱动器及位线驱动器；每经过一个外部时钟周期，逻辑电路模块输出的地址加1；存储器的不同存储单元对应逻辑电路模块输出的不同地址；字线驱动器根据逻辑电路模块输出的地址接通相应存储单元的字线端到字线电压；位线驱动器根据逻辑电路模块输出的地址接通相应存储单元的位线端到位线电压；位线驱动器的电流输出引脚外接位线电压，并输出单元测试电流。该存储器存储单元特性分析电路，能准确、快速、高效、直观地获得大量存储单元特性分析电流数据，直接可根据单元测试电流判断存储单元特性，大幅度提高了存储器存储单元特性分析效率。

Description

存储器存储单元特性分析电路
技术领域
本发明涉及半导体电路测试技术，特别涉及一种存储器存储单元特性分析电路。
背景技术
传统的测量存储器的存储单元特性的方法是在测试模式下，要从低到高或从高到低扫描栅电压，再通过敏感放大器与参考电流进行比较，将结果最终转换为输出的逻辑电平，直到输出结果从“1”变为“0,”或从“0”变为“1”,来判断存储单元的特性。同理，也可通过扫描参考电流观察结果的转变来判断存储单元的特性。这两种方式都只能在一个完整的读周期内输出一个逻辑数值，并且要对一个存储单元扫描多次才能找到变化的临界值，读出的结果是存储单元电流与参考电流相对变化的结果，并不能快速直观的获得存储单元特性，也不利于在短时间内获得大量参考数据。
发明内容
本发明要解决的技术问题是提供一种存储器存储单元特性分析电路，能准确、快速、高效、直观地获得大量存储单元特性分析电流数据，直接可根据单元测试电流判断存储单元特性，大幅度提高了存储器存储单元特性分析效率。
为解决上述技术问题，本发明提供的存储器存储单元特性分析电路，其包括逻辑电路模块、字线驱动器及位线驱动器；
所述逻辑电路模块，输入端接外部时钟信号PADCLK,输出地址信号到字线驱动器及位线驱动器；每经过一个外部时钟周期，所述逻辑电路模块输出的地址加1；
存储器的不同存储单元对应所述逻辑电路模块输出的不同地址；
字线驱动器根据所述逻辑电路模块输出的地址接通相应存储单元的字线端到字线电压VG；
位线驱动器根据所述逻辑电路模块输出的地址接通相应存储单元的位线端到位线电压VDD；
所述位线驱动器的电流输出引脚PAD2外接位线电压VDD，并输出单元测试电流。
较佳的，存储器存储单元特性分析电路还包括字线电压产生电路模块；
所述字线电压产生电路模块，用于产生字线电压VG并输出到所述字线驱动器的字线电压输入端。
较佳的，所述字线驱动器的字线电压输入端通过字线电压焊垫PAD1外接预设的字线电压VG。
较佳的，所述外部时钟信号PADCLK的频率为5Mhz到20Mhz。
较佳的，所述外部时钟信号PADCLK的频率为20Mhz。
较佳的，所述逻辑电路模块输出的地址默认初始值为0，地址位数为8到128。
本发明的存储器存储单元特性分析电路，逻辑电路模块根据外部时钟信号PADCLK控制地址自动连续进位，使相应地址的存储单元依次接通，通过位线驱动器(BL driver)的电流输出引脚PAD2输出连续地址的存储单元电流，各个存储单元电流的输出时间由外部时钟信号PADCLK所控制，每一个外部时钟周期内，可通过位线驱动器的电流输出引脚PAD2输出一个相应地址的存储单元的电流；同时，字线驱动器(WL driver)可以通过配合施加不同存储器字线电压，测量不同字线电压的存储单元电流。该存储器存储单元特性分析电路，在要测量的存储单元上直接加需要的电压，同时通过位线驱动器(BL driver)的电流输出引脚PAD2输出单元测试电流，单元测试电流的输出时长能通过外部时钟信号PADCLK灵活调整，能准确、快速、高效、直观地获得大量存储单元特性分析电流数据，直接可根据单元测试电流判断存储单元特性，不需要对一个存储单元进行多次扫描和敏感放大器比较，大幅度提高了存储器存储单元特性分析效率。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的存储器存储单元特性分析电路一实施例示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
如图1所示，存储器存储单元特性分析电路包括逻辑电路模块、字线驱动器及位线驱动器；
所述逻辑电路模块，输入端接外部时钟信号PADCLK,输出地址信号到字线驱动器及位线驱动器；每经过一个外部时钟周期，所述逻辑电路模块输出的地址加1；
存储器的不同存储单元对应所述逻辑电路模块输出的不同地址；
字线驱动器根据所述逻辑电路模块输出的地址接通相应存储单元的字线端到字线电压VG；
位线驱动器根据所述逻辑电路模块输出的地址接通相应存储单元的位线端到位线电压VDD；
所述位线驱动器的电流输出引脚PAD2外接位线电压VDD，并输出单元测试电流。
实施例一的存储器存储单元特性分析电路，逻辑电路模块根据外部时钟信号PADCLK控制地址自动连续进位，使相应地址的存储单元依次接通，通过位线驱动器(BLdriver)的电流输出引脚PAD2输出连续地址的存储单元电流，各个存储单元电流的输出时间由外部时钟信号PADCLK所控制，每一个外部时钟周期内，可通过位线驱动器的电流输出引脚PAD2输出一个相应地址的存储单元的电流；同时，字线驱动器(WL driver)可以通过配合施加不同存储器字线电压，测量不同字线电压的存储单元电流。该存储器存储单元特性分析电路，在要测量的存储单元上直接加需要的电压，同时通过位线驱动器(BL driver)的电流输出引脚PAD2输出单元测试电流，单元测试电流的输出时长能通过外部时钟信号PADCLK灵活调整，能准确、快速、高效、直观地获得大量存储单元特性分析电流数据，直接可根据单元测试电流判断存储单元特性，不需要对一个存储单元进行多次扫描和敏感放大器比较，大幅度提高了存储器存储单元特性分析效率。
实施例二
基于实施例一，所述存储器存储单元特性分析电路还包括字线电压产生电路模块；
所述字线电压产生电路模块，用于产生字线电压VG并输出到所述字线驱动器的字线电压输入端。
实施例二的存储器存储单元特性分析电路，存储单元栅控制电压(字线端电压)是由字线电压产生电路模块产生，可通过字线电压产生电路模块产生不同字线电压VG实现存储单元在不同字线电压下输出不同的电流。
实施例三
基于实施例一的存储器存储单元特性分析电路，所述字线驱动器的字线电压输入端通过字线电压焊垫PAD1外接预设的字线电压VG。
较佳的，所述外部时钟信号PADCLK的频率为5Mhz到20Mhz，例如可以为20Mhz。
较佳的，逻辑电路的输出地址默认初始值为0，地址位数为8到128。
实施例三的存储器存储单元特性分析电路，通过字线电压焊垫PAD1将预设的字线电压通过字线驱动器(WL driver)加到要测试的存储单元字线端上。可通过字线电压焊垫PAD1外接预设的不同字线电压VG，实现存储单元在不同字线电压下输出不同的电流。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种存储器存储单元特性分析电路，其特征在于，其包括逻辑电路模块、字线驱动器及位线驱动器；
所述逻辑电路模块，输入端接外部时钟信号,输出地址信号到字线驱动器及位线驱动器；每经过一个外部时钟周期，所述逻辑电路模块输出的地址加1；
存储器的不同存储单元对应所述逻辑电路模块输出的不同地址；
字线驱动器根据所述逻辑电路模块输出的地址接通相应存储单元的字线端到字线电压；
位线驱动器根据所述逻辑电路模块输出的地址接通相应存储单元的位线端到位线电压；
所述位线驱动器的电流输出引脚外接位线电压，并输出单元测试电流。
2.根据权利要求1所述的存储器存储单元特性分析电路，其特征在于，
存储器存储单元特性分析电路还包括字线电压产生电路模块；
所述字线电压产生电路模块，用于产生字线电压并输出到所述字线驱动器的字线电压输入端。
3.根据权利要求1所述的存储器存储单元特性分析电路，其特征在于，
所述字线驱动器的字线电压输入端通过字线电压焊垫外接预设的字线电压。
4.根据权利要求1所述的存储器存储单元特性分析电路，其特征在于，
所述外部时钟信号的频率为5Mhz到20Mhz。
5.根据权利要求1所述的存储器存储单元特性分析电路，其特征在于，
所述外部时钟信号的频率为20Mhz。
6.根据权利要求1所述的存储器存储单元特性分析电路，其特征在于，
所述逻辑电路模块输出的地址默认初始值为0，地址位数为8到128。
CN202011328095.1A 2020-11-24 2020-11-24 存储器存储单元特性分析电路 Pending CN112349338A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011328095.1A CN112349338A (zh) 2020-11-24 2020-11-24 存储器存储单元特性分析电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011328095.1A CN112349338A (zh) 2020-11-24 2020-11-24 存储器存储单元特性分析电路

Publications (1)

Publication Number Publication Date
CN112349338A true CN112349338A (zh) 2021-02-09

Family

ID=74365632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011328095.1A Pending CN112349338A (zh) 2020-11-24 2020-11-24 存储器存储单元特性分析电路

Country Status (1)

Country Link
CN (1) CN112349338A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201747B1 (en) * 1999-09-30 2001-03-13 Advanced Micro Devices, Inc. Method and apparatus for measuring subthreshold current in a memory array
CN1523367A (zh) * 2003-02-17 2004-08-25 上海华园微电子技术有限公司 一种测试电可擦除电可编程存储器的性能及其故障的方法
CN1577455A (zh) * 2003-07-28 2005-02-09 罗姆股份有限公司 有机电致发光板驱动电路及其驱动电流的属性测试方法
JP2006078289A (ja) * 2004-09-08 2006-03-23 Fujitsu Ltd 半導体記憶装置及びその試験方法
CN1934610A (zh) * 2004-03-24 2007-03-21 罗姆股份有限公司 有机el面板驱动电路及其检查装置和有机el显示装置
KR20100098857A (ko) * 2009-03-02 2010-09-10 주식회사 하이닉스반도체 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법
KR20110088114A (ko) * 2010-01-28 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치
CN104252879A (zh) * 2014-09-26 2014-12-31 中国科学院微电子研究所 一种阻变存储器读出电路
CN107533863A (zh) * 2015-04-27 2018-01-02 索尼半导体解决方案公司 存储器设备、存储器系统和存储器控制方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201747B1 (en) * 1999-09-30 2001-03-13 Advanced Micro Devices, Inc. Method and apparatus for measuring subthreshold current in a memory array
CN1523367A (zh) * 2003-02-17 2004-08-25 上海华园微电子技术有限公司 一种测试电可擦除电可编程存储器的性能及其故障的方法
CN1577455A (zh) * 2003-07-28 2005-02-09 罗姆股份有限公司 有机电致发光板驱动电路及其驱动电流的属性测试方法
CN1934610A (zh) * 2004-03-24 2007-03-21 罗姆股份有限公司 有机el面板驱动电路及其检查装置和有机el显示装置
JP2006078289A (ja) * 2004-09-08 2006-03-23 Fujitsu Ltd 半導体記憶装置及びその試験方法
KR20100098857A (ko) * 2009-03-02 2010-09-10 주식회사 하이닉스반도체 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법
KR20110088114A (ko) * 2010-01-28 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치
CN104252879A (zh) * 2014-09-26 2014-12-31 中国科学院微电子研究所 一种阻变存储器读出电路
CN107533863A (zh) * 2015-04-27 2018-01-02 索尼半导体解决方案公司 存储器设备、存储器系统和存储器控制方法

Similar Documents

Publication Publication Date Title
US5661729A (en) Semiconductor memory having built-in self-test circuit
US20010052097A1 (en) Method and apparatus for testing semiconductor devices
US5463585A (en) Semiconductor device incorporating voltage reduction circuit therein
US7107504B2 (en) Test apparatus for semiconductor device
US7355902B2 (en) Methods and apparatus for inline characterization of high speed operating margins of a storage element
US20020093874A1 (en) Semiconductor memory device
US7859938B2 (en) Semiconductor memory device and test method thereof
US20100182857A1 (en) Tester for semiconductor device and semiconductor device
GB2403079A (en) Ferroelectric Memory with Dynamic Reference Voltage Adjustment
US7495979B2 (en) Method and system for in-situ parametric SRAM diagnosis
US7482830B2 (en) Semiconductor device and method for testing semiconductor device
US6833723B2 (en) Semiconductor device with phase comparator comparing phases between internal signal and external signal
US5903582A (en) Memory circuit
US6920590B2 (en) Semiconductor apparatus for providing reliable data analysis of signals
CN112349338A (zh) 存储器存储单元特性分析电路
US6519726B1 (en) Semiconductor device and testing method of the same
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
US7117406B2 (en) Semiconductor memory device and method of testing same
JPH06119799A (ja) メモリ試験装置
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
CN113113073A (zh) 一种sram电磁抗扰度的片上测量方法和系统
JPS62103894A (ja) 読取り完了信号発生回路
US5256963A (en) Digital testing for high-impedance states in digital electronic circuits
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
US11977116B2 (en) Current test circuit, device and method, and storage medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination