KR20110088114A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20110088114A
KR20110088114A KR1020100007862A KR20100007862A KR20110088114A KR 20110088114 A KR20110088114 A KR 20110088114A KR 1020100007862 A KR1020100007862 A KR 1020100007862A KR 20100007862 A KR20100007862 A KR 20100007862A KR 20110088114 A KR20110088114 A KR 20110088114A
Authority
KR
South Korea
Prior art keywords
current
program
voltage
test
response
Prior art date
Application number
KR1020100007862A
Other languages
English (en)
Other versions
KR101095768B1 (ko
Inventor
윤혁수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100007862A priority Critical patent/KR101095768B1/ko
Priority to US12/827,830 priority patent/US8369137B2/en
Publication of KR20110088114A publication Critical patent/KR20110088114A/ko
Application granted granted Critical
Publication of KR101095768B1 publication Critical patent/KR101095768B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 프로그램 동작에서 발생할 수 있는 오동작을 방지하고 동작 신뢰성을 높일 수 있는 반도체 메모리 장치를 제공한다.
구체적으로, 본 발명은 데이터에 따라 다른 저항값을 가지는 메모리 소자를 포함하는 단위 셀, 및 테스트 신호에 대응하여 단위 셀을 프로그램하기 위한 프로그램 전류 및 전압을 출력하는 쓰기 드라이버를 포함하는 반도체 메모리 장치를 제공한다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 일시적 또는 영구히 저장할 수 있도록 발전되어 왔다. 이러한 반도체 메모리 장치는 여러 전자장치 혹은 전자장비에 사용되거나 개인용 휴대형 기기에도 광범위하게 사용되고 있다. 일반적인 반도체 메모리 장치는 데이터를 자유롭게 읽거나 쓸 수 있으며, 기존의 데이터를 갱신하는 것도 손쉽게 할 수 있다.
반도체 메모리 장치는 보다 더 많은 양의 데이터를 저장할 수 있으면서 동작에 필요한 소비전력이 작고 동작 속도는 빨라지도록 계발되고 있다. 비휘발성 메모리로는 NOR 플래쉬 메모리 장치 또는 NAND 플래쉬 메모리 장치가 주로 사용되어 왔으나, 기존의 플래쉬 메모리 장치는 동작 속도가 느리다는 단점이 있다.
이러한 단점을 극복하기 위해, 최근에는 전류를 이용하여 단위 셀에 포함된 물질의 저항 값을 변화시켜 데이터를 저장하고 그 저항에 따른 전류의 차이를 읽어 내는 PCRAM(phase change random access memory)이 제안되었다. PCRAM은 단위 셀에 온도에 의한 상변화가 일어나는 물질을 포함시켜, 일정한 전류를 통과시킬 때 흐르는 전류의 양에 따라 발생하는 온도에 의해 결정질 상태 또는 비결정질 상태로 변화하도록 한다. 일례로, 단위 셀에는 게르마늄 안티몬 텔루륨(Ge2Sb2Te5, GST)와 같은 물질이 포함되어 있는데 이러한 물질은 결정질 상태 또는 비결정질 상태에 따라 저항값에 차이가 존재한다.
본 발명은 단위 셀에 흐르는 전류량에 대응하여 데이터를 프로그램하는 반도체 메모리 장치에 있어서, 테스트 과정에서 프로그램 동작 시 단위 셀의 흐르는 전류량 및 전압을 확인하여 오동작이 발생하는 경우 오동작의 원인을 확인할 수 있도록 함으로써 보다 신뢰성있는 반도체 메모리 장치를 개발할 수 있는 기술이다.
본 발명은 데이터에 따라 다른 저항값을 가지는 메모리 소자를 포함하는 단위 셀; 및 테스트 신호에 대응하여 상기 단위 셀을 프로그램하기 위한 프로그램 전류 및 전압을 출력하는 쓰기 드라이버를 포함하는 반도체 메모리 장치를 제공한다.
또한, 본 발명은 테스트 동작 시 프로그램 명령에 대응하여, 쓰기 드라이버에서 출력된 프로그램 전류 및 전압을 모니터링하거나 단위 셀을 포함한 셀 어레이 내 프로그램 경로에 저항값을 측정하기 위한 반도체 메모리 장치를 제공한다.
본 발명은 단위 셀에 흐르는 전류량에 대응하여 데이터를 프로그램하는 반도체 메모리 장치의 프로그램시 쓰기 드라이버 및 단위 셀에 이르는 쓰기 경로의 저항을 확인할 수 있는 방법을 제공함으로써 프로그램 동작에 오류가 발생할 경우 쓰기 경로 상에 어느 영역에서 원인이 발생하는지를 테스트할 수 있다.
또한, 본 발명은 테스트 과정을 통해 반도체 메모리 장치의 프로그램 동작이 정상적으로 수행되기 위해 필요한 최소 전압을 파악할 수 있어 최소 전압에 대응하는 회로 설계가 가능하고 저전력 환경에 적합한 반도체 메모리 장치를 개발할 수 있는 장점이 있다.
도 1은 본 발명에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 파형도이다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 회로도이다.
도 3은 본 발명의 제 2 실시예에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 회로도이다.
도 4는 본 발명의 제 3 실시예에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 회로도이다.
본 발명은 단위 셀에 흐르는 전류가 비정상적인 경우 그 원인을 알아내기 위한 테스트 회로를 쓰기 드라이버에 연결하여 전류량을 검출할 수 있는 테스트 회로를 연결하여 반도체 메모리 장치의 오동작을 분석할 수 있는 기술이다.
구체적으로, 본 발명에서는 프로그램(program)을 위해 쓰기 드라이버에서 아날로그 레벨로 제어되는 프로그램 전류가 낮은 것이 문제점인지, 단위 셀을 포함하는 프로그램 경로에 저항값이 문제인지를 파악할 수 있도록 전류량 및 전압을 확인할 수 있는 패드를 구비한다. 패드를 통해 프로그램 전류를 검출하면 쓰기 드라이버의 동작을 직접적으로 테스트할 수 있다. 또한, 패드를 통해 프로그램 전류 및 전압을 검출하면 프로그램 경로에 저항값을 실측할 수 있어, 반도체 메모리 장치 설계시 예상했던 저항값과 실측값을 비교하여 문제점을 파악할 수 있다.
아래에서는, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 발명에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 파형도이다.
도 1을 참고하면, 프로그램 인에이블 신호(PGM_EN)가 논리 하이 레벨로 활성화되면, 쓰기 드라이버 내 고전압(VPP)과 접지 전압(VSS) 사이에 기준 전류(Iref)가 흐르게 되고, 기준 전류(Iref)에 미러링(mirroring)된 프로그램 전류(Ipgm)가 흐르게 된다. 아래에서는 구체적인 회로도를 참고하여 프로그램 전류가 생성되는 과정과 테스트 동작에서 이러한 프로그램 전류를 측정하는 과정을 살펴보도록 한다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 회로도이다.
본 발명의 제 1 실시예에 따른 반도체 메모리 장치에 포함된 단위 셀은 상 변화 메모리 소자를 포함할 수 있다.
도시된 바와 같이, 본 발명의 제 1 실시예에 따른 반도체 메모리 장치는 쓰기 드라이버(210)와 단위 셀(220)을 포함한다.
본 발명의 제 1 실시예에 따른 반도체 메모리 장치 내부에는 쓰기 드라이버(210)와 단위 셀(220) 사이에는 비트 라인 및 여러 스위칭 회로를 포함하는 프로그램 경로가 형성되어 있으나, 프로그램 경로는 전류가 흐르는 작은 저항성분을 가진 배선으로 여기고 자세한 설명을 생략한다.
마찬가지로, 단위 셀(220)은 데이터를 저장하기 위한 상 변화 메모리 소자와 워드 라인과 트랜지스터 또는 다이오드를 포함하고 있으나, 프로그램 동작시에는 전류가 흐르는 경로에 저항값만의 의미를 가지므로 자세한 설명은 생략한다.
쓰기 드라이버(210)는 프로그램 명령에 대응하여 활성화되는 프로그램 인에이블 신호(PGM_EN)에 대응하여 인에이블시키는 제 1 NMOS 트랜지스터(N1), 고전압(VPP)과 연결되어 제 1 NMOS 트랜지스터(N1)로 기준 전류(Iref)를 흐르게 하는 제 1 PMOS 트랜지스터(P1) 및 기준 전류(Iref)를 미러링(mirroring)하여 프로그램 전류(Ipgm)를 출력하는 제 2 PMOS 트랜지스터(P2)를 포함하는 커런트 미러(current mirror) 회로로 구성된다.
또한, 쓰기 드라이버(210)는 제 2 PMOS 트랜지스터(P2)와 단위 셀(220) 사이에 흐르는 프로그램 전류(Ipgm)를 측정하기 위한 테스트 회로를 포함한다. 테스트 회로는 프로그램 전류(Ipgm)을 테스트 동작시 활성화 되는 테스트 신호(TPGMON)에 대응하여 테스트 패드(230)로 출력하기 위한 전송 게이트(212)와 전송 게이트(212)를 제어하기 위한 인버터(214)를 포함한다.
본 발명의 제 1 실시예에 따른 반도체 메모리 장치는 프로그램(Program) 동작 시 쓰기 드라이버(210)와 단위 셀(220) 사이에 전압을 확인하기 위해 테스트 신호(TPGMON)를 활성화시키면, 테스트 패드(230)와 연결된 전송 게이트(212)를 활성화시킨다. 테스트 패드(230)를 통해 전압을 측정하면 프로그램 경로의 저항을 측정할 수 있다.
여기서, 테스트 패드(230)는 반도체 메모리 장치 내에 전압 측정을 위해 별도로 형성할 수 있다.
또는 테스트 동작 중에는 반도체 메모리 장치와 외부 장치 사이에 데이터, 제어 신호, 어드레스 등의 입/출력을 위해 사용되는 복수의 패드를 사용하지 않기 때문에, 이러한 패드들 중 하나를 테스트 패드(230)로 사용할 수도 있다. 이 경우 별도의 패드를 만들지 않아도 되기 때문에 반도체 메모리 장치의 레이아웃(Layout)을 효율적으로 활용할 수 있다는 장점이 있다.
또한, 전송 게이트(212)와 인버터(214)로 구성된 테스트 회로는 쓰기 드라이버(210) 외에 반도체 메모리 장치 내 다른 영역(예를 들면, 글로벌 비트 라인, 비트 라인, 센스 앰프 등)에도 쉽게 적용이 가능하기 때문에 반도체 메모리 장치 내 구성요소에 대한 세부적인 검사가 가능하다.
아울러, 테스트 패드(230)를 통해 전압을 검출하는 경우, 전류를 흘려보내는 것이 아니기 때문에 저항이 증가하여 반도체 메모리 장치의 동작을 방해하거나 왜곡시키는 등의 문제가 발생하지 않는다는 장점이 있다.
도 3은 본 발명의 제 2 실시예에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 회로도이다.
본 발명의 제 2 실시예에 따른 반도체 메모리 장치에 포함된 단위 셀은 상 변화 메모리 소자를 포함할 수 있다.
도시된 바와 같이, 본 발명의 제 2 실시예에 따른 반도체 메모리 장치는 쓰기 드라이버(310)와 단위 셀(320)을 포함한다.
구체적으로, 쓰기 드라이버(310)는 제 1 NMOS 트랜지스터(N1), 제 1 PMOS 트랜지스터(P1) 및 제 2 PMOS 트랜지스터(P2)로 구성된 커런트 미러(current mirror) 회로와 제 3 PMOS 트랜지스터(P3)와 제 2 NMOS 트랜지스터(N2)로 구성된 테스트 회로를 포함한다. 여기서, 테스트 회로에 포함된 제 3 PMOS 트랜지스터(P3)와 제 2 NMOS 트랜지스터(N2)는 테스트 신호(TPGMON)에 대응하여 활성화되어 커런트 미러 회로가 인에이블되지 않아도 테스트 패드(330)를 통해 프로그램 전류(Ipgm)를 출력할 수 있다.
본 발명의 제 2 실시예에서는 프로그램 인에이블 신호(PGM_EN)가 활성화되지 않아 기준 전류(Iref)를 '0'으로 고정하여도, 테스트 신호(TPGMON)에 의해 프로그램 전류(Ipgm)를 출력할 수 있다. 따라서, 테스트 동작 시 단위 셀(320)에 흐르는 프로그램 전류(Ipgm)만을 측정할 수 있는 장점이 있다.
즉, 쓰기 드라이버(310)의 동작에 따라 형성된 프로그램 전류(Ipgm)가 아니기 때문에, 쓰기 드라이버(310)의 저항값(즉, 제 2 PMOS 트랜지스터의 저항값)이 미미하고 예측하기 용이하고 단위 셀(320)을 포함한 프로그램 경로의 저항값을 보다 정확하게 측정할 수 있는 장점이 있다.
아울러, 테스트 동작시 쓰기 드라이버(310)의 불필요한 동작을 막아 불필요한 전력이 소모되는 것을 막을 수 있다.
도 4는 본 발명의 제 3 실시예에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 회로도이다.
본 발명의 제 3 실시예에 따른 반도체 메모리 장치에 포함된 단위 셀은 상 변화 메모리 소자를 포함할 수 있다.
도시된 바와 같이, 본 발명의 제 3 실시예에 따른 PCRAM은 쓰기 드라이버(410)와 단위 셀(420)을 포함한다.
구체적으로, 쓰기 드라이버(410)는 제 1 NMOS 트랜지스터(N1), 제 1 PMOS 트랜지스터(P1) 및 제 2 PMOS 트랜지스터(P2)로 구성된 커런트 미러(current mirror) 회로와 제 3 PMOS 트랜지스터(P3), 제 2 NMOS 트랜지스터(N2), 전송 게이트(412) 및 인버터(414)를 포함하는 테스트 회로를 포함한다.
테스트 회로는 테스트 동작시 활성화 되는 테스트 신호(TPGMON)에 대응하여 테스트 패드(430)로 프로그램 전류(Ipgm)을 출력한다.
여기서, 도 4에 도시된 본 발명의 제 3 실시예에 다른 반도체 메모리 장치는 본 발명의 제 2 및 제 2 실시예에 따른 반도체 메모리 장치의 특성을 모두 가지고 있다.
본 발명의 제 3 실시예에 따른 반도체 메모리 장치는 테스트 신호(TPGMON)에 대응하여 기준 전류(Iref)가 흐르지 않은 상태(즉, 쓰기 드라이버(410)를 동작시키지 않은 상태)에서 프로그램 전류(Ipgm)을 출력하거나 전압을 출력하여 단위 셀을 포함한 프로그램 경로의 저항을 측정할 수 있다.
뿐만 아니라, 테스트 신호(TPGMON) 및 프로그램 명령에 대응하여 활성화되는 프로그램 인에이블 신호(PGM_EN)에 대응하여 프로그램 전류(Ipgm)를 출력하여 쓰기 드라이버(410)의 동작을 점검할 수도 있다.
단위 셀에 흐르는 전류량에 의해 데이터를 프로그램하는 반도체 메모리 장치에서 프로그램 전류는 디지털 데이터와 달리 아날로그 특성을 가지기 때문에 제어하기 어렵고, 이로 인해 오동작이 일어날 가능성이 매우 높다.
하지만 본 발명의 다양한 실시예에서와 같이 반도체 메모리 장치에 쓰기 드라이버에 테스트 회로를 추가하면, 반도체 메모리 장치의 프로그램 동작에 오류가 발생하는 경우 그 오류의 원인을 정확하게 분석할 수 있다.
구체적으로, 프로그램 동작에 문제가 발생한 경우, 그 문제의 원인이 단위 셀을 포함한 프로그램 경로에 있는지 혹은 쓰기 드라이버에 있는지를 정확히 판단할 수 있다. 또한 피드백을 통해 반도체 메모리 장치의 설계 및 제조 공정의 안정성을 높여 생산성을 높일 수 있고, 정상적인 프로그램 동작을 위한 최소 전압을 파악할 수 있어 최적화된 저전력 반도체 메모리 장치를 설계를 가능하게 한다.
마지막으로 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
210: 쓰기 드라이버
220: 단위 셀
230: 테스트 패드
310: 쓰기 드라이버
320: 단위 셀
330: 테스트 패드
410: 쓰기 드라이버
420: 단위 셀
430: 테스트 패드
TPGMON: 테스트 신호
PGM_EN: 프로그램 인에이블 신호
Ipgm: 프로그램 전류
Iref: 기준 전류

Claims (12)

  1. 데이터에 따라 다른 저항값을 가지는 메모리 소자를 포함하는 단위 셀; 및
    테스트 신호에 대응하여 상기 단위 셀을 프로그램하기 위한 프로그램 전류 및 전압을 출력하는 쓰기 드라이버
    를 포함하는 반도체 메모리 장치.
  2. 청구항 1에 있어서,
    상기 쓰기 드라이버는
    프로그램 명령에 대응하여 기준 전류를 미러링하여 상기 단위 셀에 상기 프로그램 전류 및 전압을 공급하기 위한 커런트 미러 회로; 및
    상기 커런트 미러 회로에 전기적으로 연결되며, 상기 테스트 신호에 대응하여 상기 프로그램 전류 및 전압을 출력하기 위한 테스트 회로를 포함하는 반도체 메모리 장치.
  3. 청구항 2에 있어서,
    상기 테스트 회로는
    상기 커런트 미러 회로와 상기 단위 셀 사이에 연결되며, 상기 테스트 신호에 대응하여 상기 프로그램 전류 및 전압을 전달하는 전송 게이트; 및
    상기 전송 게이트를 제어하기 위한 인버터를 포함하는 반도체 메모리 장치.
  4. 청구항 2에 있어서,
    상기 테스트 회로는 상기 기준 전류가 흐르지 않는 경우에도 상기 프로그램 전류 및 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 청구항 4에 있어서,
    상기 테스트 회로는
    상기 커런트 미러 회로와 고전압 사이에 연결되어, 상기 테스트 신호에 대응하여 온/오프되는 제 1 MOS 트랜지스터; 및
    상기 테스트 신호에 대응하여 상기 커런트 미러 회로의 PMOS 트랜지스터를 활성화시켜 상기 프로그램 전류 및 전압을 출력하기 위한 제 2 MOS 트랜지스터를 포함하는 반도체 메모리 장치.
  6. 청구항 4에 있어서,
    상기 테스트 회로는
    상기 커런트 미러 회로와 고전압 사이에 연결되어, 상기 테스트 신호에 대응하여 온/오프되는 제 1 MOS 트랜지스터;
    상기 테스트 신호에 대응하여 상기 커런트 미러 회로의 PMOS 트랜지스터를 활성화시켜 상기 프로그램 전류 및 전압을 출력하기 위한 제 2 MOS 트랜지스터;
    상기 커런트 미러 회로와 상기 단위 셀 사이에 연결되며, 상기 테스트 신호에 대응하여 상기 프로그램 전류 및 전압을 전달하는 전송 게이트; 및
    상기 전송 게이트를 제어하기 위한 인버터를 포함하는 반도체 메모리 장치.
  7. 청구항 1에 있어서,
    상기 테스트 신호가 활성화되면 상기 프로그램 전류 및 전압을 출력하여 상기 단위 셀의 저항값을 테스트하기 위한 반도체 메모리 장치.
  8. 청구항 1에 있어서,
    프로그램 명령 및 상기 테스트 신호가 활성화되면 상기 프로그램 전류 및 전압을 출력하여 상기 쓰기 드라이버의 동작을 테스트하기 위한 반도체 메모리 장치.
  9. 복수의 단위 셀을 포함하는 셀 어레이;
    쓰기 동작을 수행하기 위한 프로그램 전류를 출력하는 쓰기 드라이버; 및
    상기 프로그램 전류를 측정하기 위한 패드를 포함하고,
    테스트 동작 시 프로그램 명령에 대응하여, 상기 프로그램 전류 및 전압을 모니터링하거나 상기 셀 어레이 내 프로그램 경로의 저항값을 측정하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 청구항 9에 있어서,
    상기 쓰기 드라이버는
    상기 프로그램 명령에 대응하여 기준 전류를 미러링하여 상기 단위 셀에 상기 프로그램 전류 및 전압을 공급하기 위한 커런트 미러 회로; 및
    상기 커런트 미러 회로에 전기적으로 연결되며, 상기 테스트 동작 시 상기 프로그램 전류 및 전압을 출력하기 위한 테스트 회로를 포함하는 반도체 메모리 장치.
  11. 청구항 9에 있어서,
    상기 테스트 회로는
    상기 커런트 미러 회로와 고전압 사이에 연결되어, 상기 테스트 신호에 대응하여 온/오프되는 제 1 MOS 트랜지스터;
    상기 테스트 신호에 대응하여 상기 커런트 미러 회로의 PMOS 트랜지스터를 활성화시켜 상기 프로그램 전류 및 전압을 출력하기 위한 제 2 MOS 트랜지스터;
    상기 커런트 미러 회로와 상기 단위 셀 사이에 연결되며, 상기 테스트 신호에 대응하여 상기 프로그램 전류 및 전압을 전달하는 전송 게이트; 및
    상기 전송 게이트를 제어하기 위한 인버터를 포함하는 반도체 메모리 장치.
  12. 청구항 9에 있어서,
    상기 프로그램 경로는 글로벌 비트라인, 비트라인 스위치, 비트 라인 및 상 변화 메모리 소자를 포함하는 상기 단위 셀을 포함하는 반도체 메모리 장치.
KR1020100007862A 2010-01-28 2010-01-28 반도체 메모리 장치 KR101095768B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100007862A KR101095768B1 (ko) 2010-01-28 2010-01-28 반도체 메모리 장치
US12/827,830 US8369137B2 (en) 2010-01-28 2010-06-30 Semiconductor memory device including a write driver to output a program signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100007862A KR101095768B1 (ko) 2010-01-28 2010-01-28 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20110088114A true KR20110088114A (ko) 2011-08-03
KR101095768B1 KR101095768B1 (ko) 2011-12-21

Family

ID=44308839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100007862A KR101095768B1 (ko) 2010-01-28 2010-01-28 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US8369137B2 (ko)
KR (1) KR101095768B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349338A (zh) * 2020-11-24 2021-02-09 普冉半导体(上海)股份有限公司 存储器存储单元特性分析电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062742B1 (ko) * 2009-02-05 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
KR20160016386A (ko) * 2014-08-05 2016-02-15 에스케이하이닉스 주식회사 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법
US9257178B1 (en) * 2014-11-26 2016-02-09 Taiwan Semiconductor Manufacturing Company Limited Devices and methods for writing to a memory cell of a memory
KR20170029927A (ko) * 2015-09-08 2017-03-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381955B1 (ko) * 2001-01-03 2003-04-26 삼성전자주식회사 기입 드라이버를 이용한 셀 전류 측정 스킴을 갖는 플래시메모리 장치
KR20050118332A (ko) 2004-06-14 2005-12-19 삼성전자주식회사 반도체 메모리 장치
DE102004055466B4 (de) * 2004-11-17 2006-09-21 Infineon Technologies Ag Einrichtung und Verfahren zum Messen von Speicherzell-Strömen
KR100822560B1 (ko) 2006-09-04 2008-04-16 주식회사 하이닉스반도체 낸드 플래시 메모리의 전류 측정 회로
KR100872880B1 (ko) 2006-09-11 2008-12-10 삼성전자주식회사 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치
KR100907018B1 (ko) * 2008-01-22 2009-07-08 주식회사 하이닉스반도체 라이트 제어 회로를 포함하는 반도체 집적 회로
KR20090126102A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349338A (zh) * 2020-11-24 2021-02-09 普冉半导体(上海)股份有限公司 存储器存储单元特性分析电路

Also Published As

Publication number Publication date
US20110182113A1 (en) 2011-07-28
KR101095768B1 (ko) 2011-12-21
US8369137B2 (en) 2013-02-05

Similar Documents

Publication Publication Date Title
US8780617B2 (en) Semiconductor memory device and method of performing burn-in test on the same
US8891323B2 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
JP6176996B2 (ja) 抵抗性メモリのテスト方法、システム及びアーキテクチャー
WO2011102126A1 (ja) 不揮発性半導体記憶装置及び電子機器
KR20130093027A (ko) 메모리 시스템 및 그것의 쓰기 방법
KR101095768B1 (ko) 반도체 메모리 장치
US8194473B2 (en) Non-volatile semiconductor memory circuit
JP6748760B1 (ja) 半導体記憶装置
JP5346835B2 (ja) 半導体装置及び半導体装置の異常検出方法
JP2009245573A (ja) 外部ピンを通じてワードライン電圧を出力する半導体メモリ装置及びその電圧測定方法
KR20110029402A (ko) 비휘발성 메모리 장치, 및 그것을 포함한 메모리 시스템, 그것의 쓰기 전류 제어 방법
JP2013054800A (ja) 半導体装置及び半導体装置の製造方法
KR101095814B1 (ko) 반도체 메모리 장치 및 그 제어 방법
US20120161780A1 (en) Semiconductor device, test method, and test apparatus
JP2558904B2 (ja) 半導体集積回路
CN107403634B (zh) 半导体存储器装置及操作方法
JP2008052841A (ja) 自動セル閾値電圧測定に関する方法、装置及びシステム
US8369138B2 (en) Semiconductor memory device for reading out data stored in memory
US20210156746A1 (en) Semiconductor device including temperature sensing circuit
CN113906514B (zh) 具有模拟测量模式特征的存储器装置
KR20110077570A (ko) 반도체 메모리 장치
KR100934853B1 (ko) 상 변화 메모리 장치
US9589603B2 (en) Semiconductor device and operating method thereof
KR101037504B1 (ko) 반도체 메모리 장치
CN113906506B (zh) 用于存储器组件的电压或电流检测器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8