KR101037504B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR101037504B1
KR101037504B1 KR1020100000076A KR20100000076A KR101037504B1 KR 101037504 B1 KR101037504 B1 KR 101037504B1 KR 1020100000076 A KR1020100000076 A KR 1020100000076A KR 20100000076 A KR20100000076 A KR 20100000076A KR 101037504 B1 KR101037504 B1 KR 101037504B1
Authority
KR
South Korea
Prior art keywords
write
data
memory device
driver
semiconductor memory
Prior art date
Application number
KR1020100000076A
Other languages
English (en)
Inventor
윤정혁
신윤재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100000076A priority Critical patent/KR101037504B1/ko
Application granted granted Critical
Publication of KR101037504B1 publication Critical patent/KR101037504B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 테스트 과정에서 프로그램 동작 시 단위 셀에 흐르는 전류량을 측정하여 오동작을 방지하고 동작 신뢰성을 높일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 프로그램 전류를 단위 셀에 출력하는 구동부, 구동부를 제어하여 프로그램 전류를 조절하기 위한 쓰기 드라이버, 및 테스트 시 쓰기 드라이버의 출력을 기준 전압과 비교한 결과에 따라 쓰기 드라이버를 제어하는 쓰기 테스트 회로를 포함한다.

Description

반도체 메모리 장치{Semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 단위 셀에 저장된 데이터를 외부로 출력하는 프로그램 동작 중 데이터의 감지 및 전달이 안정적으로 이루어지는 지의 여부를 테스트할 수 있도록 하는 기술이다.
반도체 메모리 장치는 데이터를 일시적 또는 영구히 저장할 수 있도록 발전되어 왔다. 이러한 반도체 메모리 장치는 여러 전자장치 혹은 전자장비에 사용되거나 개인용 휴대형 기기에도 광범위하게 사용되고 있다. 일반적인 반도체 메모리 장치는 데이터를 자유롭게 읽거나 쓸 수 있으며, 기존의 데이터를 갱신하는 것도 손쉽게 할 수 있다.
또한, 반도체 메모리 장치는 보다 더 많은 양의 데이터를 저장할 수 있으면서 동작에 필요한 소비전력이 작고 동작 속도는 빨라지도록 개발되고 있다. 비휘발성 메모리로는 노아(NOR) 플래시 메모리 장치 또는 낸드(NAND) 플래시 메모리 장치가 주로 사용되어 왔으나, 기존의 플래시 메모리 장치는 동작 속도가 느리다는 단점이 있다.
이러한 단점을 극복하기 위해, 최근에는 전류를 이용하여 단위 셀에 포함된 물질의 저항값을 변화시켜 데이터를 저장하고 그 저항에 따른 전류의 차이를 읽어 내는 PCRAM(Phase Change Random Access Memory)이 제안되었다.
PCRAM은 단위 셀에 온도에 의한 상 변화가 일어나는 물질을 포함시켜, 일정한 전류를 통과시킬 때 흐르는 전류의 양에 따라 발생하는 온도에 의해 결정질 상태 또는 비결정질 상태로 변화하도록 한다. 일례로, 단위 셀에는 게르마늄 안티몬 텔루륨(Ge2Sb2Te5, GST)와 같은 물질이 포함되어 있는데 이러한 물질은 결정질 상태 또는 비결정질 상태에 따라 저항값에 차이가 존재한다.
반도체 메모리 장치인 PCRAM의 두 가지 기본 동작은 읽기 동작과 쓰기 동작이다. 읽기 동작은 데이터가 저장된 단위 셀에 리드 전압을 인가하여 단위 셀을 포함한 읽기 경로에 흐르는 전류가 기준 전류보다 크거나 작은지를 감지하여 데이터를 판별한다.
반면에, 쓰기 동작은 단위 셀에 포함된 상 변화 물질이 결정질 상태에서 비결정질 상태로 또는 비결정질 상태에서 결정질 상태로 변화되도록 하는 리셋 전류 또는 세트 전류가 단위셀에 흐르게 하여 데이터를 기록한다.
이하에서는 PCRAM의 쓰기 동작에 대해 자세히 살펴본다.
도 1은 일반적인 PCRAM을 설명하기 위한 블록도이다.
도시된 바와 같이, PCRAM은 쓰기 테스트 회로(100), 쓰기 드라이버(130), 구동부(140)를 포함한다. 여기서, 쓰기 테스트 회로(100)는 데이터 비교부(110), 테스트 상태머신(120)을 포함한다.
쓰기 드라이버(130)는 외부에서 입력된 데이터 DLATB에 대응하는 구동 전압 WDB을 출력한다. 그리고, 구동부(140)는 구동 전압 WDB에 대응하여 단위 셀과 연결된 데이터 입출력 라인 SIO에 리셋 전류 또는 세트 전류를 공급한다.
쓰기 테스트 회로(100)의 데이터 비교부(110)는 감지 증폭기(미도시)로부터 전달된 데이터 SAOL와 쓰기 명령과 함께 외부에서 입력된 데이터 DLATB를 비교한다. 그리고, 테스트 상태머신(120)은 데이터 비교부(110)에서 출력된 프로그램 플래그 신호 PNVFLAG에 대응하여 쓰기 인에이블 신호(WDB_EN)를 생성한다.
이하에서는 전술한 PCRAM에 포함된 데이터 입출력 라인 SIO에 연결된 단위 셀(미도시)에 논리 하이 레벨(H)의 데이터를 프로그램하는 쓰기 동작을 테스트하는 과정을 살펴본다.
특히, 논리 하이 레벨(H)의 데이터를 프로그램하는 쓰기 동작을 테스트함으로써, 단위 셀에 포함된 상 변화 메모리 소자를 결정질 상태에서 비결정질 상태로 리셋시키는 데 필요한 전류(리셋 전류)를 공급하기 위한 구동 전압 WDB의 전압 레벨을 측정한다.
먼저, 외부에서 입력된 논리 하이 레벨(H)의 데이터가 쓰기 드라이버(130)로 입력되면, 구동부(140)가 데이터 입출력 라인 SIO을 통해 리셋 전류를 단위 셀에 흐르게 한다.
이후에, 단위 셀에 저장된 데이터를 감지 증폭기(미도시)를 통해 감지한다. 쓰기 테스트 회로(100) 내 데이터 비교부(110)는 감지 증폭기(미도시)로부터 전달된 데이터 SAOL와 외부에서 입력된 논리 하이 레벨(H)의 데이터 DLATB를 비교하여, 서로 다른 값인 경우에 프로그램 플래그 신호 PNVFLAG를 활성화시키고 서로 같은 값이면 프로그램 플래그 신호 PNVFLAG를 비활성화시킨다.
프로그램 플래그 신호 PNVFLAG가 비활성화되면 단위 셀에 논리 하이 레벨(H)의 데이터가 정상적으로 저장되었음을 의미한다. 반면에, 프로그램 플래그 신호 PNVFLAG가 활성화되면 단위 셀에 논리 하이 레벨(H)의 데이터가 정상적으로 저장되지 않았음을 의미한다.
프로그램 플래그 신호 PNVFLAG가 비활성화되면 테스트 상태머신(120)은 쓰기 인에이블 신호 WDB_EN를 비활성화시켜 쓰기 드라이버(130)의 동작을 중지시킨다. 반대로, 프로그램 플래그 신호 PNVFLAG가 활성화되면, 테스트 상태머신(120)은 쓰기 인에이블 신호 WDB_EN를 활성화시킨다.
쓰기 인에이블 신호 WDB_EN가 활성화되면 쓰기 드라이버(130)는 논리 하이 레벨의 데이터에 대응하는 구동 전압 WDB을 출력한다. 여기서, 쓰기 인에이블 신호 WDB_EN가 활성화되면 단위 셀에 포함된 상 변화 메모리 소자가 비결정질 상태로 변화되지 않았다는 것을 의미하므로, 더 많은 양의 리셋 전류를 단위 셀에 공급해야 한다. 즉, 쓰기 인에이블 신호 WDB_EN가 활성화되면 구동 전압 WDB의 전압레벨을 낮춘다.
여기서, 쓰기 드라이버(130)는 내부에 디지털-아날로그 컨버터(digital-analog converter, DAC)를 포함하는 것이 특징이다. 쓰기 드라이버(130)는 쓰기 인에이블 신호 WDB_EN가 활성화될 때마다 구동 전압 WDB을 이전 레벨보다 낮춘다.
PCRAM에서 단위 셀에 포함된 가변저항소자는 리셋 전류 또는 세트 전류에 따라 상변화를 일으키기 때문에, 입력되는 데이터에 대응하여 쓰기 드라이버에 의한 전류 패스에 흐르는 전류량의 제어는 매우 중요하다. 데이터 입출력 라인 SIO에 연결된 단위 셀에 공급되는 리셋 전류를 공급하기 위해 쓰기 드라이버의 출력인 구동 전압 WDB의 전압레벨을 테스트 과정을 통해 조절하여 단위 셀에 논리 하이 레벨의 데이터가 저장되었는 지를 확인할 수 있다.
하지만, 종래의 경우 쓰기 드라이버(130)에서 출력되는 구동 전압 WDB의 전압레벨을 정확히 알 수 없고 그에 따라 리셋 전류의 양도 정확히 알 수 없다는 문제가 있다. 이로 인해, PCRAM의 정상 동작시 단위 셀에 상 변화 메모리 소자를 결정질 상태에서 비결정질 상태로 변화시키기 위해 필요한 리셋 전류의 양과 쓰기 드라이버에 출력 값을 최적화하여 설계할 수 없게 된다. 따라서, 구동 전압 WDB의 전압레벨을 측정하거나 예측할 수 있는 회로 또는 테스트 방법이 필요하다.
본 발명은 단위 셀에 흐르는 전류량에 대응하여 데이터를 프로그램하는 반도체 메모리 장치에 있어서, 테스트 과정에서 프로그램 동작 시 단위 셀에 흐르는 전류량 및 쓰기 드라이버의 출력전압을 측정하여 단위 셀에 포함된 상 변화 메모리 소자에 적합한 쓰기 동작을 수행할 수 있도록 한다.
본 발명의 반도체 메모리 장치는, 프로그램 전류를 단위 셀에 출력하는 구동부; 구동부를 제어하여 프로그램 전류를 조절하기 위한 쓰기 드라이버; 및 테스트 시 쓰기 드라이버의 출력을 기준 전압과 비교한 결과에 따라 쓰기 드라이버를 제어하는 쓰기 테스트 회로를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 갖는다.
첫째, 단위 셀에 흐르는 전류량에 대응하여 데이터를 프로그램하는 반도체 메모리 장치의 프로그램시 요구되는 리셋 전류와 리셋 전류를 단위 셀에 공급하기 위한 쓰기 드라이버의 출력 전압을 확인함으로써, 상 변화 메모리 소자를 포함하는 반도체 메모리 장치의 쓰기 동작이 최적화되도록 설계할 수 있다.
둘째, 리셋 전류의 양뿐만 아니라 쓰기 드라이버 및 단위 셀에 이르는 쓰기 경로의 저항을 확인할 수 있는 방법을 제공함으로써 프로그램 동작에 오류가 발생할 경우 쓰기 경로 상에 어느 영역에서 원인이 발생하는지를 테스트할 수 있다.
셋째, 테스트 과정을 통해 반도체 메모리 장치의 프로그램 동작이 정상적으로 수행되기 위해 필요한 최소 전압을 파악할 수 있어 최소 전압에 대응하는 회로 설계가 가능하고 저전력 환경에 적합한 반도체 메모리 장치를 개발할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 구성 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 일반적인 PCRAM을 설명하기 위한 블록도.
도 2는 본 발명의 일 실시예에 따른 PCRAM을 설명하기 위한 블록도.
도 3은 본 발명의 다른 실시예에 따른 PCRAM을 설명하기 위한 블록도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
본 발명은 상 변화 메모리 소자에 데이터를 저장하기 위해 단위 셀에 흐르는 전류를 예측할 수 있도록 하여, 반도체 메모리 장치가 비정상적으로 동작하는 경우 그 원인을 알아낼 수 있는 테스트 회로를 제공한다.
구체적으로, 본 발명에서는 프로그램(program)을 위해 쓰기 드라이버의 출력에 대응하여 아날로그 레벨로 제어되는 프로그램 전류가 적합한지를 확인하고, 프로그램 전류를 생성하기 위한 쓰기 드라이버에서 출력되는 전압레벨을 측정할 수 있다.
이를 통해, 단위 셀을 포함한 쓰기 경로 상에 문제점이나 불량 여부가 있는지를 확인할 수 있고, 반도체 메모리 장치 설계시 예상했던 저항값과 실측값을 비교하여 문제점을 파악할 수 있다.
도 2는 본 발명의 일 실시예에 따른 PCRAM을 설명하기 위한 블록도이다.
본 발명은 쓰기 테스트 회로(200), 쓰기 드라이버(230), 및 구동부(240)를 포함한다.
여기서, 쓰기 드라이버(230)는 외부에서 입력된 데이터 DLATB에 대응하는 구동 전압 WDB을 출력한다. 구동부(240)는 구동 전압 WDB에 대응하여 데이터 입출력 라인 SIO에 리셋 전류 또는 세트 전류를 공급한다. 쓰기 테스트 회로(200)는 쓰기 동작을 테스트한다.
쓰기 테스트 회로(200)는 데이터 비교부(210), 테스트 상태 머신(220), 스위칭부(250), 전위 조절부(260), 구동전압 비교부(270), 및 기준 구동전압 생성부(280)를 포함한다.
여기서, 데이터 비교부(210)는 감지 증폭기(미도시)로부터 전달된 데이터 SAOL와 쓰기 명령과 함께 외부에서 입력된 데이터 DLATB를 비교한다. 기준 구동전압 생성부(280)는 테스트 신호 TVWDB에 대응하여 기준 구동 전압 VREF_WDB을 생성한다.
구동전압 비교부(270)는 기준 구동 전압 VREF_WDB과 구동 전압 WDB을 비교하여 그 결과를 출력한다. 테스트 상태머신(220)은 데이터 비교부(210)의 출력 PNVFLAG과 구동 전압 비교부(270)의 출력에 대응하여 쓰기 인에이블 신호 WDB_EN를 출력한다. 스위칭부(250)는 테스트 신호 TVWDB에 대응하여 데이터 비교부(210) 또는 구동전압 비교부(270)를 테스트 상태머신(220)과 선택적으로 연결한다.
이때, PCRAM의 쓰기 테스트 회로(200)는 쓰기 동작 후 감지 증폭기(미도시)로부터 전달된 데이터 SAOL와 외부에서 입력된 데이터 DLATB를 비교하여, 동일한 값이 아닐 경우 쓰기 드라이버(230) 및 구동부(240)를 통해 프로그램 전류를 변경할 수 있다.
또한, 쓰기 테스트 회로(200)는 쓰기 드라이버(230)에서 출력된 구동 전압 WDB을 기준 구동 전압 VREF_WDB과 비교하여 전위가 높거나 낮을 때 그 결과에 따라 쓰기 드라이버(230)를 제어하여 구동 전압 WDB의 전위를 조정할 수 있다.
나아가, 도 2를 참조하면, 쓰기 테스트 회로(200)는 구동전압 비교부(270)의 출력을 테스트 상태머신(220)으로 전달하는 과정에서 반도체 메모리 장치 내 전압 도메인이 변경되는 경우 그에 따라 전압 레벨을 조정할 수 있는 전위 조절부(260)를 더 포함할 수 있다.
일례로, 쓰기 테스트 회로(200) 내 데이터 비교부(210)의 경우 PCRAM 내 코어 영역에 형성되어 코어 전압(VCC)을 전원전압으로 인가받아 동작을 수행한다. 하지만, 코어 영역에는 테스트를 위한 회로를 구현할 수 있는 여유 공간이 부족하기 때문에 구동전압 비교부(270)의 경우 주변 영역에 형성되어 고전압(VPPSA)을 전원전압으로 인가받아 동작을 수행할 수 있다.
이하에서는, PCRAM에 포함된 데이터 입출력 라인 SIO에 연결된 단위 셀에 논리 하이 레벨(H)의 데이터를 프로그램하는 쓰기 동작을 테스트하는 과정을 살펴본다.
특히, 논리 하이 레벨(H)의 데이터를 프로그램하는 쓰기 동작을 테스트함으로써, 단위 셀에 포함된 상 변화 메모리 소자를 결정질 상태에서 비결정질 상태로 리셋시키는 데 필요한 전류(리셋 전류)를 공급하기 위한 구동 전압 WDB의 전압레벨을 측정한다. 테스트 신호 TVWDB가 논리 로우 레벨인 경우, 쓰기 테스트 회로(200)의 동작은 종래와 유사하다.
먼저, 외부에서 입력된 논리 하이 레벨(H)의 데이터가 쓰기 드라이버(230)로 입력되면, 구동부(240)가 데이터 입출력 라인 SIO을 통해 리셋 전류를 단위 셀에 흐르게 한다.
이후에, 단위 셀에 저장된 데이터를 감지 증폭기(미도시)를 통해 감지한다. 쓰기 테스트 회로(200) 내 데이터 비교부(210)는 감지 증폭기(미도시)로부터 전달된 데이터 SAOL와 외부에서 입력된 논리 하이 레벨(H)의 데이터(DLATB)를 비교하여, 서로 다른 값인 경우에 프로그램 플래그 신호 PNVFLAG를 활성화시키고 서로 같은 값이면 프로그램 플래그 신호 PNVFLAG를 비활성화시킨다.
프로그램 플래그 신호 PNVFLAG가 비활성화되면 단위 셀에 논리 하이 레벨(H)의 데이터가 정상적으로 저장되었음을 의미하고, 프로그램 플래그 신호 PNVFLAG가 활성화되면 단위 셀에 논리 하이 레벨(H)의 데이터가 정상적으로 저장되지 않았음을 의미한다. 그리고, 테스트 신호 TVWDB가 논리 로우 레벨인 경우, 스위칭부(250)는 프로그램 플래그 신호 PNVFLAG를 테스트 상태머신(220)에 전달한다.
프로그램 플래그 신호 PNVFLAG가 비활성화되면 테스트 상태머신(220)은 쓰기 인에이블 신호 WDB_EN를 비활성화시켜 쓰기 드라이버(230)의 동작을 중지시킨다. 반대로, 프로그램 플래그 신호 PNVFLAG가 활성화되면, 테스트 상태머신(220)은 쓰기 인에이블 신호 WDB_EN를 활성화시킨다.
쓰기 인에이블 신호 WDB_EN가 활성화되면 쓰기 드라이버(230)는 논리 하이 레벨의 데이터에 대응하는 구동 전압 WDB을 출력한다. 여기서, 쓰기 인에이블 신호 WDB_EN가 활성화되면 단위 셀에 포함된 상 변화 메모리 소자가 비결정질 상태로 변화되지 않았다는 것을 의미하므로, 더 많은 양의 리셋 전류를 단위 셀에 공급해야 한다. 즉, 쓰기 인에이블 신호 WDB_EN가 활성화되면 구동 전압 WDB의 전압레벨을 낮춘다.
여기서, 쓰기 드라이버(230)는 내부에 디지털-아날로그 컨버터(digital-analog converter, DAC)를 포함하는 것이 특징이다. 쓰기 드라이버(230)는 쓰기 인에이블 신호 WDB_EN가 활성화될 때마다 구동 전압 WDB을 이전 레벨보다 낮춘다.
한편, 테스트 신호 TVWDB가 논리 하이 레벨인 경우, 쓰기 테스트 회로(200)는 쓰기 드라이버(230)에서 출력되는 구동 전압 WDB을 기준 구동 전압 VREF_WDB과 직접 비교하여 그 결과에 따라 쓰기 드라이버(230)의 동작을 제어한다.
테스트 신호 TVWDB가 논리 하이 레벨이면, 기준 구동전압 생성부(280)는 기준 구동 전압 VREF_WDB을 생성한다. 이때, 테스트 신호 TVWDB 뿐만 아니라 테스트 미세조정 신호 TM_TRIMMING를 입력받아, PCRAM의 동작 환경이나 단위 셀을 포함한 쓰기 경로 상의 저항값에 따라 기준 구동 전압 VREF_WDB의 전압레벨을 조정할 수도 있다.
또한, 스위칭부(250)는 데이터 비교부(210)와 테스트 상태머신(220)의 연결을 끊고, 구동전압 비교부(270)와 테스트 상태머신(220)을 전기적으로 연결한다.
구동전압 비교부(270)는 구동 전압(WDB)이 기준 구동 전압 VREF_WDB 보다 전위가 낮으면, 테스트 상태머신(220)에서 출력되는 쓰기 인에이블 신호 WDB_EN를 비활성화시키기 위해 구동전압 비교신호 WDB_COM을 비활성화시킨다.
반대로, 구동 전압 WDB이 기준 구동 전압 VREF_WDB 보다 전위가 높으면, 구동전압 비교부(270)는 테스트 상태머신(220)에서 출력되는 쓰기 인에이블 신호 WDB_EN를 활성화시키기 위해 구동전압 비교신호 WDB_COM을 활성화시킨다. 구동전압 비교부(270)를 통해 몇 번의 쓰기 동작을 반복 수행하였는지에 따라 구동 전압 WDB의 전압 레벨이 어느 정도 낮아졌는지를 쉽게 알 수 있다.
종래와 달리, 본 발명의 일 실시예에 따른 쓰기 테스트 회로(200)는 구동 전압 WDB과 기준 구동 전압 VREF_WDB을 비교할 수 있도록 하여 쓰기 드라이버(230)의 내부 동작을 직접 테스트할 수 있다.
또한, 쓰기 테스트 회로(200)는 쓰기 동작 후 단위 셀에 저장된 데이터와 입력할 데이터를 비교함으로써, 쓰기 드라이버(230) 및 단위 셀을 포함한 쓰기 경로의 저항 등에 의한 오동작 여부도 확인할 수 있다.
여기서, 테스트 상태머신(220), 전위 조절부(260), 구동전압 비교부(270) 및 기준 구동전압 생성부(280)의 내부 회로에 대한 설명은 생략한다. 테스트 상태머신(220)는 입력되는 두 가지의 데이터가 스위칭부(250)에 의해 선택적으로 전달되므로 종래와 그 내부 구성이 동일하다.
또한, 전술한 바와 같은 역할을 하는 전위 조절부(260), 구동전압 비교부(270) 및 기준 구동전압 생성부(280)의 내부 회로 역시 당업자라면 쉽게 설계할 수 있는 것들이므로 자세한 회로에 대한 설명은 생략한다.
도 3은 본 발명의 다른 실시예에 따른 PCRAM을 설명하기 위한 블록도이다.
도시된 바와 같이, PCRAM은 쓰기 테스트 회로(300), 쓰기 드라이버(330), 및 구동부(340)를 포함한다.
쓰기 드라이버(330)는 외부에서 입력된 데이터 DLATB에 대응하는 구동 전압 WDB을 출력한다. 구동부(340)는 구동 전압 WDB에 대응하여 데이터 입출력 라인 SIO에 리셋 전류 또는 세트 전류를 공급한다. 쓰기 테스트 회로(300)는 쓰기 동작을 테스트한다.
쓰기 테스트 회로(300)는 데이터 비교부(310), 테스트 상태머신(320), 스위칭부(350), 전위 조절부(360), 및 구동전압 비교부(370)를 포함한다.
데이터 비교부(310)는 감지 증폭기(미도시)로부터 전달된 데이터 SAOL와 쓰기 명령과 함께 외부에서 입력된 데이터 DLATB를 비교한다. 구동전압 비교부(370)는 기준 구동 전압 VREF_WDB과 구동 전압 WDB을 비교하여 그 결과를 출력한다.
테스트 상태머신(320)은 데이터 비교부(310)의 출력 PNVFLAG과 구동 전압 비교부(370)의 출력에 대응하여 쓰기 인에이블 신호 WDB_EN를 출력한다. 스위칭부(350)는 테스트 신호 TVWDB에 대응하여 데이터 비교부(310) 또는 구동전압 비교부(370)를 테스트 상태머신(220)과 선택적으로 연결한다.
PCRAM의 쓰기 테스트 회로(300)는 쓰기 동작 후 감지 증폭기(미도시)로부터 전달된 데이터 SAOL와 외부에서 입력된 데이터 DLATB를 비교하여, 동일한 값이 아닐 경우 쓰기 드라이버(330) 및 구동부(340)를 통해 프로그램 전류를 변경할 수 있다.
또한, 쓰기 테스트 회로(300)는 쓰기 드라이버(330)에서 출력된 구동 전압 WDB을 기준 구동 전압 VREF_WDB과 비교하여 전위가 높거나 낮을 때 그 결과에 따라 쓰기 드라이버(330)를 제어하여 구동 전압 WDB의 전위를 조정할 수 있다.
나아가, 도 3을 참조하면, 쓰기 테스트 회로(300)는 구동전압 비교부(370)의 출력을 테스트 상태머신(320)으로 전달하는 과정에서 반도체 메모리 장치 내 전압 도메인이 변경되는 경우 그에 따라 전압 레벨을 조정할 수 있는 전위 조절부(360)를 더 포함할 수 있다.
일례로, 쓰기 테스트 회로(300) 내 데이터 비교부(310)의 경우 PCRAM 내 코어 영역에 형성되어 코어 전압(VCC)을 전원전압으로 인가받아 동작을 수행한다. 하지만, 코어 영역에는 테스트를 위한 회로를 구현할 수 있는 여유 공간이 부족하기 때문에 구동전압 비교부(370)의 경우 주변 영역에 형성되어 고전압(VPPSA)을 전원전압으로 인가받아 동작을 수행할 수 있다.
도 3을 참조하면, 기준 구동전압 생성부(280)를 통해 테스트 신호 TVWDB에 대응하여 기준 구동 전압 VREF_WDB을 생성하지 않고, 기준 구동 전압 VREF_WDB을 외부에서 직접 입력하는 것이 특징이다. 이 경우, 기준 구동 전압 VREF_WDB을 보다 정확히 결정할 수 있으며, 반복적으로 쓰기 동작을 수행하여 프로그램 동작을 위해 요구되는 구동 전압 WDB의 전위를 측정할 수 있다.
단위 셀에 흐르는 전류량에 의해 데이터를 프로그램하는 반도체 메모리 장치에서 프로그램 전류는 디지털 데이터와 달리 아날로그 특성을 가지기 때문에 제어하기 어렵고, 이로 인해 오동작이 일어날 가능성이 매우 높다.
하지만, 전술한 본 발명의 다양한 실시예에서와 같이 반도체 메모리 장치에 쓰기 드라이버 외에 쓰기 테스트 회로를 추가하면, 반도체 메모리 장치의 프로그램 동작에 오류가 발생하는 경우 그 오류의 원인을 정확하게 분석할 수 있다.
구체적으로, 쓰기 동작에 요구되는 전류량을 인식할 수 있을 뿐만 아니라, 쓰기 동작에 문제가 발생한 경우 쓰기 드라이버의 동작을 검사할 수 있다. 또한, 피드백을 통해 반도체 메모리 장치의 설계 및 제조 공정의 안정성을 높여 생산성을 높일 수 있고, 정상적인 프로그램 동작을 위한 최소 전압을 파악할 수 있어 최적화된 저전력 반도체 메모리 장치를 설계를 가능하게 한다.

Claims (11)

  1. 프로그램 전류를 단위 셀에 출력하는 구동부;
    상기 구동부를 제어하여 상기 프로그램 전류를 조절하기 위한 쓰기 드라이버; 및
    테스트 시 상기 단위 셀에 저장된 데이터와 저장될 데이터를 비교하거나 상기 쓰기 드라이버의 출력을 기준 전압과 비교한 결과에 따라 상기 쓰기 드라이버를 제어하는 쓰기 테스트 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 쓰기 테스트 회로는 논리 하이 레벨의 데이터를 저장하기 위한 리셋 전류를 측정하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서, 상기 리셋 전류가 일정량 이상의 범위일 경우 상기 단위 셀 내 가변저항소자에 상 변화가 발생하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 2 항에 있어서, 상기 쓰기 드라이버에서 출력되는 구동 전류의 전위가 낮을수록 상기 프로그램 전류의 양이 증가하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서, 상기 쓰기 테스트 회로는
    상기 단위 셀에 저장된 데이터와 저장될 데이터를 비교하여 상이한 경우 상기 구동 전류의 전위를 낮추도록 상기 쓰기 드라이버를 제어하며, 비교결과가 동일할 때까지 반복하여 쓰기 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 4 항에 있어서, 상기 쓰기 테스트 회로는
    상기 구동 전류와 상기 기준 전압을 비교하여 상기 구동 전류의 전위가 높은 경우 상기 구동 전류의 전위를 낮추도록 상기 쓰기 드라이버를 제어하며, 비교결과가 동일할 때까지 반복하여 쓰기 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치..
  7. 제 4 항에 있어서, 상기 쓰기 테스트 회로는
    상기 단위 셀에 저장된 데이터와 상기 저장될 데이터를 비교하는 데이터 비교부;
    상기 테스트시 상기 쓰기 드라이버의 출력과 상기 기준 전압을 비교하는 구동전압 비교부;
    상기 데이터 비교부 또는 상기 구동전압 비교부의 비교 결과에 따라 상기 쓰기 드라이버를 제어하기 위한 테스트 상태머신; 및
    상기 데이터 비교부 또는 상기 구동전압 비교부를 선택적으로 상기 테스트 상태머신으로 연결하기 위한 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서, 상기 쓰기 테스트 회로는 상기 테스트 시 상기 기준 전압을 생성하는 기준 구동전압 생성부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 8 항에 있어서, 상기 기준 구동전압 생성부는 상기 테스트 시 미세 조정 신호를 통해 상기 기준 전압의 전위를 변경할 수 있는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 7 항에 있어서, 상기 쓰기 테스트 회로는 상기 구동 전압 비교부와 상기 스위칭부 사이에 전원전압 도메인의 변경에 따라 입력되는 신호의 전압 레벨을 조정하여 출력하는 전위 조절부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 1 항에 있어서, 상기 구동부는 상기 쓰기 드라이버의 출력을 게이트로 입력받는 모스 트랜지스터를 포함하는 반도체 메모리 장치.
KR1020100000076A 2010-01-04 2010-01-04 반도체 메모리 장치 KR101037504B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100000076A KR101037504B1 (ko) 2010-01-04 2010-01-04 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100000076A KR101037504B1 (ko) 2010-01-04 2010-01-04 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR101037504B1 true KR101037504B1 (ko) 2011-05-26

Family

ID=44366703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100000076A KR101037504B1 (ko) 2010-01-04 2010-01-04 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR101037504B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080492A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080492A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치

Similar Documents

Publication Publication Date Title
JP6082827B2 (ja) 装置、検知回路、およびワード線電圧の上昇を補償する方法
US8891323B2 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
TWI420525B (zh) 非揮發性半導體記憶體電路
KR20080063298A (ko) 전기적으로 1회 프로그래밍가능하고 1회 소거가능한 퓨즈
US7539072B2 (en) Semiconductor memory device
KR20120079739A (ko) 반도체 메모리 장치
KR101095736B1 (ko) 비휘발성 메모리 장치
KR101212747B1 (ko) 커런트 제어 장치 및 이를 포함하는 상변화 메모리
KR20110097470A (ko) 온도센서
KR101095768B1 (ko) 반도체 메모리 장치
JP5038742B2 (ja) セルフリフレッシュ制御回路、半導体装置
US8723529B2 (en) Semiconductor device, test method, and test apparatus
US8873322B2 (en) Nonvolatile memory apparatus
KR101037504B1 (ko) 반도체 메모리 장치
US8369138B2 (en) Semiconductor memory device for reading out data stored in memory
KR20050118332A (ko) 반도체 메모리 장치
US9620177B2 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
US7990790B2 (en) Write driver circuit of PRAM
JP2014147044A (ja) 半導体集積回路
KR20020042186A (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR20050118331A (ko) 반도체 메모리에서의 저항 산포 측정회로
KR101057727B1 (ko) 비휘발성 메모리 장치
KR20110077570A (ko) 반도체 메모리 장치
US9589603B2 (en) Semiconductor device and operating method thereof
KR101080202B1 (ko) 센스 앰프를 제어하는 비휘발성 반도체 메모리 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee