KR101095736B1 - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR101095736B1
KR101095736B1 KR1020100060054A KR20100060054A KR101095736B1 KR 101095736 B1 KR101095736 B1 KR 101095736B1 KR 1020100060054 A KR1020100060054 A KR 1020100060054A KR 20100060054 A KR20100060054 A KR 20100060054A KR 101095736 B1 KR101095736 B1 KR 101095736B1
Authority
KR
South Korea
Prior art keywords
signal
column
latch
control signal
read
Prior art date
Application number
KR1020100060054A
Other languages
English (en)
Inventor
윤정혁
김동근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100060054A priority Critical patent/KR101095736B1/ko
Priority to US12/980,257 priority patent/US8625362B2/en
Application granted granted Critical
Publication of KR101095736B1 publication Critical patent/KR101095736B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 실시예는 비휘발성 메모리 장치에 관한 것으로, 단위 셀의 리드 전류를 측정할 수 있도록 하는 기술이다. 이러한 본 발명의 실시예는, 데이터의 리드 또는 라이트 동작이 이루어지는 단위 셀, 컬럼 선택신호에 따라 단위 셀을 선택하기 위한 컬럼 스위칭부, 센스앰프 인에이블 신호에 의해 동작이 제어되며, 컬럼 스위칭부를 통해 단위 셀로부터 인가되는 데이터를 센싱 및 증폭하는 센스앰프, 외부로부터 인가되는 테스트 코드 신호의 활성화시 센스앰프 인에이블 신호를 일정 시간 래치하는 제 1래치부, 컬럼 스위치 오프 신호와 컬럼 제어신호의 조합에 따라 래치 제어신호를 출력하는 컬럼 제어부, 및 래치 제어신호의 활성화 상태에 따라 컬럼 선택신호의 래치 여부를 제어하는 제 2래치부를 포함한다.

Description

비휘발성 메모리 장치{Nonvolatile memory device}
본 발명의 실시예는 비휘발성 메모리 장치에 관한 것으로, 전류를 이용하여 센싱 동작을 수행하는 비휘발성 메모리에서 리드 셀 전류를 측정하는 기술이다.
메모리 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치로 구분할 수 있다. 여기서, 비휘발성 메모리 장치는 전원이 공급되지 않아도 저장된 데이터를 보존할 수 있는 비휘발성 메모리 셀을 이용하는 메모리 장치로서, 플래시 램(Flash Ram), 상 변화 램(PCRAM) 등이 있다.
상 변화 메모리 장치는 상 변화 물질, 대표적인 예로서 GST(게르마늄 안티몬 텔루륨)을 이용하여 메모리 셀을 구성하고, GST에 열을 가하여 정질(Crystal) 또는 비정질(Amorphous) 상태로 만듦으로써 메모리 셀에 데이터를 저장할 수 있도록 한 메모리 장치이다.
마그네틱 메모리(Magnetic memory) 및 상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항에 변화에 따른 전기 전도 상태가 변하게 된다. 여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태가(Amorphous phase) 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이타를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이타 "1"이라 하고, 고저항 상태일 경우를 데이타 "0"이라 하면 두 데이타의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
도 4는 종래의 상 변화 메모리 장치에서 리드 경로와 연관된 구성도이다.
종래의 상 변화 메모리 장치는 단위 셀 C와, 컬럼 스위칭부(10), 센스앰프(11)를 포함한다.
여기서, 단위 셀 C은 워드라인 WL과 컬럼 스위칭부(10) 사이에 연결된다. 그리고, 컬럼 스위칭부(10)는 단위 셀 C의 비트라인과 입출력 라인 SIO 사이에 연결되어 컬럼 선택신호에 의해 제어된다. 컬럼 선택신호에 따라 컬럼 스위칭부(10)가 선택적으로 턴 온 되어 비트라인과 입출력 라인 SIO 사이의 연결을 제어한다.
그리고, 액티브 동작 모드시 다수의 컬럼 선택신호 중 한 개의 신호만 활성화되어 해당 비트라인에 연결된 단위 셀 C을 선택하게 된다.
센스앰프(11)는 입출력 라인 SIO에 연결되어 단위 셀 C의 센싱 전류를 증폭하여 센싱 신호 SAOUT를 출력한다.
이러한 구성을 갖는 종래의 상 변화 메모리 장치는 컬럼 스위칭부(10)로 선택된 단위 셀 C의 저항 차이를 전류를 이용하여 감지하고, 센스앰프(11)를 통해 그 차이를 증폭시키도록 한다.
종래의 상 변화 메모리 장치에서, 리드 동작시 전류를 측정할 때 도 5에서와 같은 방법을 사용한다.
즉, 센싱 신호 SAOUT의 출력에서 보는 바와 같이, 리드 동작을 여러 번에 걸쳐 반복하게 된다. 그리고, 그 중 몇 번의 포인트(Point), 예를 들면, 포인트 P1,P2,P3를 설정한 후 설정된 포인트 P1,P2,P3 상에서 얻어진 센싱 신호 SAOUT를 평균하여 리드 전류를 측정하게 된다.
그런데, 이러한 리드 전류의 방법은 리드 상태에서 센싱 된 전류 이외에 대기(Standby) 상태의 전류 또는 기타 전류의 성분을 포함하여 평균하므로 정확한 리드 전류를 측정할 수 없다.
본 발명의 실시예는, 센스앰프의 인에이블 시간을 래치한 상태에서 리드시의 전류를 측정하고, 단위 셀을 선택하는 컬럼 스위칭부를 강제적으로 턴 오프시켜 셀 이외에 흐르는 전류를 측정하도록 하며, 두 측정 결과의 차이를 이용하여 리드시의 셀 전류를 정확히 측정할 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는, 데이터의 리드 또는 라이트 동작이 이루어지는 단위 셀; 컬럼 선택신호에 따라 단위 셀을 선택하기 위한 컬럼 스위칭부; 센스앰프 인에이블 신호에 의해 동작이 제어되며, 컬럼 스위칭부를 통해 단위 셀로부터 인가되는 데이터를 센싱 및 증폭하는 센스앰프; 외부로부터 인가되는 테스트 코드 신호의 활성화시 센스앰프 인에이블 신호를 일정 시간 래치하는 제 1래치부; 컬럼 스위치 오프 신호와 컬럼 제어신호의 조합에 따라 래치 제어신호를 출력하는 컬럼 제어부; 및 래치 제어신호의 활성화 상태에 따라 컬럼 선택신호의 래치 여부를 제어하는 제 2래치부를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치는, 데이터의 리드 또는 라이트 동작이 이루어지는 단위 셀; 컬럼 선택신호에 따라 단위 셀을 선택하기 위한 컬럼 스위칭부; 센스앰프 인에이블 신호에 의해 동작이 제어되며, 단위 셀로부터 인가되는 데이터를 센싱 및 증폭하는 센스앰프; 센스앰프의 센싱 타이밍을 결정하는 센싱 제어신호를 일정시간 래치하는 제 1래치부; 센싱 제어신호, 외부로부터 인가되는 테스트 코드 신호 및 제 1래치부의 출력에 따라 리드 제어신호를 출력하는 테스트 제어부; 리드 제어신호에 따라 센스앰프 인에이블 신호의 활성화 타이밍을 제어하는 리드 신호 제어부; 컬럼 스위치 오프 신호와 컬럼 제어신호의 조합에 따라 래치 제어신호를 출력하는 컬럼 제어부; 및 래치 제어신호의 활성화 상태에 따라 컬럼 선택신호의 래치 여부를 제어하는 제 2래치부를 포함하는 것을 특징으로 한다.
본 발명의 실시예는 센스앰프의 인에이블 시간을 래치한 상태에서 리드시의 전류를 측정하고, 단위 셀을 선택하는 컬럼 스위칭부를 강제적으로 턴 오프시켜 셀 이외에 흐르는 전류를 측정하도록 하며, 두 측정 결과의 차이를 이용하여 리드시의 셀 전류를 정확히 측정할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4 및 도 5는 종래의 상 변화 메모리 장치의 구성도 및 리드 방법을 설명하기 위한 도면.
도 6 및 도 7은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 구성도 및 리드 방법을 설명하기 위한 도면.
도 8은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구성도.
도 9a,9b는 도 8의 실시예에 따른 비휘발성 메모리 장치의 신호 파형을 설명하기 위한 도면.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 6은 본 발명의 실시예에 따른 비휘발성 메모리 장치에 관한 구성도이다.
본 발명의 실시예는, 단위 셀 C와, 컬럼 스위칭부(100), 센스앰프(110), 및 래치부(120,130), 및 컬럼 제어부(140)를 포함한다.
여기서, 단위 셀 C은 워드라인 WL과 컬럼 스위칭부(100) 사이에 연결된다. 그리고, 컬럼 스위칭부(100)는 단위 셀 C의 비트라인과 입출력 라인 SIO 사이에 연결되어 컬럼 선택신호 YS에 의해 제어된다. 컬럼 선택신호 YS에 따라 컬럼 스위칭부(100)가 선택적으로 턴 온 되어 비트라인과 입출력 라인 SIO 사이의 연결을 제어한다.
그리고, 액티브 동작 모드시 다수의 컬럼 선택신호 YS 중 한 개의 신호만 활성화되어 해당 비트라인에 연결된 단위 셀 C을 선택하게 된다.
센스앰프(110)는 입출력 라인 SIO에 연결되어 센스앰프 인에이블 신호 SAEN에 따라 단위 셀 C의 센싱 전류를 증폭하여 센싱 신호 SAOUT를 출력한다.
래치부(120)는 래치 제어신호 L_CON와 테스트 코드 신호 TUSAEN를 입력받아 컬럼 선택신호 YS의 래치 동작을 제어한다. 그리고, 래치부(130)는 테스트 코드 신호 TUSAEN와 센스앰프 제어신호 SACON에 따라 센스앰프 인에이블 신호 SAEN의 래치 동작을 제어한다.
여기서, 테스트 코드 신호 TUSAEN는 테스트 모드시 래치부(120,130)의 래치 동작을 활성화 시키기 위한 신호이다.
컬럼 제어부(140)는 컬럼 스위치 오프 신호 TYSWOFF와, 컬럼 제어신호 YCS에 따라 래치 제어신호 L_CON를 래치부(120)에 출력한다. 이러한 컬럼 제어부(140)는 인버터 IV1,IV2 낸드게이트 ND1를 포함한다.
낸드게이트 ND1는 인버터 IV1에 의해 반전된 컬럼 스위치 오프 신호 TYSWOFF와, 컬럼 제어신호 YCS를 낸드연산하여 출력한다. 그리고, 인버터 IV2는 낸드게이트 ND1의 출력을 반전하여 래치 제어신호 L_CON를 래치부(120)에 출력한다.
이러한 구성을 갖는 본 발명의 비휘발성 메모리 장치는 컬럼 스위칭부(100)에 의해 선택된 단위 셀 C의 저항 차이를 전류를 이용하여 감지하고, 센스앰프(110)를 통해 그 차이를 증폭시키도록 한다.
본 발명의 실시예에 따른 비휘발성 메모리 장치에서, 리드 동작시 전류를 측정할 때 도 7에서와 같은 방법을 사용한다.
즉, 래치부(130)의 동작에 따라 센스앰프 인에이블 신호 SAEN를 일정시간 래치한 상태에서 센스앰프(110)의 센싱 신호 SAOUT를 출력하게 된다. 이에 따라, 테스트 코드 신호 TUSAEN가 하이 레벨로 활성화된 경우 래치부(130)의 센스앰프 인에이블 신호 SAEN가 계속해서 활성화 상태를 유지하여 센스앰프(110)의 출력인 센싱신호 SAOUT가 도 7과 같이 계속 인에이블 상태를 유지하게 된다.
이때, 래치부(120)는 테스트 코드 신호 TUSAEN와, 래치 제어신호 L_CON에 따라 컬럼 선택신호 YS를 일정시간 래치하게 된다. 이에 따라, 테스트 코드 신호 TUSAEN가 하이 레벨로 활성화된 경우 컬럼 선택신호 YS가 계속해서 활성화 상태를 유지하게 되어 컬럼 스위칭부(100)가 계속 턴 온 상태를 유지하도록 한다.
따라서, 본 발명은 센스앰프(110)의 센스앰프 인에이블 신호 SAEN와, 컬럼 스위칭부(100)의 컬럼 선택신호 YS를 일정 시간을 래치한 상태에서 리드시의 전류를 측정한다.
이후에, 컬럼 선택신호 YS에 따라 컬럼 스위칭부(100)를 강제적으로 턴 오프시켜 단위 셀 C 이외의 회로에 흐르는 전류를 측정한다.
즉, 단위 셀 C의 리드 전류를 측정하는 동안에는 컬럼 스위치 오프 신호 TYSWOFF가 로우 레벨로 비활성화된다. 이에 따라, 래치 제어신호 L_CON가 하이 레벨이 되어 래치부(120)가 래치 동작을 수행하게 되고, 컬럼 선택신호 YS에 따라 컬럼 스위칭부(100)가 턴 온 상태가 된다.
반면에, 단위 셀 C 이외의 회로에 흐르는 전류를 측정하기 위해서는 컬럼 스위칭부(100)를 턴 오프시켜 단위 셀 C의 리드 경로를 차단해야 한다. 이에 따라, 컬럼 스위치 오프 신호 TYSWOFF가 하이 레벨로 활성화되면, 래치 제어신호 L_CON가 로우 레벨로 비활성화 상태가 된다. 그러면, 래치부(120)의 래치 동작이 중지되고 컬럼 선택신호 YS가 로우 레벨로 비활성화되어 컬럼 스위칭부(100)가 턴 오프 상태가 된다.
결국, 컬럼 스위칭부(100)를 동작시킨 상태에서 센스앰프(110)를 래치하여 측정된 리드 전류의 값에서, 컬럼 스위칭부(100)를 턴 오프 시킨 상태에서 센스앰프(110)를 래치하여 측정된 리드 전류의 값을 뺀다.
이러한 방법으로 단위 셀 C의 리드시 측정된 전류와 단위 셀 C의 리드 동작 이외에 다른 회로에 흐르는 전류의 차이를 이용하여 리드 동작시 단위 셀 C에만 흐르는 전류를 정확하게 측정할 수 있도록 한다.
즉, 센싱 신호 SAOUT의 출력에서 보는 바와 같이, 리드 동작을 여러 번에 걸쳐 반복하지 않고도, 래치 된 상태의 센싱 신호 SAOUT에서의 전류를 측정하게 된다. 그리고, 처음의 어느 정도 지연시간 이후에, 몇 번의 포인트(Point), 예를 들면, 포인트 P4~P8를 설정한 후 설정된 포인트 P4~P8 상에서 얻어진 센싱 신호 SAOUT에서의 리드 전류를 측정하게 된다.
도 8은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치에 관한 구성도이다.
본 발명의 다른 실시예는, 단위 셀 C과, 컬럼 스위칭부(200), 래치부(210), 컬럼 제어부(220), 클램핑부(230), 센스앰프(240), 프리차지부(250), 리드 신호 제어부(260), 테스트 제어부(270) 및 래치부(280)를 포함한다.
여기서, 단위 셀 C은 워드라인 WL과 컬럼 스위칭부(200) 사이에 연결된다.
그리고, 컬럼 스위칭부(200)는 단위 셀 C의 비트라인과 입출력 라인 SIO 사이에 연결되어 컬럼 선택신호 YS에 의해 제어된다. 컬럼 선택신호 YS에 따라 컬럼 스위칭부(200)가 선택적으로 턴 온 되어 비트라인과 입출력 라인 SIO 사이의 연결을 제어한다.
그리고, 액티브 동작 모드시 다수의 컬럼 선택신호 YS 중 한 개의 신호만 활성화되어 해당 비트라인에 연결된 단위 셀 C을 선택하게 된다.
래치부(210)는 래치 제어신호 L_CON와 테스트 코드 신호 TUSAEN를 입력받아 컬럼 선택신호 YS의 래치 동작을 제어한다. 여기서, 테스트 코드 신호 TUSAEN는 단위 셀 C의 리드 전류를 측정하기 위해 동작을 수행할 때, 센스앰프(240)의 인에이블 타이밍을 래치하기 위해 외부에서 인가되는 명령 신호이다.
컬럼 제어부(220)는 컬럼 스위치 오프 신호 TYSWOFF와, 컬럼 제어신호 YCS에 따라 래치 제어신호 L_CON를 래치부(210)에 출력한다. 이러한 컬럼 제어부(220)는 인버터 IV3,IV4 낸드게이트 ND2를 포함한다.
낸드게이트 ND2는 인버터 IV3에 의해 반전된 컬럼 스위치 오프 신호 TYSWOFF와, 컬럼 제어신호 YCS를 낸드연산하여 출력한다. 그리고, 인버터 IV4는 낸드게이트 ND2의 출력을 반전하여 래치 제어신호 L_CON를 래치부(210)에 출력한다.
클램핑부(230)는 센스앰프(240)의 입력단 SAI과 입출력 라인 SIO 사이에 연결되어 게이트 단자를 통해 클램핑 신호 CLMBL가 인가되는 NMOS트랜지스터 N1를 포함한다. 클램핑부(230)는 클램핑 신호 CLMBL에 따라 입력단 SAI에 인가되는 전압을 제한하여 클램핑시킨다.
센스앰프(240)는 입력단 SAI에 연결되어 센스앰프 인에이블 신호 SAEN에 따라 단위 셀 C의 센싱 전류를 증폭하여 센싱 신호 SAOUT를 출력한다. 본 발명의 실시에 따른 비휘발성 메모리 장치는 컬럼 스위칭부(200)에 의해 선택된 단위 셀 C의 저항 차이를 전류를 이용하여 감지하고, 센스앰프(240)를 통해 그 차이를 증폭시키도록 한다.
그리고, 프리차지부(250)는 PMOS트랜지스터 P1,P2를 포함한다. 여기서, PMOS트랜지스터 P1는 전압 VPPSA 인가단과 입력단 SAI 사이에 연결되어 게이트 단자를 통해 프리차지 신호 SAIPRE가 인가된다. 그리고, PMOS트랜지스터 P2는 전압 VPPSA과 입력단 SAI 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE가 인가된다.
리드 신호 제어부(260)는 리드 제어신호 R_CON에 따라 프리차지 신호 SAIPRE, 클램핑 신호 CLMBL의 활성화 타이밍을 제어한다.
그리고, 테스트 제어부(270)는 인버터 IV5와, 낸드게이트 ND2~ND4를 포함한다.
낸드게이트 ND2는 테스트 코드 신호 TUSAEN와 래치부(280)의 출력을 낸드연산한다. 여기서, 테스트 코드 신호 TUSAEN는 테스트 모드시 래치부(210,280)의 래치 동작을 활성화 시키기 위한 신호이다.
그리고, 낸드게이트 ND3는 인버터 IV5에 의해 반전된 테스트 코드 신호 TUSAEN와 센싱 제어신호 CLMBLS를 낸드연산한다. 또한, 낸드게이트 ND4는 낸드게이트 ND2,ND3의 출력을 낸드연산하여 리드 제어신호 R_CON를 리드 신호 제어부(260)에 출력한다.
그리고, 래치부(280)는 센싱 제어신호 CLMBLS를 일정시간 래치하여 낸드게이트 ND2에 출력한다. 여기서, 센싱 제어신호 CLMBLS는 센스앰프(240)의 동작과 연관된 프리차지 신호 SAIPRE, 클램핑 신호 CLMBL를 제어하기 위해 센스앰프 타이밍 로직(미도시)으로부터 입력되는 시드(Seed) 신호이다.
이러한 구성을 갖는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 동작 과정을 도 9a,9b를 참조하여 설명하면 다음과 같다.
먼저, 센스앰프(240)의 동작을 제어하기 위한 센싱 제어신호 CLMBLS가 활성화되면 래치부(280)가 이 신호를 일정 시간 래치하게 된다. 이 상태에서, 도 9a에서와 같이, 테스트 코드 신호 TUSAEN가 로우 레벨로 비활성화될 경우 리드 제어신호 R_CON가 로우 레벨로 비활성화된다.
리드 신호 제어부(260)는 리드 제어신호 R_CON가 로우 레벨일 경우 일반적인 리드 동작을 수행하게 된다. 즉, 클램핑 신호 CLMBL, 프리차지 신호 SAIPRE를 일정 시간 동안에만 활성화시키고, 센스앰프 인에이블 신호 SAEN를 일정 리드 구간 동안에만 활성화시키게 된다.
반면에, 도 9b에서와 같이, 테스트 코드 신호 TUSAEN가 하이 레벨로 활성화될 경우 리드 제어신호 R_CON가 하이 레벨로 활성화된다. 리드 제어신호 R_CON가 하이 레벨로 활성화될 경우, 클램핑 신호 CLMBL, 프리차지 신호 SAIPRE가 모두 래치되어 일정 레벨을 그대로 유지하게 된다.
이에 따라, 테스트 코드 신호 TUSAEN가 하이 레벨로 활성화된 경우 센스앰프 인에이블 신호 SAEN가 계속해서 활성화 상태를 유지하여 센스앰프(240)의 출력인 센싱신호 SAOUT가 계속 인에이블 상태를 유지하게 된다.
이때, 래치부(210)는 테스트 코드 신호 TUSAEN와, 래치 제어신호 L_CON에 따라 컬럼 선택신호 YS를 일정시간 래치하게 된다. 이에 따라, 테스트 코드 신호 TUSAEN가 하이 레벨로 활성화된 경우 컬럼 선택신호 YS가 계속해서 활성화 상태를 유지하게 되어 컬럼 스위칭부(200)가 계속 턴 온 상태를 유지하도록 한다.
따라서, 본 발명은 센스앰프(240)의 센스앰프 인에이블 신호 SAEN와, 컬럼 스위칭부(200)의 컬럼 선택신호 YS를 일정 시간을 래치한 상태에서 리드시의 전류를 측정한다.
이후에, 컬럼 선택신호 YS에 따라 컬럼 스위칭부(200)를 강제적으로 턴 오프시켜 단위 셀 C 이외의 회로에 흐르는 전류를 측정한다.
즉, 단위 셀 C의 리드 전류를 측정하는 동안에는 컬럼 스위치 오프 신호 TYSWOFF가 로우 레벨로 비활성화된다. 이에 따라, 래치 제어신호 L_CON가 하이 레벨이 되어 래치부(210)가 래치 동작을 수행하게 되고, 컬럼 선택신호 YS에 따라 컬럼 스위칭부(200)가 턴 온 상태가 된다.
반면에, 단위 셀 C 이외의 회로에 흐르는 전류를 측정하기 위해서는 컬럼 스위칭부(200)를 턴 오프시켜 단위 셀 C의 리드 경로를 차단해야 한다. 이에 따라, 컬럼 스위치 오프 신호 TYSWOFF가 하이 레벨로 활성화되면, 래치 제어신호 L_CON가 로우 레벨로 비활성화 상태가 된다. 그러면, 래치부(210)의 래치 동작이 중지되고 컬럼 선택신호 YS가 로우 레벨로 비활성화되어 컬럼 스위칭부(200)가 턴 오프 상태가 된다.
이러한 방법으로 단위 셀 C의 리드시 측정된 전류와 단위 셀 C의 리드 동작 이외에 다른 회로에 흐르는 전류의 차이를 이용하여 리드 동작시 단위 셀 C에만 흐르는 전류를 정확하게 측정할 수 있도록 한다.

Claims (14)

  1. 데이터의 리드 또는 라이트 동작이 이루어지는 단위 셀;
    컬럼 선택신호에 따라 상기 단위 셀을 선택하기 위한 컬럼 스위칭부;
    센스앰프 인에이블 신호에 의해 동작이 제어되며, 상기 컬럼 스위칭부를 통해 상기 단위 셀로부터 인가되는 데이터를 센싱 및 증폭하는 센스앰프;
    외부로부터 인가되는 테스트 코드 신호의 활성화시 상기 센스앰프 인에이블 신호를 일정 시간 래치하는 제 1래치부;
    컬럼 스위치 오프 신호와 컬럼 제어신호의 조합에 따라 래치 제어신호를 출력하는 컬럼 제어부; 및
    상기 래치 제어신호의 활성화 상태에 따라 상기 컬럼 선택신호의 래치 여부를 제어하는 제 2래치부를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서, 상기 테스트 코드 신호의 활성화시 상기 컬럼 선택신호가 래치 되어 출력되고, 상기 컬럼 스위치 오프 신호의 활성화시 상기 컬럼 선택신호가 비활성화되는 것을 특징으로 하는 비휘발성 메모리 장치.
  3. 제 1항에 있어서, 상기 센스앰프 인에이블 신호가 래치된 구간 동안 상기 센스앰프의 출력에서 리드된 제 1전류를 센싱하고, 상기 센스앰프 인에이블 신호가 래치된 구간 동안 상기 컬럼 스위칭부가 턴 오프 된 상태에서 상기 센스앰프의 출력에서 리드된 제 2전류를 센싱하는 것을 특징으로 하는 비휘발성 메모리 장치.
  4. 제 3항에 있어서, 상기 제 1전류에서 상기 제 2전류를 뺀 값으로 상기 단위 셀의 리드 전류를 측정하는 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제 1항에 있어서, 상기 테스트 코드 신호가 활성화된 상태에서, 상기 컬럼 스위치 오프 신호와 상기 컬럼 제어신호가 모두 활성화 상태일 경우 상기 래치 제어신호가 비활성화되어 상기 컬럼 스위칭부가 턴 오프 되는 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제 1항에 있어서, 상기 컬럼 제어부는 상기 컬럼 스위치 오프 신호가 비활성화되고 상기 컬럼 제어신호가 활성화된 경우 상기 래치 제어신호를 활성화시켜 출력하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 데이터의 리드 또는 라이트 동작이 이루어지는 단위 셀;
    컬럼 선택신호에 따라 상기 단위 셀을 선택하기 위한 컬럼 스위칭부;
    센스앰프 인에이블 신호에 의해 동작이 제어되며, 상기 단위 셀로부터 인가되는 데이터를 센싱 및 증폭하는 센스앰프;
    상기 센스앰프의 센싱 타이밍을 결정하는 센싱 제어신호를 일정시간 래치하는 제 1래치부;
    상기 센싱 제어신호, 외부로부터 인가되는 테스트 코드 신호 및 상기 제 1래치부의 출력에 따라 리드 제어신호를 출력하는 테스트 제어부;
    상기 리드 제어신호에 따라 상기 센스앰프 인에이블 신호의 활성화 타이밍을 제어하는 리드 신호 제어부;
    컬럼 스위치 오프 신호와 컬럼 제어신호의 조합에 따라 래치 제어신호를 출력하는 컬럼 제어부; 및
    상기 래치 제어신호의 활성화 상태에 따라 상기 컬럼 선택신호의 래치 여부를 제어하는 제 2래치부를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 제 7항에 있어서,
    상기 리드 신호 제어부로부터 인가되는 프리차지 신호에 따라 상기 센스앰프 인에이블 신호의 프리차지 동작을 제어하는 프리차지부; 및
    상기 리드 신호 제어부로부터 인가되는 클램핑 신호에 따라 상기 센스앰프 인에이블 신호의 활성화 상태를 제어하는 클램핑부를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 제 7항에 있어서, 상기 테스트 코드 신호의 활성화시 상기 제 1래치부에 따라 상기 리드 제어신호가 래치되어 출력되고, 상기 테스트 코드 신호의 활성화시 상기 센싱 제어신호에 따라 상기 리드 제어신호가 동작하는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 제 7항에 있어서, 상기 테스트 코드 신호의 활성화시 상기 컬럼 선택신호가 래치 되어 출력되고, 상기 컬럼 스위치 오프 신호의 활성화시 상기 컬럼 선택신호가 비활성화되는 것을 특징으로 하는 비휘발성 메모리 장치.
  11. 제 7항에 있어서, 상기 센스앰프 인에이블 신호가 래치된 구간 동안 상기 센스앰프의 출력에서 리드된 제 1전류를 센싱하고, 상기 센스앰프 인에이블 신호가 래치된 구간 동안 상기 컬럼 스위칭부가 턴 오프 된 상태에서 상기 센스앰프의 출력에서 리드된 제 2전류를 센싱하는 것을 특징으로 하는 비휘발성 메모리 장치.
  12. 제 11항에 있어서, 상기 제 1전류에서 상기 제 2전류를 뺀 값으로 상기 단위 셀의 리드 전류를 측정하는 것을 특징으로 하는 비휘발성 메모리 장치.
  13. 제 7항에 있어서, 상기 테스트 코드 신호가 활성화된 상태에서, 상기 컬럼 스위치 오프 신호와 상기 컬럼 제어신호가 모두 활성화 상태일 경우 상기 래치 제어신호가 비활성화되어 상기 컬럼 스위칭부가 턴 오프 되는 것을 특징으로 하는 비휘발성 메모리 장치.
  14. 제 7항에 있어서, 상기 컬럼 제어부는 상기 컬럼 스위치 오프 신호가 비활성화되고 상기 컬럼 제어신호가 활성화된 경우 상기 래치 제어신호를 활성화시켜 출력하는 것을 특징으로 하는 비휘발성 메모리 장치.
KR1020100060054A 2010-06-24 2010-06-24 비휘발성 메모리 장치 KR101095736B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100060054A KR101095736B1 (ko) 2010-06-24 2010-06-24 비휘발성 메모리 장치
US12/980,257 US8625362B2 (en) 2010-06-24 2010-12-28 Data sensing device non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100060054A KR101095736B1 (ko) 2010-06-24 2010-06-24 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR101095736B1 true KR101095736B1 (ko) 2011-12-21

Family

ID=45352452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100060054A KR101095736B1 (ko) 2010-06-24 2010-06-24 비휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8625362B2 (ko)
KR (1) KR101095736B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049306B1 (ko) * 2011-12-12 2019-11-27 삼성전자주식회사 메모리 셀의 리드 또는 라이트 동작 방법 과 장치 및 이를 포함하는 메모리 시스템
KR102023358B1 (ko) * 2012-10-29 2019-09-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9147449B2 (en) * 2013-02-26 2015-09-29 Macronix International Co., Ltd. Reference and sensing with bit line stepping method of memory
US9390779B2 (en) * 2013-03-15 2016-07-12 Qualcomm Incorporated System and method of sensing a memory cell
US9336841B1 (en) * 2015-04-16 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pipeline register with data alignment therein
KR102657567B1 (ko) * 2019-06-04 2024-04-16 에스케이하이닉스 주식회사 인에이블 신호 생성 회로 및 이를 이용하는 반도체 장치
US11348625B2 (en) 2019-06-04 2022-05-31 SK Hynix Inc. Enable signal generation circuit and semiconductor apparatus using the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642313B2 (ja) * 1985-12-20 1994-06-01 日本電気株式会社 半導体メモリ
JPH03137900A (ja) * 1989-07-27 1991-06-12 Nec Corp 不揮発性半導体メモリ
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
JP3538375B2 (ja) * 2000-09-25 2004-06-14 株式会社 沖マイクロデザイン フィールドメモリ
KR100641704B1 (ko) * 2004-10-30 2006-11-03 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법
KR100685587B1 (ko) 2004-12-29 2007-02-22 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그 제어 방법

Also Published As

Publication number Publication date
US8625362B2 (en) 2014-01-07
US20110317497A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
KR101095736B1 (ko) 비휘발성 메모리 장치
CN102779553B (zh) 非易失性存储器件及其感测方法
US7245526B2 (en) Phase change memory device providing compensation for leakage current
US6982913B2 (en) Data read circuit for use in a semiconductor memory and a memory thereof
US20140063905A1 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
US7778065B2 (en) Method and apparatus for implementing concurrent multiple level sensing operation for resistive memory devices
KR101038992B1 (ko) 비휘발성 반도체 메모리 회로
US7643336B2 (en) Phase change memory device
KR20060105579A (ko) 상변화 메모리 및 그 상변화 메모리를 판독하는 방법
KR20090010600A (ko) 상 변화 메모리 장치
US7499344B2 (en) Integrated circuit memory having a read circuit
KR20120063395A (ko) 비휘발성 메모리 장치
KR101201858B1 (ko) 반도체 메모리 장치
US8861286B2 (en) Verification read data output circuit of a semiconductor device and method for operating the same
US8520423B2 (en) Non-volatile memory device
KR20140081027A (ko) 비휘발성 메모리 장치
KR20130134609A (ko) 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치
KR101213724B1 (ko) 비휘발성 메모리 장치 및 센싱 방법
KR20140029734A (ko) 반도체 장치
KR100934853B1 (ko) 상 변화 메모리 장치
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR100900119B1 (ko) 상 변화 메모리 장치 및 그 테스트 방법
KR100895398B1 (ko) 상 변화 메모리 장치
KR100895397B1 (ko) 상 변화 메모리 장치
KR20110077570A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8