KR20140081027A - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20140081027A
KR20140081027A KR1020120150313A KR20120150313A KR20140081027A KR 20140081027 A KR20140081027 A KR 20140081027A KR 1020120150313 A KR1020120150313 A KR 1020120150313A KR 20120150313 A KR20120150313 A KR 20120150313A KR 20140081027 A KR20140081027 A KR 20140081027A
Authority
KR
South Korea
Prior art keywords
current
driving
node
response
control signal
Prior art date
Application number
KR1020120150313A
Other languages
English (en)
Inventor
안창용
신윤재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120150313A priority Critical patent/KR20140081027A/ko
Priority to US13/958,762 priority patent/US8873322B2/en
Publication of KR20140081027A publication Critical patent/KR20140081027A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술의 비휘발성 메모리 장치는 센싱 노드에 접속된 비트라인을 통해 제 1 전류 및 제 2 전류를 입력받는 메모리 셀; 제어신호에 응답하여 구동되며 기준전압과 상기 센싱 노드의 전압을 비교하여 구동 노드에 구동신호를 출력하는 센싱 노드 레벨 제어부; 상기 구동신호에 응답하여 제 1 구동전압으로 상기 구동 노드에 상기 제 1 전류를 출력하는 제 1 전류 구동부; 및 상기 제어신호에 응답하여 상기 비트라인의 디스차지 동작을 수행하거나 또는 상기 구동 노드와 상기 센싱 노드 사이를 전기적으로 연결시키는 전류 제어부를 포함한다.

Description

비휘발성 메모리 장치{Nonvolatile Memory Apparatus}
본 발명은 반도체 장치에 관한 것으로, 특히 비휘발성 메모리 장치의 비트라인 디스차지 회로에 관한 기술이다.
비휘발성 메모리(Non-Volatile Memory), 특히 상변화 메모리(Phase Change Random Access Memory, PCRAM) 장치는 상변화 물질을 이용하여 정보를 저장하게 되는데, 온도조건에 따른 상변화 물질의 상변화(Phase Change), 즉 상변화에 따른 저항값 변화를 이용한 비휘발성 메모리 장치(Non-Volatile Memory Device)이다.
상변화 물질은 온도조건에 따라 비정질 상태(Amorphous State) 또는 결정 상태(Crystal State)로 전환될 수 있는 물질을 이용한다. 대표적인 물질은 칼코게나이드계 합금(Chalcogenide alloy)을 들 수 있는데, 게르마늄(Germanium, Ge), 안티몬(Antimony, Sb), 텔루룸(Tellurium, Te)을 이용한 Ge2Sb2Te5(GST)가 대표적이므로 일반적인 상변화 물질을 'GST'라고 기술한다.
상변화 메모리 장치(PCRAM)는 상변화 물질(GST)에 대한 특정조건의 전류 또는 전압 인가에 의해 발생하는 주울 열(Joule heating)을 이용하여 상변화 물질(GST)의 결정 상태(Crystal State)와 비정질 상태(Amorphous State)간의 가역적인 상변화를 발생시키게 된다. 결정 상태(Crystal State)를 회로적으로는 셋 상태(Set State)라고 기술하며, 셋 상태(Set State)에서 상변화 물질(GST)은 낮은 저항값을 갖는 금속과 같은 전기적 특징을 가지게 된다. 또한, 비정질 상태(Amorphous State)를 회로적으로 리셋 상태(Reset State)라고 기술하며, 리셋 상태(Reset State)에서 상변화 물질(GST)은 셋 상태(Set State)보다 높은 저항값을 가지게 된다. 즉, 상변화 메모리 장치는 결정 상태(Crystal State)와 비정질 상태(Amorphous State)간의 저항값 변화를 통해서 정보를 저장하며, 상변화 물질(GST)에 흐르는 전류 또는 전류의 변화에 따른 전압변화를 감지하여 저장된 정보를 판별하게 된다.
도 1은 일반적인 비휘발성 메모리 장치(1)의 블록도이다.
비휘발성 메모리 장치(1) 장치는 센싱 노드 레벨 제어부(10), 쓰기 전류 구동부(20), 센싱 전류 구동부(30), 센스 앰프(40) 및 메모리 셀(50)을 포함한다.
쓰기 전류 구동부(20)는 NMOS 트랜지스터(N)를 포함한다. 메모리 셀(50)은 상변화 물질로 구성된 상변화 소자(R_GST)와 셀 다이오드(D1)를 포함한다.
센싱 노드 레벨 제어부(10)는 제어신호(CTR)에 응답하여 동작하고, 기준전압(VREF)과 센싱 노드(SN)의 전압을 비교하여 인에이블 신호(EN)를 출력한다. 여기서, 제어신호(CTR)는 비휘발성 메모리 장치(1)의 읽기 동작 및 쓰기 동작을 제어하는 신호이다. 또, 제어신호(CTR)는 비휘발성 메모리 장치(1)의 쓰기 동작 시에는 센싱 노드 레벨 제어부(10)를 구동시키고, 읽기 동작 시에는 센싱 전류 구동부(30)를 구동시킨다.
센싱 노드 레벨 제어부(10)는 쓰기 동작시 제어신호(CTR)에 응답하여 동작하고, 센싱 노드(SN)의 전압을 피드백(feed-back)하여 쓰기 전류 구동부(20)를 동작시킬 수 있는 인에이블 신호(EN)를 출력한다. 이때, 기준전압(VREF)보다 센싱 노드(SN)의 전압 레벨이 낮으면 인에이블 신호(EN)를 활성화시키고, 기준전압(VREF)보다 센싱 노드(SN)의 전압 레벨이 높으면 인에이블 신호(EN)를 비활성화 시킨다.
쓰기 전류 구동부(20)의 NMOS 트랜지스터(N)는 드레인단(D)에 제 1 구동전압(VPP)을 공급받고 게이트단(G)에 활성화된 인에이블 신호(EN)에 응답하여 비트라인(BL)과 연결된 소오스(S)단에 쓰기 전류(I_WRITE)를 공급한다.
메모리 장치(50)는 쓰기 전류(I_WRITE)가 공급되면 상변화 소자(R_GST)의 저항 값을 변경한다.
반대로, 비휘발성 메모리 장치(1)의 읽기 동작시 센싱 전류 구동부(30)는 제어 신호(CTR)에 응답하여 제 2 구동전압(VDD)으로 센싱 전류(I_SENSE)를 메모리 셀(50)로 출력한다. 센스 앰프(40)는 상변화 소자(R_GST)의 저항 값에 따라 달라지는 센싱 전류(I_SENSE)를 감지하여 데이터(DQ)를 출력한다.
일반적으로 비휘발성 메모리 장치(1)의 쓰기 동작에 공급되는 제 1 구동전압(VPP)은 읽기 동작에 공급되는 제 2 구동전압(VDD)보다 전압 레벨이 높은데, 쓰기 동작 시 상변화 소자(R_GST)에 주울 열(Joule heating)을 가해 상변화(Phase Change)시키기 위해 제 2 구동전압(VDD)보다 전압 레벨이 높다.
이때, 인에이블 신호(EN)가 비활성화되어 쓰기 전류 구동부(20)의 NMOS 트랜지스터(N)를 동작시키지 않으려고 하여도 고저압인 제 1 구동전압(VPP)에 의해 NMOS 트랜지스터(N)는 게이트 유기 드레인 누설(Gate-Induced-Drain-Leakage, 이하, GIDL) 현상에 의해 비트라인(BL) 방향으로 누설 전류가 발생할 수 있다.
한편, 이러한 누설 전류는 읽기 동작시 센싱 전류(I_SENSE)에 영향을 미쳐 메모리 셀(50)에 저장된 데이터(DQ)를 잘못 읽어 출력하는 문제점이 발생하였다.
본 발명은 메모리 셀과 연결되는 비트라인을 제어할 수 있는 비휘발성 메모리 장치를 제공한다.
본 발명의 실시예에 따른 비휘발성 메모리 장치는 센싱 노드에 접속된 비트라인을 통해 제 1 전류 및 제 2 전류를 입력받는 메모리 셀; 제어신호에 응답하여 구동되며 기준전압과 상기 센싱 노드의 전압을 비교하여 구동 노드에 구동신호를 출력하는 센싱 노드 레벨 제어부; 상기 구동신호에 응답하여 제 1 구동전압으로 상기 구동 노드에 상기 제 1 전류를 출력하는 제 1 전류 구동부; 및 상기 제어신호에 응답하여 상기 비트라인의 디스차지 동작을 수행하거나 또는 상기 구동 노드와 상기 센싱 노드 사이를 전기적으로 연결시키는 전류 제어부를 포함한다.
본 발명의 다른 실시예에 따른 비휘발성 메모리 장치는 센싱 노드에 접속된 비트라인을 통해 제 1 전류 및 제 2 전류를 입력받는 메모리 셀; 제어신호에 따라 제 1 기준전압과 센싱 노드의 전압을 비교하여 제 1 구동전압으로 제 1 구동 노드에 상기 제 1 전류를 출력하는 제 1 전류 공급부; 상기 제어신호에 응답하여 상기 비트라인의 디스차지 동작을 수행하거나 또는 상기 제 1 구동 노드와 상기 센싱 노드 사이를 전기적으로 연결시키는 제 1 전류 제어부; 상기 제어신호에 따라 제 2 기준전압과 상기 센싱 노드의 전압을 비교하여 제 2 구동전압으로 제 2 구동 노드에 상기 제 2 전류를 출력하는 제 2 전류 공급부; 및 상기 제어신호에 응답하여 상기 비트라인의 디스차지 동작을 수행하거나 또는 상기 제 2 구동 노드와 상기 센싱 노드 사이를 전기적으로 연결시키는 제 2 전류 제어부를 포함한다.
본 발명의 비휘발성 메모리 장치는 메모리 셀과 연결되는 비트라인을 제어함으로써, 반도체 메모리 장치의 신뢰성을 향상시킬 수 있다.
또, 본 발명의 비휘발성 메모리 장치는 메모리 셀과 연결되는 비트라인을 제어함으로써, 반도체 메모리 장치의 누설전류를 차단할 수 있다.
도 1은 종래 기술에 따른 비휘발성 메모리 장치의 블록도,
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 장치의 블록도,
도 3은 본 발명의 실시예에 따른 비휘발성 메모리 장치의 구체적인 회로도,
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 블록도,
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구체적인 회로도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 장치(100)의 블록도이다.
비휘발성 메모리 장치(100)는 센싱 노드 레벨 제어부(110), 제 1 전류 구동부(120), 제 2 전류 구동부(130), 전류 제어부(140), 메모리 셀(150) 및 센스 앰프(160)를 포함한다. 메모리 셀(150)은 상변화 물질로 구성된 상변화 소자(R_GST)와 셀 다이오드(D)를 포함한다.
센싱 노드 레벨 제어부(110)는 제어신호(CTR)에 응답하여 구동되고, 기준전압(VREF)과 센싱 노드(SN)의 전압 레벨에 응답하여 구동 노드(DN)에 구동신호(DR)를 출력한다.
여기서, 제어신호(CTR)는 비휘발성 메모리 장치(100) 읽기 동작 및 쓰기 동작을 제어하는 신호이다. 제어신호(CTR)가 인에이블되면 읽기 동작은 활성화되고 쓰기 동작은 비활성화된다. 반대로, 제어신호(CTR)가 디스에이블되면 쓰기 동작은 활성화되고 읽기 동작은 비활성화된다.
센싱 노드 레벨 제어부(110)는 디스에이블된 제어신호(CTR)가 입력되면 구동된다. 이때, 센싱 노드 레벨 제어부(110)는 기준전압(VREF)보다 센싱 노드(SN)의 전압 레벨이 낮으면 구동 신호(DR)를 인에이블시켜 출력하고, 기준전압(VREF)보다 센싱 노드(SN)의 전압 레벨이 높으면 구동신호(DR)를 디스에이블시켜 출력한다.
제 1 전류 구동부(120)는 제 1 구동전압(VPP)을 입력받고 구동신호(DR)에 응답하여 제 1 전류(I_WRITE)를 출력한다.
제 1 전류 구동부(120)는 구동신호(DR)가 인에이블되면 동작하여 제 1 구동전압(VPP)을 이용하여 제 1 전류(I_WRITE)를 출력한다.
전류 제어부(140)는 구동 노드(DN)와 센싱 노드(SN) 사이에 연결되며 제어신호(CTR)에 응답하여 제 1 전류(I_WRITE)의 센싱 노드(SN)로 출력 여부 및 비트라인(BL)의 디스차지 여부를 결정한다.
전류 제어부(140)는 디스에이블된 제어신호(CTR)가 입력되면 제 1 전류(I_WRITE)를 센싱 노드(SN)로 출력하고, 인에이블된 제어신호(CTR)가 입력되면 제 1 전류(I_WRITE)를 차단하고 제 1 전류(I_WRITE)를 접지전압(VSS) 방향으로 흘려보내 비트라인(BL)을 디스차지(discharge)시킨다.
이때, 메모리 셀(150)은 비트라인(BL)을 통해 전달되는 제 1 전류(I_WRITE)에 응답하여 상변화 소자(R_GST)의 저항 값을 변경시킨다.
제 2 전류 구동부(130)는 제 2 구동전압(VDD)을 입력받고 제어신호(CTR)에 응답하여 제 2 전류(I_SENSE)를 출력한다.
제 2 전류 구동부(130)는 제어신호(CTR)가 인에이블되면 동작하여 제 2 구동전압(VDD)을 이용하여 제 2 전류(I_SENSE)를 출력한다.
여기서, 제 1 전류 구동부(120)는 비휘발성 메모리 장치(100)의 쓰기 동작시에 구동되어 제 1 전류(I_WRITE)로 상변화 소자(R_GST)의 저항 값을 변경시킨다. 또, 제 2 전류 구동부(130)는 비휘발성 메모리 장치(100)의 읽기 동작시에 구동되어 제 2 전류(I_SENSE)로 상변화 소자(R_GST)의 저항 값을 읽어낸다. 따라서, 제 1 전류(I_WRITE)는 상변화 소자(R_GST)에 주울 열(Joule heating)을 가해 저항 값을 변경시키 위해 사용되므로, 제 1 전류(I_WRITE)를 생성하는 이용되는 제 1 구동전압(VPP)은 제 2 전류 구동부(130)에 공급되는 제 2 구동전압(VDD)보다 전압 레벨이 높다.
센스 앰프(160)는 비휘발성 메모리 장치(100)의 읽기 동작 시에 구동되며, 센싱 노드(SN)의 전압과 읽기 기준전압(VREFR)을 비교하여 데이터(DQ)를 출력한다. 즉, 센스 앰프(160)는 읽기 동작시 제 2 전류(I_SENSE)의 전류를 감지하여 메모리 셀(150)에 저장된 데이터(DQ)를 읽는다.
도 3은 본 발명의 실시예에 따른 비휘발성 메모리 장치(100)의 구체적인 회로도이다.
비휘발성 메모리 장치(100)는 센싱 노드 레벨 제어부(110), 제 1 전류 구동부 (120), 제 2 전류 구동부 (140), 메모리 셀(150) 및 센스 앰프(160)를 포함한다. 전류 제어부(140)는 디스차지부(141) 및 스위치부(142)를 포함한다. 메모리 셀(50)은 상변화 물질로 구성된 상변화 소자(R_GST)와 셀 다이오드(D)를 포함한다.
센싱 노드 레벨 제어부(110)는 제 1 구동전압(VPP)과 비교부(111) 사이에 연결되고 제어신호(CTR)에 응답하여 비교부(111)에 제 1 구동전압(VPP)을 공급하는 제 1 PMOS 트랜지스터(P1), 제어신호(CTR)를 반전하는 제 1 인버터(IV1), 접지전압(VSS)과 비교부(111) 사이에 연결되고 제 1 인버터(IV1)의 출력 신호에 응답하여 비교부(111)의 동작을 제어하는 제 1 NMOS 트랜지스터(N1) 및 기준전압(VREF)과 센싱 노드(SN)의 전압 레벨을 비교하여 구동 노드(DN)에 구동신호(DR)를 출력하는 비교부(111)를 포함한다.
센싱 노드 레벨 제어부(110)는 디스에이블된 제어신호(CTR)에 응답하여 제 1 PMOS 트랜지스터(P1) 및 제 1 NMOS 트랜지스터(N1)를 턴 온(turn on) 시켜 비교부(111)를 동작시킨다. 제 1 PMOS 트랜지스터(P1) 및 제 1 NMOS 트랜지스터(N1)가 동작하면 비교부(111)는 제 1 구동전압(VPP)과 접지전압(VSS) 레벨 사이의 구동신호(DR)를 구동 노드(DN)에 출력한다.
여기서, 제어신호(CTR)는 비휘발성 메모리 장치(100) 읽기 동작 및 쓰기 동작을 제어하는 신호이다. 제어신호(CTR)가 인에이블되면 읽기 동작은 활성화되고 쓰기 동작은 비활성화된다. 반대로, 제어신호(CTR)가 디스에이블되면 쓰기 동작은 활성화되고 읽기 동작은 비활성화된다.
이때, 센싱 노드 레벨 제어부(110)는 기준전압(VREF)보다 센싱 노드(SN)의 전압 레벨이 낮으면 구동신호(DR)를 인에이블시켜 출력하고, 기준전압(VREF)보다 센싱 노드(SN)의 전압 레벨이 높으면 구동신호(DR)를 디스에이블시켜 출력한다.
반대로, 센싱 노드 레벨 제어부(110)는 인에이블된 제어신호(CTR)에 응답하여 제 1 PMOS 트랜지스터(P1) 및 제 1 NMOS 트랜지스터(N1)를 턴 오프(turn off)시켜 동작을 중단한다.
제 1 PMOS 트랜지스터(P1) 및 제 1 NMOS 트랜지스터(N1)가 동작을 중단하면 비교부(111)는 구동 노드(DN)에 구동신호(DR)를 출력하지 않는다. 그러나, 비교부(111)는 센싱 노드(SN)의 전압을 귀환(feed-back)하는데, 귀환 입력과 출력이 동일해지려는 귀환의 특성상 구동 노드(DN)에 누설 전류가 발생할 수 있다.
제 1 전류 구동부(120)는 제 1 구동전압(VPP)과 구동 노드(DN) 사이에 연결되고 구동신호(DR)에 응답하여 제 1 전류(I_WRITE)를 출력하는 제 2 NMOS 트랜지스터(N2)를 포함한다.
제 1 전류 구동부(120)는 인에이블된 구동신호(DR)가 입력되면 턴 온되어, 제 1 구동전압(VPP)으로 제 1 전류(I_WRITE)를 출력한다. 반대로, 제 1 전류 구동부(120)는 디스에이블된 구동신호(DR)가 입력되면 턴 오프되어 동작하지 않는다.
다만, 상술한 바와 같이, 비휘발성 메모리 장치(100)가 읽기 동작 모드에 있어, 비교부(111)에서 인에이블 또는 디스에이블된 구동신호(DR)를 출력하지 않아도 비교부(111)에서 제 2 NMOS 트랜지스터(N2)의 게이트로 누설되는 전류가 발생한다. 또, 제 2 NMOS 트랜지스터(N2)의 드레인으로 제 1 구동전압(VPP)이 공급된다. 이때, 게이트 유기 드레인 누설(GIDL) 현상에 의해 비휘발성 메모리 장치(100)에 읽기 동작 중, 제 1 전류 구동부(120)에서 비트라인(BL) 방향으로 누설 전류가 발생할 수 있다.
제 2 전류 구동부(130)는 제 2 구동전압(VDD)과 센싱 노드(SN) 사이에 연결되고 제어신호(CTR)에 응답하여 제 2 전류(I_SENSE)를 출력하는 제 3 NMOS 트랜지스터(N3)를 포함한다.
제 3 NMOS 트랜지스터(N3)는 인에이블된 제어신호(CTR)가 입력되면 턴 온되어 제 2 구동전압(VDD)으로 제 2 전류(I_SENSE)를 출력한다. 반대로, 제 3 NMOS 트랜지스터(N3)는 디스에이블된 제어신호(CTR)가 입력되면 턴 오프되어 동작하지 않는다.
전류 제어부(140)는 디스차지부(141) 및 스위치부(142)를 포함한다. 디스차지부(141)는 구동 노드(DN)와 접지전압(VSS) 사이에 연결되고 제어신호(CTR)에 응답하여 비트라인(BL)을 디스차지하는 제 4 NMOS 트랜지스터(N4)를 포함한다. 스위치부(142)는 구동 노드(DN)와 센싱 노드(SN) 사이에 연결되고 제어신호(CTR)에 응답하여 제 1 전류(I_WRITE)의 출력 여부를 결정하는 제 2 PMOS 트랜지스터(P2)를 포함한다.
비휘발성 메모리 장치(100)가 쓰기 동작이면, 전류 제어부(140)는 디스에이블된 제어신호(CTR)에 응답하여 제 4 트랜지스터(N4)를 턴 오프시켜 디스차지 동작을 중단한다. 또, 전류 제어부(140)는 디스에이블된 제어신호(CTR)에 응답하여 제 2 PMOS 트랜지스터(P2)를 턴 온시켜 제 1 전류 구동부(120)에서 출력된 센싱 노드(SN)와 구동 노드(DN)를 전기적으로 연결시키고 제 1 전류(I_WRITE)를 센싱 노드(SN)에 공급한다.
비휘발성 메모리 장치(100)가 읽기 동작이면, 전류 제어부(140)는 인에이블된 제어신호(CTR)에 응답하여 제 4 트랜지스터(N4)를 턴 온시켜 비교부(111)와 제 1 전류 구동부(120)에서 출력되는 누설전류를 접지전압(VSS) 방향으로 흘러보내 비트라인(BL)을 디스차지시킨다. 또, 전류 제어부(140)는 인에이블된 제어신호(CTR)에 응답하여 제 2 PMOS 트랜지스터(P2)를 턴 오프시켜 센싱 노드(SN)와 구동 노드(DN)를 차단시킨다.
메모리 셀(150)은 제 1 전류(I_WRITE)와 제 2 전류(I_SENSE)를 공급받고, 제 1 전류(I_WRITE)에 의해 상변화 소자(R_GST)의 저항 값을 변경시킨다.
센스 앰프(160)는 비휘발성 메모리 장치(100)의 읽기 동작 시에 구동되며, 센싱 노드(SN)의 전압과 읽기 기준전압(VREFR)을 비교하여 데이터(DQ)를 출력한다. 즉, 센스 앰프(160)는 읽기 동작시 제 2 전류(I_SENSE)의 전류를 감지하여 메모리 셀(150)에 저장된 데이터(DQ)를 읽는다.
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치(200)의 블록도이다.
비휘발성 메모리 장치(200)는 제 1 전류 공급부(210), 제 1 전류 제어부(220), 제 2 전류 공급부(230), 제 2 전류 제어부(240) 및 메모리 셀(250)을 포함한다.
제 1 전류 공급부(210)는 제 1 센싱 노드 레벨 제어부(211) 및 제 1 전류 구동부(212)를 포함한다. 제 2 전류 공급부(230)는 제 2 센싱 노드 레벨 제어부(231) 및 제 2 전류 구동부(232)를 포함한다. 메모리 셀(250)은 상변화 물질로 구성된 상변화 소자(R_GST)와 셀 다이오드(D)를 포함한다.
제 1 전류 공급부(210)는 제어신호(CTR)에 응답하여 제 1 기준전압(VREF1) 및 센싱 노드(SN)의 전압을 비교하여 제 1 구동전압(VPP)으로 제 1 전류(I_WRITE)를 출력한다.
구체적으로, 제 1 센싱 노드 레벨 제어부(211)는 제어신호(CTR)에 응답하여 구동되고, 제 1 기준전압(VREF)과 센싱 노드(SN)의 전압 레벨에 응답하여 제 1 구동 노드(DN1)에 제 1 구동신호(DR1)를 출력한다.
여기서, 제어신호(CTR)는 비휘발성 메모리 장치(200) 읽기 동작 및 쓰기 동작을 제어하는 신호이다. 제어신호(CTR)가 인에이블되면 읽기 동작은 활성화되고 쓰기 동작은 비활성화된다. 반대로, 제어신호(CTR)가 디스에이블되면 쓰기 동작은 활성화되고 읽기 동작은 비활성화된다.
제 1 센싱 노드 레벨 제어부(211)는 디스에이블된 제어신호(CTR)가 입력되면 구동된다. 이때, 제 1 센싱 노드 레벨 제어부(211)는 제 1 기준전압(VREF1)보다 센싱 노드(SN)의 전압 레벨이 낮으면 제 1 구동 신호(DR1)를 인에이블시켜 출력하고, 제 1 기준전압(VREF1)보다 센싱 노드(SN)의 전압 레벨이 높으면 제 1 구동신호(DR1)를 디스에이블시켜 출력한다.
제 1 전류 구동부(212)는 제 1 구동전압(VPP)을 입력받고 제 1 구동신호(DR1)에 응답하여 제 1 전류(I_WRITE)를 출력한다.
제 1 전류 구동부(212)는 제 1 구동신호(DR1)가 인에이블되면 동작하여 제 1 구동전압(VPP)을 이용하여 제 1 전류(I_WRITE)를 출력한다.
제 1 전류 제어부(220)는 제 1 구동 노드(DN1)와 센싱 노드(SN) 사이에 연결되며 제어신호(CTR)에 응답하여 제 1 전류(I_WRITE)의 센싱 노드(SN)로 출력 여부 및 비트라인(BL)의 디스차지 여부를 결정한다.
제 1 전류 제어부(220)는 디스에이블된 제어신호(CTR)가 입력되면 제 1 전류(I_WRITE)를 센싱 노드(SN)로 출력하고, 인에이블된 제어신호(CTR)가 입력되면 제 1 전류(I_WRITE)를 차단하고 제 1 전류(I_WRITE)를 접지전압(VSS) 방향으로 흘려보내 비트라인(BL)을 디스차지(discharge)시킨다.
이때, 메모리 셀(250)은 비트라인(BL)을 통해 전달되는 제 1 전류(I_WRITE)에 응답하여 상변화 소자(R_GST)의 저항 값을 변경시킨다.
제 2 전류 공급부(230)는 제어신호(CTR)에 응답하여 제 2 기준전압(VREF2) 및 센싱 노드(SN)의 전압을 비교하여 제 2 구동전압(VDD)으로 제 2 전류(I_SENSE)를 출력한다.
구체적으로, 제 2 센싱 노드 레벨 제어부(231)는 제어신호(CTR)에 응답하여 구동되고, 제 2 기준전압(VREF2)과 센싱 노드(SN)의 전압 레벨에 응답하여 제 2 구동 노드(DN2)에 제 2 구동신호(DR2)를 출력한다.
제 2 센싱 노드 레벨 제어부(231)는 인에이블된 제어신호(CTR)가 입력되면 구동된다. 이때, 제 2 센싱 노드 레벨 제어부(231)는 제 2 기준전압(VREF2)보다 센싱 노드(SN)의 전압 레벨이 낮으면 제 2 구동 신호(DR2)를 인에이블시켜 출력하고, 제 2 기준전압(VREF2)보다 센싱 노드(SN)의 전압 레벨이 높으면 제 2 구동신호(DR2)를 디스에이블시켜 출력한다.
제 2 전류 구동부(232)는 제 2 구동전압(VDD)을 입력받고 제 2 구동신호(DR2)에 응답하여 제 2 전류(I_SENSE)를 출력한다.
제 2 전류 구동부(232)는 제 2 구동신호(DR2)가 인에이블되면 동작하여 제 2 구동전압(VDD)을 이용하여 제 2 전류(I_SENSE)를 출력한다.
제 2 전류 제어부(240)는 제 2 구동 노드(DN2)와 센싱 노드(SN) 사이에 연결되며 제어신호(CTR)에 응답하여 제 2 전류(I_SENSE)의 센싱 노드(SN)로 출력 여부 및 비트라인(BL)의 디스차지 여부를 결정한다.
제 2 전류 제어부(240)는 인에이블된 제어신호(CTR)가 입력되면 제 2 전류(I_SENSE)를 센싱 노드(SN)로 출력하고, 디스에이블된 제어신호(CTR)가 입력되면 제 2 전류(I_SENSE)를 차단하고 제 2 전류(I_SENSE)를 접지전압(VSS)으로 흘려 비트라인(BL)을 디스차지(discharge)시킨다.
여기서, 제 1 전류 공급부(210)는 비휘발성 메모리 장치(200)의 쓰기 동작 시에 구동되어 제 1 전류(I_WRITE)를 출력하여 상변화 소자(R_GST)의 저항 값을 변경시킨다. 또, 제 2 전류 공급부(230)는 비휘발성 메모리 장치(200)의 읽기 동작 시에 구동되어 제 2 전류(I_SENSE)를 출력하여 상변화 소자(R_GST)의 저항 값을 읽을 수 있게 한다. 따라서, 제 1 전류(I_WRITE)는 상변화 소자(R_GST)에 주울 열(Joule heating)을 가해 저항 값을 변경시키 위해 사용되므로, 제 1 전류(I_WRITE)를 생성하는 이용되는 제 1 구동전압(VPP)은 제 2 전류 공급부(230)에 공급되는 제 2 구동전압(VDD)보다 전압 레벨이 높다.
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치(200)의 구체적인 회로도이다.
비휘발성 메모리 장치(200)는 제 1 전류 공급부(210), 제 1 전류 제어부(220), 제 2 전류 공급부(230), 제 2 전류 제어부(240) 및 메모리 셀(250)을 포함한다.
제 1 전류 공급부(210)는 제 1 센싱 노드 레벨 제어부(211) 및 제 1 전류 구동부(212)를 포함한다. 제 2 전류 공급부(230)는 제 2 센싱 노드 레벨 제어부(231) 및 제 2 전류 구동부(232)를 포함한다. 메모리 셀(250)은 상변화 물질로 구성된 상변화 소자(R_GST)와 셀 다이오드(D)를 포함한다.
제 1 전류 공급부(210)는 제어신호(CTR)에 응답하여 제 1 기준전압(VREF1) 및 센싱 노드(SN)의 전압을 비교하여 제 1 구동전압(VPP)으로 제 1 전류(I_WRITE)를 출력한다.
구체적으로, 제 1 센싱 노드 레벨 제어부(211)는 제 1 구동전압(VPP)과 제 1 비교부(2111) 사이에 연결되고 제어신호(CTR)에 응답하여 제 1 비교부(2111)에 제 1 구동전압(VPP)을 공급하는 제 3 PMOS 트랜지스터(P3), 제어신호(CTR)를 반전하는 제 2 인버터(IV2), 접지전압(VSS)과 제 1 비교부(2111) 사이에 연결되고 제 2 인버터(IV2)의 출력 신호에 응답하여 제 1 비교부(2111)의 동작을 제어하는 제 5 NMOS 트랜지스터(N5) 및 제 1 기준전압(VREF1)과 센싱 노드(SN)의 전압 레벨을 비교하여 제 1 구동 노드(DN1)에 제 1 구동신호(DR1)를 출력하는 제 1 비교부(2111)를 포함한다.
제 1 센싱 노드 레벨 제어부(211)는 디스에이블된 제어신호(CTR)에 응답하여 제 3 PMOS 트랜지스터(P3) 및 제 5 NMOS 트랜지스터(N5)를 턴 온(turn on) 시켜 제 1 비교부(2111)를 동작시킨다. 제 3 PMOS 트랜지스터(P3) 및 제 5 NMOS 트랜지스터(N5)가 동작하면 제 1 비교부(2111)는 제 1 구동전압(VPP)과 접지전압(VSS) 레벨 사이의 제 1 구동신호(DR1)를 제 1 구동 노드(DN1)에 출력한다.
이때, 제 1 센싱 노드 레벨 제어부(211)는 제 1 기준전압(VREF1)보다 센싱 노드(SN)의 전압 레벨이 낮으면 제 1 구동신호(DR1)를 인에이블시켜 출력하고, 제 1 기준전압(VREF1)보다 센싱 노드(SN)의 전압 레벨이 높으면 제 1 구동신호(DR1)를 디스에이블시켜 출력한다.
제 1 센싱 노드 레벨 제어부(211)는 인에이블된 제어신호(CTR)에 응답하여 제 3 PMOS 트랜지스터(P3) 및 제 5 NMOS 트랜지스터(N5)를 턴 오프(turn off)시켜 동작을 중단한다.
제 3 PMOS 트랜지스터(P3) 및 제 5 NMOS 트랜지스터(N5)가 동작을 중단하면 제 1 비교부(2111)는 제 1 구동 노드(DN1)에 제 1 구동신호(DR1)를 출력하지 않는다. 그러나, 제 1 비교부(2111)는 센싱 노드(SN)의 전압을 귀환(feed-back)하는데, 귀환 입력과 출력이 동일해지려는 귀환의 특성상 제 1 구동 노드(DN1)에 누설 전류가 발생할 수 있다.
제 1 전류 구동부(212)는 제 1 구동전압(VPP)과 제 1 구동 노드(DN1) 사이에 연결되고 제 1 구동신호(DR1)에 응답하여 제 1 전류(I_WRITE)를 출력하는 제 6 NMOS 트랜지스터(N6)를 포함한다.
제 1 전류 구동부(212)는 인에이블된 제 1 구동신호(DR1)가 입력되면 턴 온되어, 제 1 구동전압(VPP)으로 제 1 전류(I_WRITE)를 출력한다. 제 1 전류 구동부(212)는 디스에이블된 제 1 구동신호(DR1)가 입력되면 턴 오프되어 동작하지 않는다.
다만, 상술한 바와 같이, 비휘발성 메모리 장치(200)가 읽기 동작 모드에 있어, 제 1 비교부(2111)에서 인에이블 또는 디스에이블된 제 1 구동신호(DR1)를 출력하지 않아도 제 1 비교부(2111)에서 제 6 NMOS 트랜지스터(N6)의 게이트로 누설되는 전류가 발생한다. 또, 제 6 NMOS 트랜지스터(N6)의 드레인으로 제 1 구동전압(VPP)이 공급된다. 이때, 게이트 유기 드레인 누설(GIDL) 현상에 의해 비휘발성 메모리 장치(200)에 읽기 동작 중, 제 1 전류 구동부(212)에서 비트라인(BL) 방향으로 누설 전류가 발생할 수 있다.
제 1 전류 제어부(220)는 제 1 디스차지부(221) 및 제 1 스위치부(222)를 포함한다. 제 1 디스차지부(221)는 제 1 구동 노드(DN1)와 접지전압(VSS) 사이에 연결되고 제어신호(CTR)에 응답하여 비트라인(BL)을 디스차지하는 제 7 NMOS 트랜지스터(N7)를 포함한다. 제 1 스위치부(222)는 제 1 구동 노드(DN)와 센싱 노드(SN) 사이에 연결되고 제어신호(CTR)에 응답하여 제 1 전류(I_WRITE)의 출력 여부를 결정하는 제 4 PMOS 트랜지스터(P4)를 포함한다.
비휘발성 메모리 장치(200)가 쓰기 동작이면, 제 1 전류 제어부(220)는 디스에이블된 제어신호(CTR)에 응답하여 제 7 트랜지스터(N7)를 턴 오프시켜 디스차지 동작을 중단한다. 또, 제 1 전류 제어부(220)는 디스에이블된 제어신호(CTR)에 응답하여 제 4 PMOS 트랜지스터(P4)를 턴 온시켜 센싱 노드(SN)와 제 1 구동 노드(DN1)를 전기적으로 연결시키고 제 1 전류 공급부(210)에서 출력된 제 1 전류(I_WRITE)를 센싱 노드(SN)에 공급한다.
비휘발성 메모리 장치(200)가 읽기 동작이면, 제 1 전류 제어부(220)는 인에이블된 제어신호(CTR)에 응답하여 제 7 NMOS 트랜지스터(N7)를 턴 온시켜 제 1 비교부(2111)와 제 1 전류 공급부(210)에서 출력되는 누설전류를 접지전압(VSS) 방향으로 흘려 비트라인(BL)을 디스차지시킨다. 또, 제 1 전류 제어부(220)는 인에이블된 제어신호(CTR)에 응답하여 제 4 PMOS 트랜지스터(P4)를 턴 오프시켜 센싱 노드(SN)와 제 1 구동 노드(DN1)를 차단시킨다.
다음으로, 제 2 전류 공급부(230)는 제어신호(CTR)에 응답하여 제 2 기준전압(VREF2) 및 센싱 노드(SN)의 전압을 비교하여 제 2 구동전압(VDD)으로 제 2 전류(I_SENSE)를 출력한다.
구체적으로, 제 2 센싱 노드 레벨 제어부(231)는 제 2 구동전압(VDD)과 제 2 비교부(2311) 사이에 연결되고 제어신호(CTR)를 반전하는 제 3 인버터(IV3), 제 인버터(IV3)의 출력 신호에 응답하여 제 2 비교부(2311)에 제 2 구동전압(VDD)을 공급하는 제 5 PMOS 트랜지스터(P5), 접지전압(VSS)과 제 2 비교부(2311) 사이에 연결되고 제어신호(CTR)에 응답하여 제 2 비교부(2311)의 동작을 제어하는 제 8 NMOS 트랜지스터(N8) 및 제 2 기준전압(VREF2)과 센싱 노드(SN)의 전압 레벨을 비교하여 제 2 구동 노드(DN2)에 제 2 구동신호(DR2)를 출력하는 제 2 비교부(2311)를 포함한다.
제 2 센싱 노드 레벨 제어부(231)는 인에이블된 제어신호(CTR)에 응답하여 제 5 PMOS 트랜지스터(P5) 및 제 8 NMOS 트랜지스터(N8)를 턴 온(turn on) 시켜 제 2 비교부(2311)를 동작시킨다. 제 5 PMOS 트랜지스터(P5) 및 제 8 NMOS 트랜지스터(N8)가 동작하면 제 2 비교부(2311)는 제 2 구동전압(VDD)과 접지전압(VSS) 레벨 사이의 제 2 구동신호(DR2)를 제 2 구동 노드(DN2)에 출력한다.
이때, 제 2 센싱 노드 레벨 제어부(231)는 제 2 기준전압(VREF2)보다 센싱 노드(SN)의 전압 레벨이 낮으면 제 2 구동신호(DR2)를 인에이블시켜 출력하고, 제 2 기준전압(VREF2)보다 센싱 노드(SN)의 전압 레벨이 높으면 제 2 구동신호(DR2)를 디스에이블시켜 출력한다.
제 2 센싱 노드 레벨 제어부(231)는 디스에이블된 제어신호(CTR)에 응답하여 제 5 PMOS 트랜지스터(P5) 및 제 8 NMOS 트랜지스터(N8)를 턴 오프(turn off)시켜 동작을 중단한다.
제 5 PMOS 트랜지스터(P5) 및 제 8 NMOS 트랜지스터(N8)가 동작을 중단하면 제 2 비교부(2311)는 제 2 구동 노드(DN2)에 제 2 구동신호(DR2)를 출력하지 않는다. 그러나, 제 2 비교부(2311)는 센싱 노드(SN)의 전압을 귀환(feed-back)하는데, 귀환 입력과 출력이 동일해지려는 귀환의 특성상 제 2 구동 노드(DN2)에 누설 전류가 발생할 수 있다.
제 2 전류 구동부(232)는 제 2 구동전압(VDD)과 제 2 구동 노드(DN2) 사이에 연결되고 제 2 구동신호(DR2)에 응답하여 제 2 전류(I_SENSE)를 출력하는 제 9 NMOS 트랜지스터(N9)를 포함한다.
제 2 전류 구동부(232)는 인에이블된 제 2 구동신호(DR2)가 입력되면 턴 온되어, 제 2 구동전압(VDD)으로 제 2 전류(I_SENSE)를 출력한다. 제 2 전류 구동부(232)는 디스에이블된 제 2 구동신호(DR2)가 입력되면 턴 오프되어 동작하지 않는다.
다만, 상술한 바와 같이, 비휘발성 메모리 장치(200)가 쓰기 동작 모드에 있어, 제 2 비교부(2311)에서 인에이블 또는 디스에이블된 제 2 구동신호(DR2)를 출력하지 않아도 제 2 비교부(2311)에서 제 9 NMOS 트랜지스터(N9)의 게이트로 누설되는 전류가 발생한다. 또, 제 9 NMOS 트랜지스터(N9)의 드레인으로 제 2 구동전압(VDD)이 공급된다. 이때, 게이트 유기 드레인 누설(GIDL) 현상에 의해 비휘발성 메모리 장치(200)에 쓰기 동작 중, 제 2 전류 구동부(232)에서 비트라인(BL) 방향으로 누설 전류가 발생할 수 있다.
제 2 전류 제어부(240)는 제 2 디스차지부(241) 및 제 2 스위치부(242)를 포함한다. 제 2 디스차지부(241)는 제어신호(CTR)를 반전하는 제 4 인버터(IV4) 및 제 2 구동 노드(DN2)와 접지전압(VSS) 사이에 연결되고 제 4 인버터(IV4)의 출력 신호에 응답하여 비트라인(BL)을 디스차지하는 제 10 NMOS 트랜지스터(N10)를 포함한다.
제 2 스위치부(242)는 제 2 구동 노드(DN2)와 센싱 노드(SN) 사이에 연결되고 제어신호(CTR)에 응답하여 제 2 전류(I_SENSE)의 출력 여부를 결정하는 제 11 NMOS 트랜지스터(N11)를 포함한다.
비휘발성 메모리 장치(200)가 읽기 동작이면, 제 2 전류 제어부(240)는 인에이블된 제어신호(CTR)에 응답하여 제 10 트랜지스터(N10)를 턴 오프시켜 디스차지 동작을 중단한다. 또, 제 2 전류 제어부(240)는 인에이블된 제어신호(CTR)에 응답하여 제 11 NMOS 트랜지스터(N11)를 턴 온시켜 출력된 센싱 노드(SN)와 제 2 구동 노드(DN2)를 전기적으로 연결시키고 제 2 전류 공급부(230)에서 제 2 전류(I_SENSE)를 센싱 노드(SN)에 공급한다.
비휘발성 메모리 장치(200)가 쓰기 동작이면, 제 2 전류 제어부(240)는 디스에이블된 제어신호(CTR)에 응답하여 제 10 NMOS 트랜지스터(N10)를 턴 온시켜 제 2 비교부(2311)와 제 2 전류 공급부(230)에서 출력되는 누설전류를 접지전압(VSS) 방향으로 흘려 비트라인(BL)을 디스차지시킨다. 또, 제 2 전류 제어부(240)는 디스에이블된 제어신호(CTR)에 응답하여 제 11 NMOS 트랜지스터(N11)를 턴 오프시켜 센싱 노드(SN)와 제 2 구동 노드(DN2)를 차단시킨다.
메모리 셀(150)은 제 1 전류(I_WRITE)와 제 2 전류(I_SENSE)를 공급받고, 제 1 전류(I_WRITE)에 의해 상변화 소자(R_GST)의 저항 값을 변경시킨다. 또, 제 2 전류(I_SENSE)에 상변화 소자(R_GST)의 저항 값이 읽혀진다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1, 100, 200: 상변화 메모리 장치 10, 110: 센싱 노드 레벨 제어부
20: 쓰기 전류 구동부 30: 센싱 전류 구동부
40, 160: 센스 앰프 50, 150, 250: 메모리 셀
111: 비교부 120, 212: 제 1 전류 구동부
130, 232: 제 2 전류 구동부 140: 전류 제어부
141: 디스차지부 142: 스위치부
210: 제 1 전류 공급부
211: 제 1 센싱 노드 레벨 제어부 212: 제 1 전류 구동부
220: 제 1 전류 제어부 221: 제 1 디스차지부
222: 제 1 스위치부 230: 제 2 전류 공급부
231: 제 2 센싱 노드 레벨 제어부 232: 제 2 전류 구동부
240: 제 2 전류 제어부 241: 제 2 디스차지부
242: 제 2 스위치부 2111: 제 1 비교부
2311: 제 2 비교부

Claims (20)

  1. 센싱 노드에 접속된 비트라인을 통해 제 1 전류 및 제 2 전류를 입력받는 메모리 셀;
    제어신호에 응답하여 구동되며 기준전압과 상기 센싱 노드의 전압을 비교하여 구동 노드에 구동신호를 출력하는 센싱 노드 레벨 제어부;
    상기 구동신호에 응답하여 제 1 구동전압으로 상기 구동 노드에 상기 제 1 전류를 출력하는 제 1 전류 구동부; 및
    상기 제어신호에 응답하여 상기 비트라인의 디스차지 동작을 수행하거나 또는 상기 구동 노드와 상기 센싱 노드 사이를 전기적으로 연결시키는 전류 제어부를 포함하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 전류 제어부는
    상기 제어신호에 응답하여 상기 비트라인을 디스차지시키는 디스차지부; 및
    상기 제어신호에 응답하여 상기 구동 노드와 상기 센싱 노드의 연결여부를 제어하는 스위치부를 포함하는 비휘발성 메모리 장치.
  3. 제 2항에 있어서,
    상기 제어신호에 응답하여 제 2 구동전압으로 상기 센싱 노드에 상기 제 2 전류를 출력하는 제 2 전류 구동부를 더 포함하는 비휘발성 메모리 장치.
  4. 제 3항에 있어서,
    상기 메모리 셀은
    상기 제 1 전류에 따라 쓰기 동작을 수행하고 상기 제 2 전류에 의해 저장된 정보가 읽는 동작을 수행하는 비휘발성 메모리 장치.
  5. 제 3항에 있어서,
    상기 제어신호는
    읽기 동작에서 인에이블되고 쓰기 동작에서 디스에이블되는 비휘발성 메모리 장치.
  6. 제 5항에 있어서,
    상기 디스차지부는
    상기 인에이블된 상기 제어신호에 응답하여 상기 구동 노드와 접지전압을 연결하여 상기 비트라인을 디스차지시키는 비휘발성 메모리 장치.
  7. 제 5항에 있어서,
    상기 스위치부는
    상기 디스에이블된 상기 제어신호에 응답하여 상기 구동 노드와 상기 센싱 노드를 연결하는 비휘발성 메모리 장치.
  8. 제 5항에 있어서,
    상기 센싱 노드 레벨 제어부
    상기 디스에이블된 상기 제어신호에 응답하여 구동되고, 상기 제 1 기준전압보다 상기 센싱 노드의 전압 레벨이 낮으면 상기 구동신호를 인에이블시키고 상기 제 1 기준전압보다 상기 센싱 노드의 전압 레벨이 높으면 상기 구동신호를 디스에이블시키는 비휘발성 메모리 장치.
  9. 제 8항에 있어서,
    상기 제 1 전류 구동부는
    상기 인에이블된 상기 구동신호에 응답하여 상기 제 1 구동전압으로 상기 제 1 전류를 출력하는 비휘발성 메모리 장치.
  10. 제 8항에 있어서,
    상기 제 2 전류 구동부는
    상기 인에이블된 상기 제어신호에 응답하여 제 2 구동전압으로 상기 제 2 전류를 출력하는 비휘발성 메모리 장치.
  11. 센싱 노드에 접속된 비트라인을 통해 제 1 전류 및 제 2 전류를 입력받는 메모리 셀;
    제어신호에 따라 제 1 기준전압과 센싱 노드의 전압을 비교하여 제 1 구동전압으로 제 1 구동 노드에 상기 제 1 전류를 출력하는 제 1 전류 공급부;
    상기 제어신호에 응답하여 상기 비트라인의 디스차지 동작을 수행하거나 또는 상기 제 1 구동 노드와 상기 센싱 노드 사이를 전기적으로 연결시키는 제 1 전류 제어부;
    상기 제어신호에 따라 제 2 기준전압과 상기 센싱 노드의 전압을 비교하여 제 2 구동전압으로 제 2 구동 노드에 상기 제 2 전류를 출력하는 제 2 전류 공급부; 및
    상기 제어신호에 응답하여 상기 비트라인의 디스차지 동작을 수행하거나 또는 상기 제 2 구동 노드와 상기 센싱 노드 사이를 전기적으로 연결시키는 제 2 전류 제어부를 포함하는 비휘발성 메모리 장치.
  12. 제 11항에 있어서,
    상기 제 1 전류 공급부는
    상기 제어신호에 응답하여 구동되며 상기 제 1 기준전압과 상기 센싱 노드의 전압을 비교하여 상기 제 1 구동 노드에 제 1 구동신호를 출력하는 제 1 센싱 노드 레벨 제어부; 및
    상기 제 1 구동신호에 응답하여 상기 제 1 구동전압으로 상기 제 1 구동 노드에 상기 제 1 전류를 출력하는 제 1 전류 구동부를 포함하는 비휘발성 메모리 장치.
  13. 제 11항에 있어서,
    상기 제 2 전류 공급부는
    상기 제어신호에 응답하여 구동되며 상기 제 2 기준전압과 상기 센싱 노드의 전압을 비교하여 상기 제 2 구동 노드에 제 2 구동신호를 출력하는 제 2 센싱 노드 레벨 제어부; 및
    상기 제 2 구동신호에 응답하여 상기 제 2 구동전압으로 상기 제 2 구동 노드에 상기 제 2 전류를 출력하는 제 2전류 구동부를 포함하는 비휘발성 메모리 장치.
  14. 제 12항에 있어서,
    상기 제 1 전류 제어부는
    상기 제어신호에 응답하여 상기 비트라인을 디스차지시키는 제 1 디스차지부; 및
    상기 제어신호에 응답하여 상기 제 1 구동 노드와 상기 센싱 노드의 연결여부를 제어하는 제 1 스위치부를 포함하는 비휘발성 메모리 장치.
  15. 제 14항에 있어서,
    상기 제 2 전류 제어부는
    상기 제어신호에 응답하여 상기 비트라인을 디스차지시키는 제 2 디스차지부; 및
    상기 제어신호에 응답하여 상기 제 2 구동 노드와 상기 센싱 노드의 연결여부를 제어하는 제 2 스위치부를 포함하는 비휘발성 메모리 장치.
  16. 제 15항에 있어서,
    상기 제어신호는
    읽기 동작에서 인에이블되고 쓰기 동작에서 디스에이블되는 비휘발성 메모리 장치.
  17. 제 16항에 있어서,
    상기 제 1 디스차지부는
    상기 인에이블된 상기 제어신호에 응답하여 상기 제 1 구동 노드와 접지전압을 연결하여 상기 비트라인을 디스차지시키는 비휘발성 메모리 장치.
  18. 제 16항에 있어서,
    상기 제 1 스위치부는
    디스에이블된 상기 제어신호에 응답하여 상기 제 1 구동 노드와 상기 센싱 노드를 연결하는 비휘발성 메모리 장치.
  19. 제 16항에 있어서,
    상기 제 2 디스차지부는
    상기 디스에이블된 상기 제어신호에 응답하여 상기 제 2 구동 노드와 접지전압을 연결하여 상기 비트라인을 디스차지시키는 비휘발성 메모리 장치.
  20. 제 16항에 있어서,
    상기 제 2 스위치부는
    상기 인에이블된 상기 제어신호에 응답하여 상기 제 2 구동 노드와 상기 센싱 노드를 연결하는 비휘발성 메모리 장치.
KR1020120150313A 2012-12-21 2012-12-21 비휘발성 메모리 장치 KR20140081027A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120150313A KR20140081027A (ko) 2012-12-21 2012-12-21 비휘발성 메모리 장치
US13/958,762 US8873322B2 (en) 2012-12-21 2013-08-05 Nonvolatile memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120150313A KR20140081027A (ko) 2012-12-21 2012-12-21 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20140081027A true KR20140081027A (ko) 2014-07-01

Family

ID=50974512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120150313A KR20140081027A (ko) 2012-12-21 2012-12-21 비휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US8873322B2 (ko)
KR (1) KR20140081027A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104978988B (zh) * 2015-05-22 2017-08-25 江苏时代全芯存储科技有限公司 记忆体装置
JP6674616B2 (ja) * 2015-06-10 2020-04-01 パナソニック株式会社 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したｉｃカード
CN105304116B (zh) 2015-09-16 2018-07-20 江苏时代全芯存储科技有限公司 记忆体驱动电路
KR20180018916A (ko) * 2016-08-10 2018-02-22 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1244293B (it) * 1990-07-06 1994-07-08 Sgs Thomson Microelectronics Dispositivo di lettura per celle eprom con campo operativo indipendente dal salto di soglia delle celle scritte rispetto alle celle vergini
US5926718A (en) * 1996-08-20 1999-07-20 Micron Technology, Inc. Method for forming a capacitor
JP4326127B2 (ja) * 2000-07-07 2009-09-02 株式会社ルネサステクノロジ 半導体記憶装置
US7483305B2 (en) * 2006-08-28 2009-01-27 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
US7957197B2 (en) * 2008-05-28 2011-06-07 Sandisk Corporation Nonvolatile memory with a current sense amplifier having a precharge circuit and a transfer gate coupled to a sense node
TWI402845B (zh) * 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
US20110122683A1 (en) 2009-11-24 2011-05-26 Dodge Rick K Resetting Phase Change Memory Bits
KR101094944B1 (ko) * 2009-12-24 2011-12-15 주식회사 하이닉스반도체 센싱 전압을 제어하는 비휘발성 반도체 집적 회로
KR101150592B1 (ko) * 2010-05-27 2012-06-01 에스케이하이닉스 주식회사 상 변화 메모리 장치
KR101212746B1 (ko) 2010-10-28 2012-12-14 에스케이하이닉스 주식회사 누설 전류를 줄일 수 있는 상변화 메모리 장치
KR20120063395A (ko) * 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 비휘발성 메모리 장치

Also Published As

Publication number Publication date
US20140177368A1 (en) 2014-06-26
US8873322B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
US6982913B2 (en) Data read circuit for use in a semiconductor memory and a memory thereof
US7885098B2 (en) Non-volatile phase-change memory device and method of reading the same
KR100674992B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100674983B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
JP4786948B2 (ja) プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路
US8077507B2 (en) Phase-change memory device
US7499316B2 (en) Phase change memory devices and program methods
KR100857742B1 (ko) 상 변화 메모리 장치 및 그것의 프로그램 전류 인가 방법
US20060181915A1 (en) Phase change memory device providing compensation for leakage current
KR101095736B1 (ko) 비휘발성 메모리 장치
KR20140081027A (ko) 비휘발성 메모리 장치
KR20120020218A (ko) 반도체 메모리 장치
JP5657876B2 (ja) 半導体メモリ装置
US8325514B2 (en) Phase change memory device
US7710767B2 (en) Memory cell array biasing method and a semiconductor memory device
KR101057727B1 (ko) 비휘발성 메모리 장치
KR20140029734A (ko) 반도체 장치
KR101004679B1 (ko) 상변화 메모리 장치 및 그 프로그래밍 전류 검증방법
WO2010004647A1 (ja) 半導体装置及びｒｆｉｄモジュール
KR101201857B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 데이터 읽기방법
KR20140088781A (ko) 상변화 메모리 장치 및 상변화 메모리 장치의 쓰기 방법
WO2010004646A1 (ja) 半導体装置及びｒｆｉｄモジュール
KR101201841B1 (ko) 상변화 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid