KR100641704B1 - 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법 - Google Patents

반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법 Download PDF

Info

Publication number
KR100641704B1
KR100641704B1 KR1020040087670A KR20040087670A KR100641704B1 KR 100641704 B1 KR100641704 B1 KR 100641704B1 KR 1020040087670 A KR1020040087670 A KR 1020040087670A KR 20040087670 A KR20040087670 A KR 20040087670A KR 100641704 B1 KR100641704 B1 KR 100641704B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
bit line
external
data input
test
Prior art date
Application number
KR1020040087670A
Other languages
English (en)
Other versions
KR20060038579A (ko
Inventor
도창호
손진석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040087670A priority Critical patent/KR100641704B1/ko
Priority to TW094100125A priority patent/TWI255462B/zh
Priority to US11/059,777 priority patent/US7266030B2/en
Priority to JP2005058069A priority patent/JP4559876B2/ja
Priority to CN2005100771382A priority patent/CN1767059B/zh
Publication of KR20060038579A publication Critical patent/KR20060038579A/ko
Application granted granted Critical
Publication of KR100641704B1 publication Critical patent/KR100641704B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 비트라인 센스앰프 입력라인에 직접 테스트 전위를 인가하는 방식으로, 순수한 비트라인 센스앰프의 옵셋전위를 산출할 수 있는 반도체 메모리 소자를 제공함을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 소자는, 데이터 리드시에 메모리 셀에 기록된 데이터가 실리는 비트라인 및 반전비트라인의 전위차를 증폭하기 위한 비트라인 센스앰프; 하나 이상의 스위치를 경유하여 상기 비트라인 및 반전비트라인에 연결되는 코어영역 내부의 데이터 입출력 라인 및 반전 데이터 입출력 라인; 상기 데이터 입출력 라인과 연결되는 제1 외부 전위 공급 패드; 상기 반전 데이터 입출력 라인과 연결되는 제2 외부 전위 공급 패드; 및 상기 데이터 입출력 라인과 제1 외부 전위 공급 패드의 연결 및 상기 반전 데이터 입출력 라인과 제2 외부 전위 공급 패드의 연결을 스위칭하는 외부 전위 공급 제어부를 포함하는 것을 특징으로 한다.
비트라인 센스앰프, 옵셋전위, 테스트, 외부전위 인가, BLSA

Description

반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압 측정방법{SEMICONDUCTOR MEMORY DEVICE AND BIT LINE SENSE AMPLIFIER OFFSET VOLTAGE MEASURING METHOD OF IT}
도 1은 종래의 반도체 메모리 소자의 데이터 입출력 경로상 구조들을 나타낸 구성도,
도 2a는 도 1의 BLSA 제어부에 포함되는 비트라인 선택 제어부를 나타낸 논리회로도,
도 2b는 도 1의 BLSA 제어부에 포함되는 비트라인 프리차지 제어부를 나타낸 논리회로도,
도 2c는 도 1의 BLSA 제어부에 포함되는 센스앰프 드라이버를 나타낸 논리회로도,
도 3은 본 발명 제1 실시예에 따른 반도체 메모리 소자의 데이터 입출력 경로상 구조들을 나타낸 구성도,
도 4a는 도 3의 X경로 제어부에 포함되는 센스앰프 단속부를 나타낸 논리회로도,
도 4b는 도 3의 X경로 제어부에 포함되는 타이밍 제어부를 나타낸 논리회로도,
도 4c는 도 3의 X경로 제어부에 포함되는 X디코더 단속부를 나타낸 논리회로도,
도 4d는 도 3의 X경로 제어부에 포함되는 블록 제어 신호 발생부를 나타낸 논리회로도,
도 5는 도 3의 외부 전위 공급 명령 발생부 및 LIO 프리차지 제어부를 나타낸 논리회로도,
도 6은 도 3의 라이트 드라이버 단속부 및 그 주변 구성을 나타낸 논리회로도,
도 7은 본 발명 제1 실시예에 따른 반도체 메모리 소자에 대한 센스앰프 옵셋전압 테스트시의 각 신호들을 도시한 타이밍도,
도 8은 본 발명의 반도체 메모리 소자를 구성하는 Y디코더 단속부 구성의 일실시예를 나타낸 논리회로도,
도 9는 본 발명 제2 실시예에 따른 반도체 메모리 소자를 구성하는 테스트 모드 설정부를 도시한 구성도,
도 10은 본 발명 제2 실시예에 따른 반도체 메모리 소자를 구성하는 X경로 제어부에 포함되는 센스앰프 단속부를 나타낸 논리회로도,
도 11은 본 발명 제2 실시예에 따른 반도체 메모리 소자를 구성하는 X디코더를 도시한 구성도,
도 12는 본 발명 제2 실시예에 따른 반도체 메모리 소자를 구성하는 BLSA 제어부에 포함되는 비트라인 선택 제어부를 나타낸 논리회로도,
도 13은 본 발명 제2 실시예에 따른 반도체 메모리 소자에 대한 0번 테스트 모드의 센스앰프 옵셋전압 테스트시의 각 신호들을 도시한 타이밍도,
도 14는 본 발명 제2 실시예에 따른 반도체 메모리 소자에 대한 1번 테스트 모드의 센스앰프 옵셋전압 테스트시의 각 신호들을 도시한 타이밍도,
도 15는 본 발명 제2 실시예에 따른 반도체 메모리 소자에 대한 2번 테스트 모드의 센스앰프 옵셋전압 테스트시의 각 신호들을 도시한 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
122 : 비트라인 센스앰프, 150 : 외부 전위 공급 제어부
162 : 제1 외부 전위 공급 패드 164 : 제2 외부 전위 공급 패드
130 : LIO 프리차지 제어부 140 : 외부 전위 공급 명령 발생부
170 : LIO 프리차지부 210 : X 디코더
220 : BLSA 제어부 230 : Y 디코더
290 : 테스트 모드 결정부
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 센스앰프의 옵셋전위를 용이하게 측정할 수 있는 반도체 메모리 소자에 대한 것이다.
반도체 메모리 소자, 특히 디램에서 각 메모리 셀에 저장된 비트값 데이터를 리드하기 위해서는, 메모리 셀에 저장된 약한 에너지의 데이터를 외부로 출력할 수 있도록 증폭해야 하는데, 이를 위한 구성요소가 비트라인 센스앰프이다.
도 1은 종래기술에서 메모리 셀(510), 비트라인 센스앰프(522), 라이트 드라이버(592), IO센스앰프(594)를 포함하는 반도체 메모리의 코어영역상에서 데이터 리드/라이트 경로를 도시하고 있다. 센스앰프(522)를 구동시키기 위한 BLSA 제어부(620)를 구성하는 많은 세부 회로들 중에서, 도 2a는 비트라인 선택부(622)를 도시하며, 도 2b는 비트라인 프리차지 제어부(624)를 도시하며, 도 2c는 센스앰프 드라이버(626)를 도시한다.
비트라인 센스앰프(522)의 출력은 구성 모스 트랜지스터 소자의 문턱전위 차이, 트랜스컨덕턴스의 차이, 비트라인과 반전비트라인의 커패시턴스의 차이 등의 여러 원인에 의해 다소간 옵셋전위를 가지게 된다. 셀(510) 데이터가 비트라인에 인가되어 변동되는 전위차는 상당히 작으므로, 센스앰프(522)의 옵셋전위가 큰 경우, 메모리 소자의 안정적인 데이터 리드 동작을 보장하기 어렵게 된다. 따라서, 반도체 메모리 소자의 안정적인 동작을 보장하기 위해서는 상기 센스앰프의 옵셋전위를 측정해야 한다.
종래에는 센스앰프 옵셋전위를 측정하기 위하여, 셀 스토리지 노드의 반대편 전극의 바이어스 전위(VCP : Voltage of Cell Plate)에 변화를 주고, 데이터를 리드하여 에러여부를 판정한 결과로서, 이론적인 계산식을 적용하여 옵셋전위를 산출하였다.
상기 종래의 방법은 셀 커패시턴스값과 비트라인 커패시턴스값을 정밀하게 측정하기가 어렵기 때문에, 순수한 비트라인 센스앰프의 옵셋전위를 산출하기에는 무리가 있었다. 또한, 실제 측정값이 아닌 근사치에 의한 계산값이므로 그 정확성을 보장할 수 없었다.
본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 순수한 비트라인 센스앰프의 옵셋전위를 산출할 수 있는 반도체 메모리 소자를 제공하는데 그 목적이 있다.
또한, 본 발명은 비트라인 센스앰프 입력라인에 직접 테스트 전위를 인가하여 옵셋전위를 측정할 수 있는 반도체 메모리 소자를 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 소자는,
데이터 리드시에 메모리 셀에 기록된 데이터가 실리는 비트라인 및 반전비트라인의 전위차를 증폭하기 위한 비트라인 센스앰프; 하나 이상의 스위치를 경유하여 상기 비트라인 및 반전비트라인에 연결되는 코어영역 내부의 데이터 입출력 라인 및 반전 데이터 입출력 라인; 상기 데이터 입출력 라인과 연결되는 제1 외부 전위 공급 패드; 상기 반전 데이터 입출력 라인과 연결되는 제2 외부 전위 공급 패드; 및 상기 데이터 입출력 라인과 제1 외부 전위 공급 패드의 연결 및 상기 반전 데이터 입출력 라인과 제2 외부 전위 공급 패드의 연결을 스위칭하는 외부 전위 공급 제어부를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(실시예 1)
본 실시예의 반도체 메모리 소자는 본 발명의 사상을 DRAM(Dynamic RAM) 소자에 적용한 것이다.
일반적인 디램 소자의 경우 데이터가 저장되는 전체 셀들의 영역은 다수개의 셀 어레이 블록으로 구분되어 있고, 각 셀 어레이 블록은 다수개의 셀 어레이들과; 셀 어레이 사이에 위치하는 비트라인 센스앰프 어레이로 이루어진다. 하나의 셀 어레이는 다수개의 셀 컬럼으로 이루어지며, 하나의 셀 컬럼은 비트라인쌍을 공유하는 메모리 셀들로 이루어지며, 하나의 비트라인 센스앰프 어레이는 다수개의 비트라인 센스앰프로 이루어진다.
하나의 비트라인 센스앰프 어레이가 위, 아래의 셀 어레이를 담당하고 있는 도시된 구조를 쉐어드 센스앰프(shared sense amp) 구조라고 칭하는데, 쉐어드 센스앰프 구조 내에서 하나의 비트라인 센스앰프는 상위 비트라인 선택 스위치를 경유하여 위쪽 셀 어레이에 속한 셀 컬럼의 비트라인쌍(상위 비트라인쌍)과 연결되며, 하위 비트라인 선택 스위치를 경유하여 아래쪽 셀 어레이에 속한 셀 컬럼의 비트라인쌍(하위 비트라인쌍)에 연결된다.
본 실시예는 쉐어드 센스앰프(shared sense amp) 구조의 디램에 본 발명을 적용한 것으로, 도 3에 도시한 바와 같은, 본 실시예의 반도체 메모리 소자는,
데이터 리드시에 메모리 셀에 기록된 데이터가 실리는 비트라인(BL) 및 반전비트라인(BLB)의 전위차를 증폭하기 위한 비트라인 센스앰프(122); 하나 이상의 스위치를 경유하여 상기 비트라인 및 반전비트라인에 연결되는 코어영역 내부의 LIO 라인(LIO) 및 반전 LIO 라인(LIOB); 상기 LIO 라인(LIO)과 연결되는 제1 외부 전위 공급 패드(162); 상기 반전 LIO 라인(LIOB)과 연결되는 제2 외부 전위 공급 패드(164); 및 상기 LIO 라인(LIO)과 제1 외부 전위 공급 패드(162)의 연결 및 상기 반전 LIO 라인(LIOB)과 제2 외부 전위 공급 패드(164)의 연결을 스위칭하는 외부 전위 공급 제어부(150)를 포함하는 것을 특징으로 한다.
또한, 도시한 반도체 메모리 소자는, X어드레스에 따라 선택된 워드라인을 활성화시키기 위한 X 디코더(210); 비트라인(BL) 및 반전비트라인(BLB)의 프리차 지, 비트라인 센스앰프의 구동 등을 제어하기 위한 BLSA 제어부(220); BLSA 제어부(220)의 제어 동작 수행의 타이밍을 조절하기 위한 X 경로 제어부(250); 비트라인과 LIO 라인을 연결하는 Yi스위치를 제어하기 위한 Y 디코더(230); Y 디코더(230)의 구동을 제어하기 위한 Y 디코더 단속부(240); 및 테스트 수행 명령(TM_F)를 출력하기 위한 테스트 모드 결정부(290)를 더 포함한다.
X경로 제어부(250)는 도 4a에 도시한 센스앰프 단속부(260), 도 4b에 도시한 타이밍 제어부(270), 도 4c에 도시한 X디코더 단속부(280) 및 도 4d에 도시한 블록 제어 신호 발생부(290)를 포함한다. 도시한 센스앰프 단속부(260)는 센스앰프 액티브 신호(act_sa)에 의해 센스앰프 인에이블 신호(saen)를 활성화시키는 인에이블 트리거(261), 센스앰프 프리차지 신호(pcg_sa)에 의해 센스앰프 인에이블 신호(saen)를 비활성화시키는 디스인에이블 트리거(262), 토글된 상태를 유지시키기 위한 래치부(265) 및 외부 전위 공급 명령(LIO_force)에 따라 센스앰프 인에이블 신호(saen)의 출력여부를 단속하는 출력제어부(266)를 포함한다. 출력제어부(266)는 상기 래치부(265)의 출력 및 외부 전위 공급 명령(LIO_force)을 입력받는 노아게이트 및 반전기를 포함하며, 외부 전위 공급 명령(LIO_force)이 '하이'로 활성화되면 항상 센스앰프 인에이블 신호(saen)를 '로우'로 비활성화시킨다.
도 4b의 타이밍 제어부(270)는 로액티브 펄스(ratvp)에 대응하여 비트라인 액티브 신호(act_bl), 워드라인 액티브 신호(act_wl) 및 센스앰프 액티브 신호(act_sa)를 출력하며, 로프리차지 펄스(rpcgp)에 대응하여 비트라인 프리차지 신호(pcg_bl), 워드라인 프리차지 신호(pcg_wl) 및 센스앰프 프리차지 신호(pcg_sa)를 출력한다. 상기 신호들 중 센스앰프 액티브 신호(act_sa) 및 센스앰프 프리차지 신호(pcg_sa)에 대응하여 센스앰프 단속부(260)가 센스앰프 인에이블 신호(saen)를 생성하게 된다.
도 5는 본 실시예의 외부 전위 공급 명령 발생부(140) 및 LIO 프리차지 제어부(130)의 구조를 도시한 것이다. 외부 전위 공급 명령 발생부(140)는 테스트때 로액티브 펄스의 발생시 외부 전위 공급 명령(LIO_force)을 '하이'로 활성화시키기 위한 인에이블 트리거(144), 라이트 카스 펄스의 발생시 외부 전위 공급 명령(LIO_force)을 '로우'로 비활성화시키기 위한 디스에이블 트리거(142), 테스트 모드가 아니면 외부 전위 공급 명령 발생부(140)의 구동을 정지시키기 위한 구동제어부(146), 및 외부 전위 공급 명령(LIO_force)의 출력 타이밍을 조절하기 위한 래치-지연부(148)를 포함한다. 상기 래치-지연부(148)는 디스에이블 트리거(142)에 의한 외부 전위 공급 명령(LIO_force)의 폴링 에지를 지연시키기 위한 폴링에지 지연기(149)를 포함하는 것이 바람직하다.
LIO 프리차지 제어부(130)는 일반적인 경우와 같이 라이트 카스 펄스(casp_wt) 또는 리드 카스 펄스(casp_rd)에 따라 LIO 프리차지 신호(LIO_RSTB)를 소정시간 '하이'로 비활성화를 유지시키며, 외부 전위 공급 명령(LIO_force)이 활성화된 구간에도 '하이'로 비활성화된다. 상기 LIO 프리차지 신호(LIO_RSTB)에 의해 LIO 라인쌍은 리드, 라이트 및 테스트 등 LIO 라인에 데이터가 실리는 시간들을 제외한 시간에서는 소정의 프리차지 전압으로 프리차지된 상태를 유지하게 된다.
도 6는 도 3의 블록도에 포함된 라이트 드라이버 단속부(180)의 내부 구조 및 LIO 라인쌍에 연결되는 구성을 도시한 것이다. 라이트 드라이버 단속부(180)는 일반적인 경우와 같이 라이트 카스 펄스(casp_wt) 입력에 대응하여 라이트 동작에 필요한 소정시간 동안 활성화되는 라이트 드라이버 인에이블 신호(en)를 발생시키는데, 도시한 구조의 경우에는 테스트 신호(TM_F)가 '하이'인 경우에는 항상 라이트 드라이버 인에이블 신호(en)를 '로우'로 비활성화시킨다. 즉, 본 발명에 의한 센스앰프 옵셋전압 테스트 시에는 라이트 드라이버(192)를 비활성화시킨다.
도 7은 본 실시예에 따른 반도체 메모리 소자의 테스트 모드일때의 내부 신호들의 타이밍을 도시한 것이다. 상기 도면을 참조하여 본 실시예의 동작을 설명하기로 한다.
본 실시예의 반도체 메모리 소자에서 옵셋전압 테스트를 수행하는 경우에는 테스트 모드 결정부에서 활성화된 테스트 수행 명령(TM_F)가 출력된다. 이에 따라, 테스트 모드 신호(TM_F)에 따라 구동/정지되는 X경로 단속부(250), 외부전압 인가 명령 발생부(140) 및 라이트 드라이버 단속부(180)에 의해 테스트 모드에 따른 구동이 이루어진다. 테스트 모드시에도 일반적인 동작의 경우와 마찬가지로 외부의 액티브 명령(정확히는 외부 제어신호들의 해석)에 따라 일련의 동작들이 수행된다. 액티브 명령시 미도시한 커맨트 디코더에서 로액티브 펄스를 발생시키면, 외부 전위 공급 명령(LIO_force)이 '하이'로 활성화되고, 비트라인 균등화 신호(bleq)가 '로우'로 비활성화되며, X 어드레스에 따라 테스트를 수행할 메모리 셀이 선택되도록 적당하게 워드라인 신호(WLi)가 부여된다(S120). 쉐어드 센스앰프 구조인 경우에는 S120 단계에서 2개의 비트라인 균등화 스위치 중 필요한 하나를 선택하도록 비트라인 선택 신호(bish/bisl)가 천이된다.
외부 전위 공급 명령(LIO_force)에 따라 제1 외부 전위 공급패드(162) 및 제2 외부 전위 공급패드(164)를 통해 인가되는 외부 테스트 전위로 인해, S120 단계의 수행후 프리차지 전압으로 균등화되어 있던 비트라인 및 반전비트라인에 외부전위 만큼의 전위차가 부여된다.
본 발명에 의한 옵셋전압의 테스트 시에는 옵셋전압을 측정하기 위해 소정 레벨의 전압을 테스트할 메모리 셀로 인가하는 동작, 즉 테스트 전압으로 메모리 셀에 라이트 동작을 수행해야 한다. 메모리 셀에 테스트 전압으로 기록할 때는, 일반적인 동작의 경우와 동일하게 라이트 명령를 사용하는 것이 바람직하며, 라이트 명령을 표시하기 위해 상기 커맨드 디코더는 라이트 카스 펄스(casp_wt)를 발생시킨다. 라이트 카스 펄스(casp_wd)를 입력받은 도 5의 디스에이블 트리거(142)는 소정 지연시간을 적용하여 외부 전위 공급 명령(LIO_force)을 비활성화시킨다.
테스트 전압이 실린 LIO 라인쌍에 연결되는 센스앰프(및 비트라인 쌍)를 선택하기 위한 Y 어드레스로 결정되는 Yi신호는 외부 전위 공급 명령(LIO_force)의 활성화 구간에 대응하는 구간동안 활성화되도록 구현할 수도 있고, 라이트 카스 펄스(casp_wd)에 대응하여 소정의 지연시간동안 활성화되도록 구현할 수도 있다. 또한, 테스트 수행시에 Y 어드레스로 테스트 전압으로 테스트를 수행할 센스앰프를 특정하여 수행하도록 구현할 수도 있고, 테스트를 수행하려는 LIO 라인쌍에 연결된 모든 센스앰프에 테스트 전압을 인가하도록 구현할 수도 있다.
도 8은 외부 전위 공급 명령(LIO_force)에 대응하여, 하나의 LIO 라인쌍에 연결된 모든 센스앰프에 테스트 전압을 인가하는 구현을 구성하는 경우의 Y경로 제어부(240)의 일실시예를 도시한 것이다.
테스트할 메모리 셀에 대하여 테스트 전위 인가가 충분히 이루어지면, 테스트 전위의 인가를 중단하고, 센스앰프를 활성화시켜 검출되는 데이터를 읽어내야 한다. 이를 위해 우선 외부 전위 공급 명령(LIO_force)을 '로우'로 비활성화 시켜 LIO 라인에 외부 전위 공급을 중단시킨다(S140). 도 4a의 센스앰프 단속부(260)는 외부 전위 공급 명령(LIO_force)이 '로우'로 천이하면, 센스앰프 인에이블 신호(saen)를 '하이'로 활성화시켜 센스앰프를 활성화한다(S160). 다음 센스앰프에 의해 증폭된 값을 읽어내야 하는데(S180), 본 실시예에서는 메모리 소자에서 리드 경로를 사용하여 데이터를 읽어내는 과정을 적용한다. 따라서, 테스트시 검출값을 읽을때에도 일반적인 리드 동작과 마찬가지로, 상기 커맨드 디코더가 리드 카스 펄스(casp_rd)를 출력한다. 리드 카스 펄스(casp_rd)가 발생하면, LIO 라인쌍 연결되는 센스앰프를 선택하기 위하여 Yi 신호를 활성화시켜 해당 Yi스위치를 턴온시킨다. 테스트 전위를 인가할때는 하나의 LIO 라인에 여러개의 센스앰프(비트라인)를 연결해도 되지만, 테스트 검출값을 리드할 때에는 하나의 LIO 라인에는 하나의 센스앰프(비트라인)가 연결되어야 한다.
S180 단계의 리드 동작은, 센스앰프의 증폭동작에 의해 해당 디지털 값으로 비트라인이 증폭된 상태에서, 필요한 Yi스위치를 턴온하여 LIO 라인과 연결하고, IO센스앰프로 증폭하여 GIO 라인을 경유하여 외부 입출력핀으로 해당 디지털값을 출력하는 방식으로 이루어진다. 외부에서 인가한 테스트 전위차가 해당 센스앰프의 옵셋전압보다 크면 테스트 전위를 인가한 대로의 디지털값이 최종적으로 읽혀질 것이며, 센스앰프의 옵셋전압이 더 크면 프리차지(리셋)상태가 읽혀져 리드 동작을 실패할 것이다. 본 실시예에 있어서 측정하려는 상기 옵셋 전압은 워드라인 신호(WLi)에 의해 선택된 메모리 셀과 비트라인, 센스앰프에 의해 발생한 것이다.
S180단계의 리드동작이 완료되면, 프리차지 시점으로 판단한 커맨드 디코더가 출력하는 로프리차지 펄스에 의해, 센스앰프 인에이블 신호(saen), 워드라인 신호(WLi)등이 디스에이블 되고, 상위 및 하위 비트라인 선택 스위치를 턴온시킨 상태에서 비트라인 및/또는 LIO 라인에 대한 프리차지가 수행된다.
(실시예 2)
본 실시예의 반도체 메모리 소자는 상기 제1 실시예의 구성과 거의 유사한데, 다만, 옵셋전압 테스트 모드 조합 6가지를 지원하며, 각 테스트 모드를 적용하기 위한 부분들의 구성에 차이가 있다.
도 9에 도시한 본 실시예의 반도체 메모리 소자내 테스트 모드 결정부(290')는 1개의 테스트 수행 명령(TM_F)와 3개의 테스트 모드 신호를 출력한다. TM_0은 0번 테스트 모드시에 활성화되는 신호이며, TM_1은 1번 테스트 모드시에 활성화되는 신호이며, TM_2는 2번 테스트 모드시에 활성화되는 신호이다.
0번 테스트 모드에서는 Yi스위치 및 X디코더에 의해 선택된 메모리 셀에 테스트 전압을 인가한 후 외부 명령에 대응하여 리드하는 동작을 수행하며, 1번 테스 트 모드에서는 테스트할 센스앰프에 하나의 비트라인만 연결하고 모든 메모리 셀을 차단한 상태에서 테스트 전압을 인가한 후 리드하는 동작을 수행하며, 2번 테스트 모드에서는 테스트할 센스앰프에 비트라인을 차단한 상태에서 테스트 전압을 인가한 후 리드하는 동작을 수행한다.
TM_F는 모든 테스트 모드시에 공통적으로 활성화되며, TM_2신호가 활성화되었을 때는 TM_1신호는 별다른 의미를 가지지 못하는 관계를 가진다. 따라서, 조합가능한 테스트 모드들의 경우는, "TM_0 = on, TM_1 = off, TM_2 = off", "TM_0 = on, TM_1 = on, TM_2 = off", "TM_0 = on, TM_2 = on", "TM_0 = off, TM_1 = off, TM_2 = off", "TM_0 = off, TM_1 = on, TM_2 = off", "TM_0 = off, TM_2 = on"로 모두 6가지가 된다.
1번 테스트 모드 및 2번 테스트 모드에서는 인가된 테스트 전위를 저장할 수단이 없으므로, 외부 전위 공급명령을 비활성화시키자 마자 센스앰프 인에이블 신호를 활성화시켜, 인가된 테스트 전위를 바로 증폭하는 것이 바람직하다. 일단 센스앰프가 증폭동작을 수행하면, 센스앰프가 구동하는 한 증폭된 디지탈 값을 래치하게 된다. 따라서, 1번 테스트 모드 및/또는 2번 테스트 모드의 수행에 있어서도, 하나의 LIO 라인에 연결된 모든 센스앰프에 대하여 일괄적으로 테스트 전압을 인가한 후, 센스앰프를 하나씩 리드하는 방식으로 테스트를 수행할 수도 있다.
도 10은 0번 테스트 모드를 적용하기 위한 본 실시예의 센스앰프 단속부(260')를 도시한 것이다. 센스앰프 단속부(260')는 도 3a에 도시한 센스앰프 단속부(260)와 유사한 구조를 가지는 내부 단속부(262'), 외부 신호(In_ext)에 따라 센 스앰프 인에이블 신호(saen)를 활성화시키기 위한 인에이블 트리거(263'), 센스앰프 프리차지 신호(pcg_sa)에 따라 센스앰프 인에이블 신호(saen)를 비활성화시키기 위한 디스에이블 트리거(264'), 상기 인에이블 트리거(263')와 디스에이블 트리거(264')에 의한 토글결과를 래치하기 위한 래치부(265'), 및 0번 테스트 모드인 경우 상기 래치부(265')의 출력으로 센스앰프 인에이블 신호(saen)의 출력을 단속하기 위한 출력 제어부(266')로 이루어진다.
타이밍 제어부(270), X 디코더 단속부(280) 및 비트라인 제어부(290)의 구조는 도 4b 내지 4d에 도시한 바와 같은 상기 제1 실시예의 경우와 동일하다.
도 11은 1번 테스트 모드를 적용하기 위한 본 실시예의 X 디코더(210')를 도시한 것이다. X 디코더(210')의 구조는 종래기술의 경우와 유사한데, 다만 X 디코더(210')를 활성화시키는 X 디코더 인에이블 신호(xden)가 그대로 입력되지 않고, 입력제어부(212')를 경유하여 입력된다. 1번 테스트 모드인 경우, 상기 입력제어부(212')는 X 디코더 인에이블 신호(xden)의 입력을 차단하여, X 디코더(210')를 비활성화시킨다.
도 12는 2번 테스트 모드를 적용하기 위한 본 실시예의 비트라인 선택 스위치 제어부(222)를 도시한 것이다. 상기 비트라인 선택 스위치 제어부(222)는 비트라인에 대한 프리차지시에는 '로우'인 비트라인 제어신호(blctl)를 입력받아 상위 및 하위 비트라인 스위치를 모두 턴온시키며, 2번 테스트 모드인 경우에는 비트라인 프리차지가 아닌때에는 항상 상위 및 하위 비트라인 스위치를 모두 턴오프시킨다.
도 13은 본 실시예에 따른 반도체 메모리 소자에 대하여 0번 테스트 모드로 테스트를 수행할 때의 각 신호들의 타이밍도이며, 이하, 도시된 신호들을 중심으로 0번 테스트 모드에서의 본 실시예의 동작 과정을 설명하기로 한다.
본 실시예의 반도체 메모리 소자에서 0번 테스트 모드로 테스트를 수행하는 경우에는 테스트 모드 결정부에서 활성화된 테스트 수행 명령(TM_F) 및 테스트 모드 신호(TM_0)가 출력된다. 이에 따라, 테스트 수행 명령(TM_F)에 따라 구동/정지되는 X 경로 단속부(250), 외부전압 인가 명령 발생부(140) 및 라이트 드라이버 단속부(180)에 의해 테스트 모드에 따른 구동이 이루어진다. 본 실시예에 따른 반도체 메모리 소자에서의 옵셋전압 테스트시에도 일반적인 동작의 경우와 마찬가지로 외부의 액티브 명령(정확히는 외부 제어신호들의 해석)에 따라 일련의 동작들이 수행되는 것이 바람직하다. 액티브 명령시 미도시한 커맨트 디코더에서 로액티브 펄스(ratcp)를 발생시키면, 외부 전위 공급 명령(LIO_force)이 '하이'로 활성화되고, 비트라인 균등화 신호(bleq)가 '로우'로 비활성화되며, X 어드레스에 따라 테스트를 수행할 메모리 셀이 선택되도록 적당하게 워드라인 신호(WLi)가 부여된다(S120). 쉐어드 센스앰프 구조인 경우에는 S120 단계에서 2개의 비트라인 균등화 스위치 중 필요한 하나를 선택하도록 비트라인 선택 신호(bish/bisl)가 천이된다.
외부 전위 공급 명령(LIO_force)에 따라 제1 외부 전위 공급패드(162) 및 제2 외부 전위 공급패드(164)를 외부 테스트 전위가 인가되고, 이에 따라 S120 단계의 수행후 프리차지 전압으로 균등화되어 있던 비트라인 및 반전비트라인에 외부전 위 만큼의 전위차가 부여된다.
본 발명에 의한 옵셋전압의 테스트 시에는 옵셋전압을 측정하기 위해 소정 레벨의 전압을 테스트할 메모리 셀로 인가하는 동작, 즉 테스트 전압으로 메모리 셀에 라이트 동작을 수행해야 한다. 메모리 셀에 테스트 전압으로 기록할 때는, 일반적인 동작의 경우와 동일하게 라이트 명령를 사용하는 것이 바람직하며, 라이트 명령을 표시하기 위해 상기 커맨드 디코더는 라이트 카스 펄스(casp_wt)를 발생시킨다. 라이트 카스 펄스(casp_wd)를 입력받은 도 5의 디스에이블 트리거(142)는 소정 지연시간을 적용하여 외부 전위 공급 명령(LIO_force)을 비활성화시킨다.
테스트 전압이 실린 LIO 라인쌍에 연결되는 센스앰프(및 비트라인 쌍)를 선택하기 위한 Y 어드레스로 결정되는 Yi 신호는 외부 전위 공급 명령(LIO_force)의 활성화 구간에 대응하는 구간동안 활성화되도록 구현할 수도 있고, 라이트 카스 펄스(casp_wd)에 대응하여 소정의 지연시간동안 활성화되도록 구현할 수도 있다. 또한, 테스트 수행시에 Y 어드레스로 테스트 전압으로 테스트를 수행할 센스앰프를 특정하여 수행하도록 구현할 수도 있고, 도 8의 Y 디코더 단속부를 사용하여 테스트를 수행하려는 LIO 라인쌍에 연결된 모든 센스앰프에 테스트 전압을 인가하도록 구현할 수도 있다.
테스트할 메모리 셀에 대하여 테스트 전위 인가가 충분히 이루어지면, 테스트 전위의 인가를 중단하고, 센스앰프를 활성화시켜 검출되는 데이터를 읽어내야 한다. 이를 위해 우선 외부 전위 공급 명령(LIO_force)을 '로우'로 비활성화 시켜 LIO 라인에 외부 전위 공급을 중단시킨다(S140).
도 10의 센스앰프 단속부(260')는 외부 전위 공급 명령(LIO_force)이 '로우'인 상태에서 소자 외부에서 인에이블 명령(In_ext)이 입력되면 센스앰프 인에이블 신호(saen)를 '하이'로 활성화시켜 센스앰프를 활성화한다(S160). 다음 센스앰프에 의해 증폭된 값을 읽어내는 과정(S180)은 메모리 소자에서 리드 경로를 사용하여 데이터를 읽어내는 과정을 적용한다. 따라서, 테스트시 검출값을 읽을때에도 일반적인 리드 동작과 마찬가지로, 상기 커맨드 디코더로부터 리드 카스 펄스(casp_rd)가 출력되며, Yi 신호가 활성화되어 해당 Yi 스위치가 턴온된다. 테스트 전위를 인가할때는 하나의 LIO 라인에 여러개의 센스앰프(비트라인)를 연결해도 되지만, 테스트 검출값을 리드할 때에는 하나의 LIO 라인에는 하나의 센스앰프(비트라인)가 연결되어야 한다.
S180 단계의 리드 동작에서, 외부에서 인가한 테스트 전위차가 해당 센스앰프의 옵셋전압보다 크면 테스트 전위를 인가한 대로의 디지털값이 최종적으로 읽혀질 것이며, 센스앰프의 옵셋전압이 더 크면 프리차지(리셋)상태가 읽혀져 리드 동작을 실패할 것이다. 본 테스트 모드에 있어서 측정하려는 상기 옵셋 전압은 워드라인 신호(WLi)에 의해 선택된 메모리 셀과 비트라인, 센스앰프에 의해 발생한 것이다.
S180 단계의 리드동작이 완료되면, 프리차지 시점으로 판단한 커맨드 디코더가 출력하는 로프리차지 펄스에 의해, 센스앰프 인에이블 신호(saen), 워드라인 신호(WLi)등이 디스에이블 되고, 상위 및 하위 비트라인 선택 스위치를 턴온시킨 상태에서 비트라인 및/또는 LIO 라인에 대한 프리차지가 수행된다.
도 14는 본 실시예에 따른 반도체 메모리 소자에 대하여 1번 테스트 모드로 테스트를 수행할 때의 각 신호들의 타이밍도이며, 이하, 도시된 신호들을 중심으로 1번 테스트 모드에서의 본 실시예의 동작 과정을 설명하기로 한다.
본 실시예의 반도체 메모리 소자에서 1번 테스트 모드로 테스트를 수행하는 경우에는 테스트 모드 결정부에서 활성화된 테스트 수행 명령(TM_F) 및 테스트 모드 신호(TM_1)가 출력된다. 이에 따라, 테스트 수행 명령(TM_F)에 따라 구동/정지되는 X 경로 단속부(250), 외부전압 인가 명령 발생부(140) 및 라이트 드라이버 단속부(180)에 의해 테스트에 따른 구동이 이루어진다. 액티브 명령에 따라 미도시한 커맨트 디코더에서 로액티브 펄스(ratvp)를 발생시키면, 외부 전위 공급 명령(LIO_force)이 '하이'로 활성화되고, 비트라인 균등화 신호(bleq)가 '로우'로 비활성화된다(S120). 쉐어드 센스앰프 구조인 경우에는 S120 단계에서 2개의 비트라인 균등화 스위치 중 필요한 하나를 선택하도록 비트라인 선택 신호(bish/bisl)가 천이된다. 도 9에 도시한 X디코더(210')는 1번 테스트 모드 신호(TM_1)가 입력되면 인에이블 신호(en)가 '로우'로 비활성화되는 구조로 되어 있어, S120단계에서 X 디코더(210')는 비활성화된다.
외부 전위 공급 명령(LIO_force)에 따라 제1 외부 전위 공급패드(162) 및 제2 외부 전위 공급패드(164)를 통해 인가되는 외부 테스트 전위로 인해, S120 단계의 수행후 프리차지 전압으로 균등화되어 있던 비트라인 및 반전비트라인에 외부전위 만큼의 전위차가 부여된다.
1번 테스트 모드는 센스앰프에 연결된 비트라인쌍에 어떤 메모리 셀도 연결되지 않는 상태로 수행된다. 따라서, 라이트 동작 과정은 필요하지 않느나, 타이밍을 맞추기 위해 다른 모드와 마찬가지로 라이트 카스 펄스(casp_wt)를 이용하는 것이 바람직하다.
라이트 카스 펄스(casp_wd)를 입력받은 도 3의 디스에이블 트리거(142)는 소정 지연시간을 적용하여 외부 전위 공급 명령(LIO_force)을 비활성화시킨다.
테스트 전압이 실린 LIO 라인쌍에 연결되는 센스앰프(및 비트라인 쌍)를 선택하기 위한 Y 어드레스로 결정되는 Yi 신호는 외부 전위 공급 명령(LIO_force)의 활성화 구간에 대응하는 구간동안 활성화되도록 구현할 수도 있고, 라이트 카스 펄스(casp_wd)에 대응하여 소정의 지연시간동안 활성화되도록 구현할 수도 있다. 또한, 테스트 수행시에 Y 어드레스로 테스트 전압으로 테스트를 수행할 센스앰프를 특정하여 수행하도록 구현할 수도 있고, 도 8의 Y 디코더 단속부를 사용하여 테스트를 수행하려는 LIO 라인쌍에 연결된 모든 센스앰프에 테스트 전압을 인가하도록 구현할 수도 있다.
라이트 카스 펄스(casp_wd)의 활성화 시점부터 소정 지연시간이 경과한 후, 외부 전위 공급 명령(LIO_force)을 '로우'로 비활성화시켜 LIO 라인에 외부 전위 공급을 중단시킨다(S140). 다음에 센스앰프 인에이블 신호(saen)에 대한 활성화가 수행되는데(S160), TM_0신호가 비활성화된 경우에는 도 14와 같이 외부 전위 공급 명령(LIO_force)이 비활성화가 센스앰프 인에이블 신호(saen)의 활성화를 야기시키며, TM_0신호가 활성화된 경우에는 도 13과 같이 별도의 외부 명령에 따라 센스앰 프 인에이블 신호(saen)가 활성화된다.
다음 센스앰프에 의해 증폭된 값을 읽어내는 과정(S180)은 메모리 소자에서 리드 경로를 사용하여 센싱된 데이터를 읽어내는 과정을 적용하므로, 상기 커맨드 디코더로부터 리드 카스 펄스(casp_rd)가 출력되며, Yi 신호가 활성화되어 해당 Yi스위치가 턴온된다.
S180 단계의 리드 동작에서, 외부에서 인가한 테스트 전위차가 해당 센스앰프의 옵셋전압보다 크면 테스트 전위를 인가한 대로의 디지털값이 최종적으로 읽혀질 것이며, 센스앰프의 옵셋전압이 더 크면 프리차지(리셋)상태가 읽혀져 리드 동작을 실패할 것이다. 본 테스트 모드에서 상기 옵셋전압은 해당 센스앰프 및 이에 연결된 하나의 비트라인쌍에 의해 기인한 옵셋전압이다.
S180 단계의 리드동작이 완료되면, 프리차지 시점으로 판단한 커맨드 디코더가 출력하는 로프리차지 펄스에 의해, 센스앰프 인에이블 신호(saen)가 디스에이블되고, 상위 및 하위 비트라인 선택 스위치를 턴온시킨 상태에서 비트라인 및/또는 LIO 라인에 대한 프리차지가 수행된다.
도 15는 본 실시예에 따른 반도체 메모리 소자에 대하여 2번 테스트 모드로 테스트를 수행할 때의 각 신호들의 타이밍도이며, 이하, 도시된 신호들을 중심으로 2번 테스트 모드에서의 본 실시예의 동작 과정을 설명하기로 한다.
본 실시예의 반도체 메모리 소자에서 2번 테스트 모드로 테스트를 수행하는 경우에는 테스트 모드 결정부에서 활성화된 테스트 수행 명령(TM_F) 및 테스트 모드 신호(TM_2)가 출력된다. 이에 따라, 테스트 수행 명령(TM_F)에 따라 구동/정지되는 X 경로 단속부(250), 외부전압 인가 명령 발생부(140) 및 라이트 드라이버 단속부(180)에 의해 테스트에 따른 구동이 이루어진다. 액티브 명령에 따라 미도시한 커맨트 디코더에서 로액티브 펄스(ratvp)를 발생시키면, 외부 전위 공급 명령(LIO_force)이 '하이'로 활성화되고, 비트라인 균등화 신호(bleq)가 '로우'로 비활성화된다(S120). 본 테스트 모드에서는 S120 단계에서 2개의 비트라인 균등화 스위치를 모두 턴오프시켜 테스트할 센스앰프에 대한 비트라인 연결을 차단한다.
외부 전위 공급 명령(LIO_force)에 따라 제1 외부 전위 공급패드(162) 및 제2 외부 전위 공급패드(164)를 통해 인가되는 외부 테스트 전위로 인해, S120 단계의 수행후 프리차지 전압으로 균등화되어 있던 비트라인 및 반전비트라인에 외부전위 만큼의 전위차가 부여된다.
2번 테스트 모드에서도 라이트 동작 과정은 필요하지 않으나, 타이밍을 맞추기 위해 다른 모드와 마찬가지로 라이트 카스 펄스(casp_wt)를 이용하는 것이 바람직하다.
라이트 카스 펄스(casp_wd)를 입력받은 도 3의 디스에이블 트리거(142)는 소정 지연시간을 적용하여 외부 전위 공급 명령(LIO_force)을 비활성화시킨다.
테스트 전압이 실린 LIO 라인쌍에 연결되는 센스앰프를 선택하기 위한 Y 어드레스로 결정되는 Yi 신호는 외부 전위 공급 명령(LIO_force)의 활성화 구간에 대응하는 구간동안 활성화되도록 구현할 수도 있고, 라이트 카스 펄스(casp_wd)에 대응하여 소정의 지연시간동안 활성화되도록 구현할 수도 있다. 또한, 테스트 수행시 에 Y 어드레스로 테스트 전압으로 테스트를 수행할 센스앰프를 특정하여 수행하도록 구현할 수도 있고, 도 8의 Y 디코더 단속부를 사용하여 테스트를 수행하려는 LIO 라인쌍에 연결된 모든 센스앰프에 테스트 전압을 인가하도록 구현할 수도 있다.
라이트 카스 펄스(casp_wd)의 활성화 시점부터 소정 지연시간이 경과한 후, 외부 전위 공급 명령(LIO_force)을 '로우'로 비활성화시켜 LIO 라인에 외부 전위 공급을 중단시킨다(S140). 다음에 센스앰프 인에이블 신호에 대한 활성화가 수행되는데(S160), TM_0신호의 논리 상태에 따라 외부 명령(In_ext)의 이용여부가 결정된다.
다음 센스앰프에 의해 증폭된 값을 읽어내는 과정(S160)은 메모리 소자에서 리드 경로를 사용하여 센싱된 데이터를 읽어내는 과정을 적용한다. 따라서, 테스트시 검출값을 읽을때에도 일반적인 리드 동작과 마찬가지로, 상기 커맨드 디코더로부터 리드 카스 펄스(casp_rd)가 출력되며, Yi 신호가 활성화되어 해당 Yi 스위치가 턴온된다.
S180 단계의 리드 동작에서, 외부에서 인가한 테스트 전위차가 해당 센스앰프의 옵셋전압보다 크면 테스트 전위를 인가한 대로의 디지털값이 최종적으로 읽혀질 것이며, 센스앰프의 옵셋전압이 더 크면 프리차지(리셋)상태가 읽혀져 리드 동작을 실패할 것이다. 본 테스트 모드에서 상기 옵셋전압은 해당 센스앰프 자체에 의해 기인한 옵셋전압이다.
S180 단계의 리드동작이 완료되면, 프리차지 시점으로 판단한 커맨드 디코더 가 출력하는 로프리차지 펄스에 의해, 센스앰프 인에이블 신호(saen)가 디스에이블 되고, 상위 및 하위 비트라인 선택 스위치를 턴온시킨 상태에서 비트라인 및/또는 LIO 라인에 대한 프리차지가 수행된다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 의한 반도체 메모리 소자를 실시함에 의해, 계산에 의한 추정치가 아닌, 비트라인 센스앰프에 직접 테스트 전위를 인가하여 증폭여부를 판정함으로써, 보다 정확한 비트라인 센스앰프 옵셋전위를 측정할 수 있는 효과가 있다.
또한, 테스트 전위 인가시 비트라인이나 입출력라인을 단절시킬 수 있어, 순수한 비트라인 센스앰프만의 옵셋전위를 측정하는 등 다양한 경우의 옵셋전압을 측정할 수 있는 효과도 있다.

Claims (26)

  1. 데이터 리드시에 메모리 셀에 기록된 데이터가 실리는 비트라인 및 반전비트라인의 전위차를 증폭하기 위한 비트라인 센스앰프;
    하나 이상의 스위치를 경유하여 상기 비트라인 및 반전비트라인에 연결되는 코어영역 내부의 데이터 입출력 라인 및 반전 데이터 입출력 라인;
    상기 데이터 입출력 라인에 제1 외부 테스트 전압을 인가하기 위한 제1 외부 전위 공급 패드;
    상기 반전 데이터 입출력 라인에 제2 외부 테스트 전압을 인가하기 위한 제2 외부 전위 공급 패드; 및
    상기 데이터 입출력 라인 및 상기 반전 데이터 입출력 라인과 상기 제1 및 제2 외부 전위 공급 패드의 연결을 제어하기 위한 외부 전위 공급 제어부
    를 구비하는 반도체 메모리 소자.
  2. 제1항에 있어서, 상기 외부 전위 공급 제어부는,
    상기 데이터 입출력 라인과 제1 외부 전위 공급 패드를 연결시키기 위한 제1 스위치;
    상기 반전 데이터 입출력 라인과 제2 외부 전위 공급 패드를 연결시키기 위한 제2 스위치; 및
    상기 제1 스위치 및 제2 스위치를 턴온시키는 외부 전위 공급 명령을 생성하기 위한 외부 전위 공급 명령 발생부
    를 포함하는 반도체 메모리 소자.
  3. 제2항에 있어서, 상기 제1 스위치 및 제2 스위치는,
    모스트랜지스터인 반도체 메모리 소자.
  4. 제1항에 있어서, 상기 제1 외부 전위 공급 패드 및 제2 외부 전위 공급 패드는,
    일반적인 메모리 칩의 데이터, 명령 또는 어드레스 입/출력을 위한 외부 단자 연결용 패드와 구별되는 별도의 패드인 반도체 메모리 소자.
  5. 제4항에 있어서, 상기 외부 전위 공급 명령 발생부는,
    메모리 소자 내에서 생성되는 로액티브 펄스와 테스트 모드 신호를 입력받아 상기 외부 전위 공급 명령를 인에이블시키기 위한 인에이블 트리거;
    메모리 소자 내에서 생성되는 라이트 카스 신호를 입력받아 상기 외부 전위 공급 명령를 디스에이블시키기 위한 디스에이블 트리거; 및
    상기 외부 전위 공급 명령의 출력 타이밍을 조절하기 위한 타이밍 제어부를 포함하는 반도체 메모리 소자.
  6. 제5항에 있어서, 상기 타이밍 제어부는,
    상기 외부 전위 공급 명령의 폴링 에지를 소정시간 지연시키기 위한 폴링 에지 지연기를 포함하는 반도체 메모리 소자.
  7. 제1항에 있어서,
    옵셋전압 테스트를 수행토록 하는 테스트 수행 명령을 출력하기 위한 테스트 모드 설정부를 더 포함하는 반도체 메모리 소자.
  8. 제1항에 있어서,
    글로벌 입출력(GIO) 라인에 실린 데이터를 상기 데이터 입출력 라인 및 반전 데이터 입출력 라인에 전달하기 위한 라이트 드라이버를 더 포함하며, 상기 라이트 드라이버는 옵셋전압 테스트를 수행할 때에는 비활성화되는 반도체 메모리 소자.
  9. 제1항에 있어서,
    메모리 소자 내에서 생성되는 라이트 카스 신호를 입력받아 라이트 드라이버 인에이블 신호를 출력하는 라이트 드라이버 단속부를 더 포함하며,
    상기 라이트 드라이버 인에이블 신호는 옵셋전압 테스트를 수행할 때에는 디스에이블되는 반도체 메모리 소자.
  10. 제1항에 있어서,
    상기 외부 전위 공급 제어부가 연결 동작을 수행할 때에는 센스앰프 인에이블 신호 - 센스앰프에 대한 구동 제어 신호임 - 를 비활성화시키는 센스앰프 단속부를 더 포함하는 반도체 메모리 소자.
  11. 제1항에 있어서,
    옵셋전압 테스트시 별도의 외부 입력신호에 의해 센스앰프 인에이블 신호 - 센스앰프에 대한 구동 제어 신호임 - 를 발생시키는 센스앰프 단속부를 더 포함하는 반도체 메모리 소자.
  12. 제1항에 있어서,
    옵셋전압 테스트시 비활성화되는 X 디코더 - 활성화된 상기 X 디코더는 액세스할 메모리 셀을 선택함 - 를 더 포함하는 반도체 메모리 소자.
  13. 제1항에 있어서,
    메모리 셀들을 가지고 있는 상위 비트라인과 상기 비트라인 센스앰프를 연결하기 위한 상위 비트라인 선택 스위치;
    메모리 셀들을 가지고 있는 하위 비트라인과 상기 비트라인 센스앰프를 연결하기 위한 하위 비트라인 선택 스위치; 및
    옵셋전압 테스트를 수행할 때에는 상기 상위 비트라인 선택 스위치 및 상기 하위 비트라인 선택 스위치를 모두 차단하는 비트라인 선택 스위치 제어부
    를 더 포함하는 반도체 메모리 소자.
  14. 외부와 연결되는 접촉패드로부터 코어 영역 내부 데이터 입출력 라인에 테스트 전압을 인가하고, 상기 데이터 입출력 라인에 대한 균등화신호를 비활성화시키며, 테스트할 센스앰프에 연결된 다수의 메모리 셀 중 테스트할 메모리 셀을 선택하는 단계(S120);
    상기 테스트 전압의 인가를 중단시키는 단계(S140);
    센스앰프를 활성화시키는 단계(S160); 및
    상기 센스앰프에 의해 증폭된 데이터를 메모리 소자의 리드 경로를 이용하여 리드하는 단계(S180)
    를 포함하는 센스앰프의 옵셋전압 측정방법.
  15. 제14항에 있어서, 상기 S120단계 이후에,
    테스트할 상기 센스앰프를 상기 데이터 입출력 라인과 연결시키는 단계(S130)를 더 포함하는 센스앰프의 옵셋전압 측정방법.
  16. 제15항에 있어서,
    상기 S140단계는 상기 데이터 입출력 라인과 상기 테스트할 센스앰프의 연결을 차단하는 단계(S142)를 포함하고,
    상기 S140단계 이후, 상기 데이터 입출력 라인에 대한 프리차지를 수행하는 단계(S150); 및
    상기 S160단계 이후, 상기 데이터 입출력 라인과 테스트할 센스앰프를 다시 연결시키는 단계(S170)를 더 포함하는 센스앰프의 옵셋전압 측정방법.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 S120단계는 외부의 액티브 명령에 따라 수행되며,
    상기 S180단계는 외부의 리드 명령에 따라 수행되는 센스앰프의 옵셋전압 측정방법.
  18. 제14항 내지 제16항중 어느 한 항에 있어서, 상기 S160단계는 외부 명령에 따라 수행되는 센스앰프의 옵셋전압 측정방법.
  19. 제14항 내지 제16항중 어느 한 항에 있어서, 상기 S120단계는,
    테스트할 센스앰프에 상하로 연결된 비트라인 중 테스트할 메모리 셀이 연결된 비트라인을 선택하는 단계(S122)를 더 포함하는 센스앰프의 옵셋전압 측정방법.
  20. 외부와 연결되는 접촉패드로부터 코어 영역 내부 데이터 입출력 라인에 테스트 전압을 인가하고, 상기 데이터 입출력 라인에 대한 균등화신호를 비활성화시키며, 테스트할 센스앰프에 연결된 모든 메모리 셀을 차단하는 단계(S120);
    상기 테스트 전압의 인가를 중단시키는 단계(S140);
    센스앰프를 활성화시키는 단계(S160); 및
    상기 센스앰프에 의해 증폭된 데이터를 메모리 소자의 리드 경로를 이용하여 리드하는 단계(S180)
    를 포함하는 센스앰프의 옵셋전압 측정방법.
  21. 제20항에 있어서, 상기 S120단계 이후에,
    테스트할 상기 센스앰프를 상기 데이터 입출력 라인과 연결시키는 단계(S130)를 더 포함하는 센스앰프의 옵셋전압 측정방법.
  22. 제21항에 있어서,
    상기 S140단계는 상기 데이터 입출력 라인과 상기 테스트할 센스앰프의 연결을 차단하는 단계(S142)를 포함하고,
    상기 S140단계 이후, 상기 데이터 입출력 라인에 대한 프리차지를 수행하는 단계(S150); 및
    상기 S160단계 이후, 상기 데이터 입출력 라인과 테스트할 센스앰프를 다시 연결시키는 단계(S170)를 더 포함하는 센스앰프의 옵셋전압 측정방법.
  23. 제20항 내지 제22항 중 어느 한 항에 있어서,
    상기 S120단계는 외부의 액티브 명령에 따라 수행되며,
    상기 S180단계는 외부의 리드 명령에 따라 수행되는 센스앰프의 옵셋전압 측정방법.
  24. 제20항 내지 제22항중 어느 한 항에 있어서, 상기 S160단계는 외부 명령에 따라 수행되는 센스앰프의 옵셋전압 측정방법.
  25. 제20항 내지 제22항중 어느 한 항에 있어서, 상기 S120단계는,
    테스트할 센스앰프에 상하로 연결된 비트라인 중 하나를 선택하는 단계(S122)를 더 포함하는 센스앰프의 옵셋전압 측정방법.
  26. 제20항 내지 제22항중 어느 한 항에 있어서, 상기 S120단계는,
    테스트할 센스앰프에 상하로 연결된 비트라인 모두를 차단하는 단계(S122')를 더 포함하는 센스앰프의 옵셋전압 측정방법.
KR1020040087670A 2004-10-30 2004-10-30 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법 KR100641704B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040087670A KR100641704B1 (ko) 2004-10-30 2004-10-30 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법
TW094100125A TWI255462B (en) 2004-10-30 2005-01-04 Method for measuring offset voltage of sense amplifier and semiconductor memory device employing the method
US11/059,777 US7266030B2 (en) 2004-10-30 2005-02-16 Method for measuring offset voltage of sense amplifier and semiconductor employing the method
JP2005058069A JP4559876B2 (ja) 2004-10-30 2005-03-02 半導体メモリ素子及びそのビットラインセンスアンプのオフセット電圧測定方法
CN2005100771382A CN1767059B (zh) 2004-10-30 2005-06-14 测量感测放大器偏移电压的方法及半导体存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087670A KR100641704B1 (ko) 2004-10-30 2004-10-30 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법

Publications (2)

Publication Number Publication Date
KR20060038579A KR20060038579A (ko) 2006-05-04
KR100641704B1 true KR100641704B1 (ko) 2006-11-03

Family

ID=36261647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087670A KR100641704B1 (ko) 2004-10-30 2004-10-30 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법

Country Status (5)

Country Link
US (1) US7266030B2 (ko)
JP (1) JP4559876B2 (ko)
KR (1) KR100641704B1 (ko)
CN (1) CN1767059B (ko)
TW (1) TWI255462B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004042821A1 (ja) 2002-11-08 2004-05-21 Hitachi, Ltd. 半導体記憶装置
KR100586557B1 (ko) * 2005-04-01 2006-06-08 주식회사 하이닉스반도체 센스앰프 오버드라이빙 회로 및 반도체 장치
KR100763253B1 (ko) * 2006-05-30 2007-10-04 삼성전자주식회사 반도체 메모리 장치 및 그에 따른 프리차아지 방법
KR100795006B1 (ko) * 2006-06-12 2008-01-16 주식회사 하이닉스반도체 오프셋 전압 측정 장치
KR100761394B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
KR100762906B1 (ko) * 2006-06-30 2007-10-08 주식회사 하이닉스반도체 입출력 라인 프리차지 회로 및 그를 포함하는 반도체메모리 장치
KR100761381B1 (ko) * 2006-09-06 2007-09-27 주식회사 하이닉스반도체 비트라인 센스앰프 미스매치판단이 가능한 메모리장치.
KR100845782B1 (ko) * 2006-12-08 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 증폭 회로
US7603605B2 (en) * 2007-01-08 2009-10-13 Arm Limited Performance control of an integrated circuit
US7746716B2 (en) * 2007-02-22 2010-06-29 Freescale Semiconductor, Inc. Memory having a dummy bitline for timing control
KR100911187B1 (ko) * 2007-03-13 2009-08-06 주식회사 하이닉스반도체 래치 구조 및 그것을 포함하는 비트라인 센스앰프 구조
TWI331341B (en) * 2007-05-10 2010-10-01 Nanya Technology Corp Semiconductor device
KR100955682B1 (ko) * 2008-04-28 2010-05-03 주식회사 하이닉스반도체 센싱 지연회로 및 이를 이용한 반도체 메모리 장치
KR101053525B1 (ko) * 2009-06-30 2011-08-03 주식회사 하이닉스반도체 감지 증폭기 및 이를 이용한 반도체 집적회로
KR101033486B1 (ko) * 2009-08-31 2011-05-09 주식회사 하이닉스반도체 감지 증폭 회로 및 이를 이용한 반도체 집적회로
KR101027688B1 (ko) * 2009-09-30 2011-04-12 주식회사 하이닉스반도체 반도체 장치
US20110133809A1 (en) * 2009-12-03 2011-06-09 Elpida Memory, Inc. Semiconductor device and method for cancelling offset voltage of sense amplifier
KR101095736B1 (ko) * 2010-06-24 2011-12-21 주식회사 하이닉스반도체 비휘발성 메모리 장치
KR101080209B1 (ko) * 2010-09-30 2011-11-07 주식회사 하이닉스반도체 반도체 장치
US8873314B2 (en) 2010-11-05 2014-10-28 Micron Technology, Inc. Circuits and methods for providing data to and from arrays of memory cells
CN102881318B (zh) * 2011-07-13 2015-02-18 苏州雄立科技有限公司 一种应用于静态随机存储器中的灵敏放大器
KR101804521B1 (ko) * 2011-08-16 2017-12-07 에스케이하이닉스 주식회사 집적회로 칩, 이를 포함하는 시스템 및 동작방법, 메모리 및 메모리 시스템
CN102385900B (zh) * 2011-08-31 2016-05-18 上海华虹宏力半导体制造有限公司 存储器和灵敏放大器
KR20130080733A (ko) * 2012-01-05 2013-07-15 에스케이하이닉스 주식회사 프리차지회로 및 반도체메모리장치
KR20150029351A (ko) * 2013-09-10 2015-03-18 에스케이하이닉스 주식회사 데이터 트레이닝 장치
KR20150051017A (ko) * 2013-11-01 2015-05-11 에스케이하이닉스 주식회사 반도체 집적회로
KR20160012392A (ko) 2014-07-24 2016-02-03 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 장치의 리프레시 방법
KR20160069147A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 데이터 감지 증폭기 및 이를 포함하는 메모리 장치
KR20170028665A (ko) * 2015-09-04 2017-03-14 에스케이하이닉스 주식회사 반도체 장치
KR20180058478A (ko) * 2016-11-24 2018-06-01 에스케이하이닉스 주식회사 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 리드 및 라이트 동작 방법
CN107424644B (zh) * 2017-08-02 2020-06-09 上海兆芯集成电路有限公司 读取电路和读取方法
KR20190073102A (ko) * 2017-12-18 2019-06-26 삼성전자주식회사 비트 라인 감지 증폭기, 반도체 메모리 장치, 그리고 그것의 멀티 비트 데이터의 센싱 방법
US10566034B1 (en) * 2018-07-26 2020-02-18 Winbond Electronics Corp. Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels
KR20200014509A (ko) * 2018-08-01 2020-02-11 에스케이하이닉스 주식회사 반도체 장치
CN111863050B (zh) 2020-07-27 2022-10-28 安徽大学 灵敏放大器、存储器和灵敏放大器的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745419A (en) 1996-07-30 1998-04-28 Hewlett-Packard Co. Method and apparatus for measuring the offset voltages of SRAM sense amplifiers
KR20020046906A (ko) * 2000-12-14 2002-06-21 가나이 쓰토무 반도체 집적회로장치
JP2002279798A (ja) * 2001-03-16 2002-09-27 Toshiba Corp 半導体集積回路及びそのトランジスタの測定方法
KR20030002272A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 센스 앰프의 오프셋 전압 측정장치 및 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051995A (en) * 1988-03-14 1991-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a test mode setting circuit
JP3533227B2 (ja) * 1992-09-10 2004-05-31 株式会社日立製作所 半導体記憶装置
US6052321A (en) * 1997-04-16 2000-04-18 Micron Technology, Inc. Circuit and method for performing test on memory array cells using external sense amplifier reference current
US5936892A (en) * 1996-09-30 1999-08-10 Advanced Micro Devices, Inc. Memory cell DC characterization apparatus and method
US5923601A (en) * 1996-09-30 1999-07-13 Advanced Micro Devices, Inc. Memory array sense amplifier test and characterization
US5920517A (en) * 1996-09-30 1999-07-06 Advanced Micro Devices, Inc. Memory array test and characterization using isolated memory cell power supply
JPH10199298A (ja) * 1997-01-14 1998-07-31 Toshiba Corp 半導体記憶装置
JP3727157B2 (ja) 1997-11-19 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその試験方法
KR100279058B1 (ko) * 1998-07-13 2001-01-15 윤종용 낮은 전원 전압 하에서 고속 쓰기/읽기 동작을 수행하는 반도체메모리 장치
JP3251253B2 (ja) * 1999-02-17 2002-01-28 エヌイーシーマイクロシステム株式会社 半導体記憶装置
JP2000260200A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体記憶装置
JP3551858B2 (ja) * 1999-09-14 2004-08-11 日本電気株式会社 半導体メモリ装置
WO2001057875A1 (fr) * 2000-02-04 2001-08-09 Hitachi, Ltd. Dispositif semi-conducteur
JP2002185077A (ja) 2000-12-14 2002-06-28 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP4540889B2 (ja) * 2001-07-09 2010-09-08 富士通セミコンダクター株式会社 半導体メモリ
JP2004178725A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 半導体記憶装置
JP2004273008A (ja) * 2003-03-07 2004-09-30 Elpida Memory Inc クロック同期式半導体記憶装置
DE10323237B4 (de) * 2003-05-22 2015-05-21 Qimonda Ag Verfahren und Vorrichtung zur Optimierung der Funktionsweise von DRAM-Speicherelementen
EP1630815B1 (en) * 2004-08-24 2011-10-05 Infineon Technologies AG Memory circuit with supply voltage flexibility and supply voltage adapted performance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745419A (en) 1996-07-30 1998-04-28 Hewlett-Packard Co. Method and apparatus for measuring the offset voltages of SRAM sense amplifiers
KR20020046906A (ko) * 2000-12-14 2002-06-21 가나이 쓰토무 반도체 집적회로장치
JP2002279798A (ja) * 2001-03-16 2002-09-27 Toshiba Corp 半導体集積回路及びそのトランジスタの測定方法
KR20030002272A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 센스 앰프의 오프셋 전압 측정장치 및 방법

Also Published As

Publication number Publication date
TW200614243A (en) 2006-05-01
JP2006127725A (ja) 2006-05-18
CN1767059A (zh) 2006-05-03
KR20060038579A (ko) 2006-05-04
CN1767059B (zh) 2010-05-12
TWI255462B (en) 2006-05-21
US7266030B2 (en) 2007-09-04
US20060092735A1 (en) 2006-05-04
JP4559876B2 (ja) 2010-10-13

Similar Documents

Publication Publication Date Title
KR100641704B1 (ko) 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법
US7656732B2 (en) Semiconductor storage device
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US6580649B2 (en) Semiconductor memory device
KR100573826B1 (ko) 반도체 기억 소자의 센스 앰프 구동 회로 및 구동 방법
US7636267B2 (en) Semiconductor memory device
KR101343557B1 (ko) 반도체 장치 및 그 테스트 방법
US6459635B1 (en) Apparatus and method for increasing test flexibility of a memory device
KR100602188B1 (ko) 비트라인 센스앰프 및 이를 구비하는 반도체 메모리 소자
JP5127435B2 (ja) 半導体記憶装置
JP5490359B2 (ja) 半導体記憶装置
KR20130081472A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 리프레쉬 방법
US7558137B2 (en) Semiconductor memory and testing method of same
US6341089B1 (en) Semiconductor memory device allowing effective detection of leak failure
JP4470184B2 (ja) 半導体記憶装置
US7075854B2 (en) Semiconductor memory device, write control circuit and write control method for the same
KR20100091769A (ko) 개선된 글로벌 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
JP4068291B2 (ja) 半導体記憶装置
KR100802075B1 (ko) 반도체 메모리 장치
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
KR20140006287A (ko) 반도체 메모리 장치 및 그 테스트 방법
KR100413484B1 (ko) 반도체 메모리 장치의 리프레쉬 회로
KR20060031392A (ko) 반도체 메모리 장치의 언리미티드 센스앰프 딜레이 테스트장치
KR100813552B1 (ko) 반도체 메모리 장치 및 그 워드라인 구동회로
CN116453575A (zh) 测试方法、存储块的测试方法及存储器的测试方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13