KR20030002272A - 센스 앰프의 오프셋 전압 측정장치 및 방법 - Google Patents

센스 앰프의 오프셋 전압 측정장치 및 방법 Download PDF

Info

Publication number
KR20030002272A
KR20030002272A KR1020010039046A KR20010039046A KR20030002272A KR 20030002272 A KR20030002272 A KR 20030002272A KR 1020010039046 A KR1020010039046 A KR 1020010039046A KR 20010039046 A KR20010039046 A KR 20010039046A KR 20030002272 A KR20030002272 A KR 20030002272A
Authority
KR
South Korea
Prior art keywords
sense amplifier
signal
test mode
offset voltage
bit line
Prior art date
Application number
KR1020010039046A
Other languages
English (en)
Inventor
이상권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010039046A priority Critical patent/KR20030002272A/ko
Publication of KR20030002272A publication Critical patent/KR20030002272A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 센프앰프의 오프셋 전압 측정장치 및 방법에 관한 것으로서, 오프셋 전압 측정 테스트 모드 진입신호를 발생시켜 센스앰프의 동작을 중단시키고 비트라인 프리챠지신호만 인에이블시켜 셀에 비트라인 프리챠지전압을 인가함으로써 오프셋 전압을 측정하는 것을 목적으로 한다. 이러한 목적을 달성하기 위한 본 발명에 따른 센스앰프의 오프셋 전압 측정장치는, 외부클럭신호와 외부 제어신호들을 입력받아 모드 레지스터 세팅 명령신호를 발생시키는 명령 디코더; 상기 모드 레지스터 세팅 명령신호와 외부 어드레스를 입력받아 테스트 모드 진입신호를 발생시키는 테스트 제어부; 상기 테스트 모드 진입신호와 상기 외부 어드레스를 입력받아 오프셋 전압 측정 테스트 모드 진입신호를 발생시키는 테스트 모드 디코더; 상기 오프셋 전압 측정 테스트 모드 진입신호에 응답하여 비트라인 프리챠지신호를 발생시키는 센스앰프 제어부; 상기 비트라인 프리챠지신호를 입력받아 제1 및 제2 센스앰프 인에이블 제어신호를 발생시키는 센스앰프 드라이버 제어부; 및 상기 비트라인 프리챠지와 상기 제1 및 제2 센스앰프 인에이블 제어신호를 입력받아, 제1 및 제2 센스앰프 인에이블신호를 발생시키는 센스앰프 드라이버를 구비한다.

Description

센스 앰프의 오프셋 전압 측정장치 및 방법{Apparatus and method for measuring offset voltage of sense amplifier}
본 발명은 센스앰프의 오프셋 전압 측정장치 및 방법에 관한 것으로, 보다 상세하게는 오프셋 전압 측정 테스트 모드 진입신호를 발생시킨 후에 비트라인 프리챠지전압을 셀에 인가하여 센스앰프의 최저 증폭 가능전압인 오프셋전압을 측정하는 센스앰프의 오프셋 전압 측정장치 및 방법에 관한 것이다.
최근에는 DRAM의 고속 및 고집적화에 따른 수율(yield) 감소를 방지하기 위해 무엇보다도 효율적인 불량분석이 절실해지고 있다.
특히, 신뢰성 확보를 위한 테스트 과정에 인가되는 온도, 습도 등의 외부조건의 변화로 인한 리프레쉬 특성의 저하가 심각한 문제로 대두되고 있다.
이러한 DRAM의 리프레쉬 특성 저하를 막기 위해서는 셀의 누설 전류 감소를 위한 노력이 선행되어야 하나, 이에 못지 않게 센스앰프의 고감도화가 필요하다.
특히, 불량분석 과정에서 리프레쉬의 특성저하의 원인이 특정 셀의 누설전류 특성 저하인지, 아니면 센스앰프의 감도저하로 인한 것인지에 대한 판단이 선행되어야 하며, 이를 위해서는 센스 앰프의 최저 증폭 가능전압인 오프셋 전압을 측정하기 위한 테스트 모드가 필요하다.
이러한 센스앰프 오프셋 전압을 측정하기 위해서는 먼저 셀의 스토리지 노드에 원하는 전압을 인가할 수 있어야 한다.
도 1은 일반적인 센스앰프의 회로도로서, 이러한 센스앰프는 RTO 노드의 전압을 변화시켜 셀에 원하는 전압을 인가하게 된다.
먼저 일반적인 센스앰프 동작을 통해서 셀에 데이터가 저장되는 과정을 살펴보면 다음과 같다.
일단, 워드라인(WL)이 활성화되면 셀과 비트라인(BL) 사이에 차지 쉐어링(charge sharing)이 발생하여 비트라인(BL)과 비트라인바(/BL) 사이의 전압차가 △V만큼 벌어지게 된다(여기서, 최소 △V가 오프셋 전압).
이러한 전압차 △V가 충분히 벌어진 후에 SX 노드는 0V로 떨어지고, 동시에RTO 노드는 전원전압(Vdd)으로 상승하게 된다.
이때, NMOS 트랜지스터(N1)의 게이트 전압이 더 크므로, 비트라인바(/BL)의 전압이 비트라인(BL)의 전압보다 더 급격히 떨어지면서 PMOS 트랜지스터(P1)를 턴-온시켜 비트라인(BL)의 전압이 상승하게 된다. 이에 반하여 비트라인바(/BL) 전압은 SX 노드의 전압을 따라 0V로 떨어지게 된다.
한편, 비트라인(BL)의 전압은 RTO 레벨로 상승하게 되어 PMOS 트랜지스터(P2)를 완전히 턴-오프시키게 된다.
이와 같은 일련의 포지티브 피드백을 통한 센싱과정으로 비트라인(BL)의 셀에 RTO 노드의 전압을 저장하게 된다.
이와 같은 종래의 방법은 DRAM의 워드라인(WL) 활성화에 따른 일련의 셀 데이터 센싱과정을 활용한 것이기 때문에 오프셋 전압 측정을 위한 방법에 이용하면 다음과 같은 문제점을 일으킬 수 있다.
첫째, RTO 레벨을 아무리 낮추어도 센스앰프의 크로스 커플링된 PMOS 트랜지스터(P1)의 문턱전압(Vt) 이하의 전압을 셀에 인가할 수 없게 된다.
만일 센스앰프의 오프셋 전압과 비트라인 프리챠지 전압의 합이 PMOS 트랜지스터(P1)의 문턱전압(Vt)보다 낮게 되면, 오프셋 전압 측정을 위한 테스트는 불가능하게 된다.
두 번째, RTO 드라이버의 특성상 전원전압(Vdd)의 레벨을 낮추게 되면 전류 공급 능력이 떨어지게 된다.
따라서, RTO 드라이버의 능력도 감소하게 되어 셀에 RTO 레벨이 제대로 실리지 않게 된다.
따라서, 이와 같은 문제점을 해결하기 위한 본 발명은, 오프셋 전압 측정 테스트 모드 진입신호를 발생시켜 센스앰프의 동작을 중단시키고 비트라인 프리챠지신호만 인에이블시켜 셀에 비트라인 프리챠지전압을 인가함으로써 오프셋 전압을 측정하는 것에 있다.
또한, 본 발명의 또 다른 목적은 오프셋 전압을 측정하여 센스앰프의 센싱 능력을 향상시키는 것에 있다.
도 1은 일반적인 센스앰프의 회로도.
도 2는 본 발명의 바람직한 실시예에 따른 센스앰프의 오프셋 전압 측정장치의 블록도.
도 3은 도 2의 센스앰프 드라이버의 회로도.
< 도면의 주요부분에 대한 부호의 설명 >
110: 명령 디코더120: 테스트 제어부
130: 테스트 모드 디코더140: 전원 전압 발생기
150: 센스앰프 제어부160: 센스앰프 드라이버 제어부
이러한 목적을 달성하기 위한 본 발명에 따른 센스앰프의 오프셋 전압 측정장치는, 외부클럭신호와 외부 제어신호들을 입력받아 모드 레지스터 세팅 명령신호를 발생시키는 명령 디코더; 상기 명령 디코더로부터 발생된 상기 모드 레지스터 세팅 명령신호와 외부 어드레스를 입력받아 테스트 모드 진입신호를 발생시키는 테스트 제어부; 상기 테스트 제어부로부터 발생된 상기 테스트 모드 진입신호와 상기 외부 어드레스를 입력받아 오프셋 전압 측정 테스트 모드 진입신호를 발생시키는 테스트 모드 디코더; 상기 테스트 모드 디코더에서 발생된 상기 오프셋 전압 측정 테스트 모드 진입신호에 응답하여 비트라인 프리챠지신호를 발생시키는 센스앰프 제어부; 상기 센스앰프 제어부로부터 발생된 상기 비트라인 프리챠지신호를 입력받아 제1 및 제2 센스앰프 인에이블 제어신호를 발생시키는 센스앰프 드라이버 제어부; 및 상기 센스앰프 제어부에서 발생된 상기 비트라인 프리챠지와 상기 센스앰프드라이버 제어부에서 발생된 상기 제1 및 제2 센스앰프 인에이블 제어신호를 입력받아, 제1 및 제2 센스앰프 인에이블신호를 발생시키는 센스앰프 드라이버를 구비한다.
또한, 발명에 따른 센스앰프의 오프셋 전압 측정방법은, 외부클럭신호와 외부 제어신호들을 이용해서 모드 레지스터 세팅 명령신호를 발생시키는 단계; 상기 모드 레지스터 세팅 명령신호와 외부 어드레스를 이용해서 테스트 모드 진입신호를 발생시키는 단계; 상기 테스트 모드 진입신호와 상기 외부 어드레스를 이용해서 오프셋 전압 측정 테스트 모드 진입신호를 발생시키는 단계; 상기 오프셋 전압 측정 테스트 모드 진입신호에 응답하여 비트라인 프리챠지신호를 활성화시키는 단계; 상기 비트라인 프리챠지신호에 응답하여 제1 및 제2 센스앰프 인에이블 제어신호를 디스에이블시키는 단계; 상기 비트라인 프리챠지신호가 인에이블되면 비트라인 프리챠지전압을 셀에 인가하는 단계; 및 셀의 하이 데이터 또는 로우 데이터에 대한 마진을 확인한 후에 오프셋 전압을 특정하는 단계로 이루어진다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 센스앰프 오프셋 전압 측정회로의 블록도로서, 명령 디코더(110), 테스트 제어부(120), 테스트 모드 디코더(130), 전원전압 발생기(140), 센스앰프 제어부(150), 센스앰프 드라이버 제어부(160), 및 센스 앰프 드라이버(170)로 구성된다.
여기서, 명령 디코더(110)는 외부클럭신호(CLK), 외부제어신호들인 칩 선택신호(/CS), 라스신호(/RAS), 카스신호(/CAS), 및 기록 인에이블신호(/WE)를 입력받아 모드 레지스터 세팅 명령신호(MRS)를 발생시킨다.
테스트 제어부(120)의 명령 디코더(110)에서 발생된 모드 레지스터 세팅 명령신호(MRS)와 외부 어드레스(ADD)를 입력받아 테스트 모드에 진입했음을 알리는 테스트 모드 진입신호(TM)를 발생시킨다.
테스트 모드 디코더(130)는 테스트 제어부(120)에서 발생된 테스트 모드 진입신호(TM)와 외부 어드레스(ADD)를 입력받아 오프셋 저압 측정 테스트 모드 진입신호(TM_OFFSET)를 발생시킨다.
전원전압 발생기(140)는 오프셋 전압 측정 테스트 모드 진입신호(TM_OFFSET)를 입력받아 비프라인 프리챠지 전압(Vblp)과 셀 플레이트 전압(Vcp)을 플로팅시킨다.
이렇게 오프셋 전압 측정 테스트 모드 진입신호(TM_OFFSET)를 입력받으면 내부전원전압이 플로팅되어, 비프라인 프리챠지 전압(Vblp)과 셀 플레이트 전압(Vcp)의 레벨이 외부에서 강제 인가된다.
다음에, 센스 앰프 제어부(150)는 오프셋 전압 측정 테스트 모드 진입신호(TM_OFFSET)를 입력받아 비트라인 프리챠지신호(BL_PRE)를 발생시킨다.
이때, 비트라인 프리챠지신호(BL_PRE)가 오프셋 전압 측정 테스트 모드 진입신호(TM_OFFSET)에 응답하여 하이레벨로 인에이블되면 비트라인(BL)과 비트라인바(/BL)에 항상 비프라인 프리챠지전압(Vblp)이 인가될 수 있다.
그러면, 센스 앰프 드라이버 제어부(160)는 비트라인 프리챠지신호(BL_PRE)를 입력받아 RTO 인에이블 제어신호(RTO_EN)와 SX 인에이블 제어신호(SX_EN)를 발생시키고, 센스 앰프 드라이버(170)는 비트라인 프리챠지신호(BL_PRE), RTO 인에이블 제어신호(RTO_EN), 및 SX 인에이블 제어신호(SX_EN)를 입력받아 센스 앰프 인에이블신호(RTO, SX)를 발생시키게 된다.
이때, RTO 인에이블 제어신호(RTO_EN)와 SX 인에이블 제어신호(SX_EN)가 디스에이블되면 센스 앰프 드라이버(170)는 동작하지 않게 된다.
도 2는 도 1의 센스 앰프 드라이버의 회로도로서, 전원전압(Vdd)과 RTO 노드 사이에 접속되고 게이트로 RTO 인에이블신호(RTO_EN)를 인가받는 PMOS 트랜지스터(P1)와, RTO 노드와 SX 노드 사이에 접속되고 게이트로 비트라인 프리챠지신호(BL_PRE)를 인가받는 NMOS 트랜지스터(N1)와, 각각의 소스가 비트라인 프리챠지 전압(Vblp)에 접속되고 각각의 게이트로 비트라인 프리챠지신호(BL_PRE)를 인가받는 NMOS 트랜지스터(N2, N3)와, SX 노드와 접지전압(Vss) 사이에 접속되고 게이트로 SX 인에이블신호(SX_EN)를 인가받는 NMOS 트랜지스터(N4)로 구성된다.
이러한 오프셋 전압 측정 테스트 모드 진입 신호(TM_OFFSET)가 발생되면 비트라인 프리챠지 신호(BL_PRE)가 인에이블된 상태로 있고, RTO 인에이블신호(RTO_EN)와 SX 인에이블신호(SX_EN)가 디스에이블된 상태로 있어, 센스 앰프 드라이버(170)는 동작하지 않게 된다.
따라서, 센스앰프의 RTO 노드와 SX 노드는 항상 비프라인 프리챠지 전압(Vblp)의 레벨을 갖게 된다.
즉, 워드라인이 활성화된 후에 비프라인 프리챠지 전압(Vblp)의 레벨을 조정함으로써 셀에 원하는 전압레벨을 저장시킬 수 있게 된다.
따라서, 모든 뱅크 프리챠지 명령을 통해서 상기 테스트 모드가 종료한 후에, 정상적인 전압레벨에서의 워드라인 활성화와 리드동작 수행으로 비프라인 프리챠지 전압(Vblp)의 레벨로 기록된 데이터를 정상적으로 판독해낼 수 있는지의 여부를 판단할 수 있게 된다.
그리고, 비프라인 프리챠지 전압(Vblp)의 레벨을 변화시켜 가면서 이와 같은 일련의 테스트 과정을 반복함으로써 DRAM의 정상 동작이 가능한 최소 셀 데이터의 전압 크기(오프셋 전압)를 측정할 수 있게 된다.
따라서, 상기와 같은 테스트 과정을 통해서 얻은 최소(로우 데이터인 경우 최대)셀 노드의 전압과 셀, 비트라인, 및 센스앰프의 각종 커패시턴스를 측정함으로써 원하는 최종적인 센스앰프의 오프셋 전압을 계산할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 센스앰프의 오프셋 전압 측정장치는, 오프셋 전압 측정 테스트 모드 진입신호를 발생시켜 센스앰프의 동작을 중단시키고 비트라인 프리챠지신호만 인에이블시켜 셀에 비트라인 프리챠지전압을 인가함으로써 오프셋 전압을 측정할 수 있다.
또한, 본 발명은 오프셋 전압을 측정함으로써 센스앰프의 센싱 능력을 향상시킬 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며,당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 외부클럭신호와 외부 제어신호들을 입력받아 모드 레지스터 세팅 명령신호를 발생시키는 명령 디코더;
    상기 명령 디코더로부터 발생된 상기 모드 레지스터 세팅 명령신호와 외부 어드레스를 입력받아 테스트 모드 진입신호를 발생시키는 테스트 제어부;
    상기 테스트 제어부로부터 발생된 상기 테스트 모드 진입신호와 상기 외부 어드레스를 입력받아 오프셋 전압 측정 테스트 모드 진입신호를 발생시키는 테스트 모드 디코더;
    상기 테스트 모드 디코더에서 발생된 상기 오프셋 전압 측정 테스트 모드 진입신호에 응답하여 비트라인 프리챠지신호를 발생시키는 센스앰프 제어부;
    상기 센스앰프 제어부로부터 발생된 상기 비트라인 프리챠지신호를 입력받아 제1 및 제2 센스앰프 인에이블 제어신호를 발생시키는 센스앰프 드라이버 제어부; 및
    상기 센스앰프 제어부에서 발생된 상기 비트라인 프리챠지와 상기 센스앰프 드라이버 제어부에서 발생된 상기 제1 및 제2 센스앰프 인에이블 제어신호를 입력받아, 제1 및 제2 센스앰프 인에이블신호를 발생시키는 센스앰프 드라이버를 구비한 것을 특징으로 하는 센스앰프의 오프셋 전압 측정장치.
  2. 제 1 항에 있어서,
    상기 오프셋 전압 측정 테스트 모드 진입신호를 인가받아 내부전원전압을 플로팅시키는 전원전압 발생기를 더 구비한 것을 특징으로 하는 센스앰프의 오프셋 전압 측정장치.
  3. 제 1 항에 있어서,
    상기 오프셋 전압 측정 테스트 모드 진입신호가 상기 센스앰프 제어부에 인가되면 상기 비트라인 프리챠지신호를 인에이블시키고, 상기 제1 및 제2 센스앰프 인에이블 제어신호를 디스에이블시켜, 상기 센스앰프 드라이버를 동작시키지 않는 것을 특징으로 하는 센스앰프의 오프셋 전압 측정장치.
  4. 제 1 항에 있어서,
    워드라인이 활성화된 후에 상기 센스앰프 드라이버가 동작하지 않으면, 상기 비트라인 프리챠지신호가 인에이블되어 셀에 비트라인 프리챠지전압이 인가되는 것을 특징으로 하는 센스앰프의 오프셋 전압 측정장치.
  5. 외부클럭신호와 외부 제어신호들을 이용해서 모드 레지스터 세팅 명령신호를 발생시키는 단계;
    상기 모드 레지스터 세팅 명령신호와 외부 어드레스를 이용해서 테스트 모드 진입신호를 발생시키는 단계;
    상기 테스트 모드 진입신호와 상기 외부 어드레스를 이용해서 오프셋 전압측정 테스트 모드 진입신호를 발생시키는 단계;
    상기 오프셋 전압 측정 테스트 모드 진입신호에 응답하여 비트라인 프리챠지신호를 활성화시키는 단계;
    상기 비트라인 프리챠지신호에 응답하여 제1 및 제2 센스앰프 인에이블 제어신호를 디스에이블시키는 단계;
    상기 비트라인 프리챠지신호가 인에이블되면 비트라인 프리챠지전압을 셀에 인가하는 단계; 및
    셀의 하이 데이터 또는 로우 데이터에 대한 마진을 확인한 후에 오프셋 전압을 측정하는 단계로 이루어진 것을 특징으로 하는 센스 앰프 오프셋 전압 측정방법.
  6. 제 5 항에 있어서,
    상기 오프셋 전압 측정 테스트 모드 진입신호에 응답하여 내부전원전압을 플로팅시키는 단계를 더 포함한 것을 특징으로 하는 센스앰프의 오프셋 전압 측정방법.
KR1020010039046A 2001-06-30 2001-06-30 센스 앰프의 오프셋 전압 측정장치 및 방법 KR20030002272A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010039046A KR20030002272A (ko) 2001-06-30 2001-06-30 센스 앰프의 오프셋 전압 측정장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010039046A KR20030002272A (ko) 2001-06-30 2001-06-30 센스 앰프의 오프셋 전압 측정장치 및 방법

Publications (1)

Publication Number Publication Date
KR20030002272A true KR20030002272A (ko) 2003-01-08

Family

ID=27712899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010039046A KR20030002272A (ko) 2001-06-30 2001-06-30 센스 앰프의 오프셋 전압 측정장치 및 방법

Country Status (1)

Country Link
KR (1) KR20030002272A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641704B1 (ko) * 2004-10-30 2006-11-03 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법
KR100894488B1 (ko) * 2007-09-07 2009-04-22 주식회사 하이닉스반도체 반도체 메모리 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641704B1 (ko) * 2004-10-30 2006-11-03 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법
US7266030B2 (en) 2004-10-30 2007-09-04 Hynix Semiconductor, Inc. Method for measuring offset voltage of sense amplifier and semiconductor employing the method
KR100894488B1 (ko) * 2007-09-07 2009-04-22 주식회사 하이닉스반도체 반도체 메모리 소자

Similar Documents

Publication Publication Date Title
US5339273A (en) Semiconductor memory device having a testing function and method of testing the same
US6147916A (en) Semiconductor memory device with precharge voltage correction circuit
US5625597A (en) DRAM having test circuit capable of performing function test of refresh counter and measurement of refresh cycle simultaneously
US6288950B1 (en) Semiconductor memory device capable of generating offset voltage independent of bit line voltage
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
US6580649B2 (en) Semiconductor memory device
US8488380B2 (en) Word line driving circuit, semiconductor memory device including the same, and method for testing the semiconductor memory device
US20020024837A1 (en) Semiconductor memory device and semiconductor integrated device using the same
US6229728B1 (en) Ferroelectric memory and method of testing the same
US5666313A (en) Semiconductor memory device with complete inhibition of boosting of word line drive signal and method thereof
US7715259B2 (en) Word line driving circuit and method of testing a word line using the word line driving circuit
US20040095799A1 (en) 2T2C signal margin test mode using different pre-charge levels for BL and/BL
US6651022B2 (en) Semiconductor device capable of test mode operation
KR100220949B1 (ko) 웨이퍼 번-인 회로
KR100568253B1 (ko) 반도체 메모리 장치 및 그의 기입 제어 방법
US8050123B2 (en) Semiconductor memory device and method of defective cell test by adjusting a bitline reference/precharge level
KR20030002272A (ko) 센스 앰프의 오프셋 전압 측정장치 및 방법
US6876590B2 (en) 2T2C signal margin test mode using a defined charge exchange between BL and/BL
US20050063213A1 (en) Signal margin test mode for FeRAM with ferroelectric reference capacitor
US20070104003A1 (en) Memory device with auxiliary sensing
US6477096B1 (en) Semiconductor memory device capable of detecting memory cell having little margin
JP3238806B2 (ja) 半導体記憶装置
KR100338817B1 (ko) 복합 반도체장치의 리프레쉬 특성 자가 테스터
US6999359B2 (en) Method for screening failure of memory cell transistor
KR20140080307A (ko) 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination