KR20170028665A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20170028665A
KR20170028665A KR1020150125569A KR20150125569A KR20170028665A KR 20170028665 A KR20170028665 A KR 20170028665A KR 1020150125569 A KR1020150125569 A KR 1020150125569A KR 20150125569 A KR20150125569 A KR 20150125569A KR 20170028665 A KR20170028665 A KR 20170028665A
Authority
KR
South Korea
Prior art keywords
voltage
data signal
input
unit
read
Prior art date
Application number
KR1020150125569A
Other languages
English (en)
Inventor
한민식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150125569A priority Critical patent/KR20170028665A/ko
Priority to US15/008,233 priority patent/US10157651B2/en
Publication of KR20170028665A publication Critical patent/KR20170028665A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)

Abstract

반도체 장치에 관한 것으로, 입력모드 및 출력모드시 서로 다른 전압을 이용하는 입출력부; 상기 입출력부에 접속된 공통 입출력 라인; 및 상기 입력모드 및 상기 출력모드시 상기 서로 다른 전압을 이용하여 상기 공통 입출력 라인의 전압 레벨을 유지하기 위한 전압 레벨 유지부를 포함하는 반도체 장치가 제공된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 반도체 장치에 관한 것이다.
컴퓨터 시스템이나 전자통신분야 등의 기술 진보에 따라 전자기기에 포함되는 반도체 장치는 점차 소형화 및 대용량화되어 가고 있다. 아울러, 수요자의 에너지 효율에 대한 요구가 커짐에 따라, 상기 반도체 장치는 불필요한 전류의 소모를 억제하는 방향으로 개발되고 있다.
예컨대, DDR SDRAM(Double Data Rate Synchronous DRAM)과 같은 반도체 장치는 데이터신호를 전달하기 위한 입출력 라인들을 구비하고 있다. 상기 입출력 라인들은 반도체 장치의 소형화 및 대용량화에 따라 라인 로딩(loading)이 점차 증가하고 있다. 여기서, 상기 입출력 라인들은 배치 위치에 따라 세그먼트 입출력 라인, 로컬 입출력 라인, 및 글로벌 입출력 라인 등으로 구분된다. 특히, 글로벌 입출력 라인은 상대적으로 라인 로딩이 크기 때문에 상기 데이터신호의 왜곡 및 손실이 발생한다. 따라서, 상기 데이터신호의 왜곡 및 손실을 최소화하면서도 전류 소모를 최소화하기 위한 기술이 개발되어야 한다.
본 발명의 실시예는 데이터신호를 전달하기 위한 경로가 최적화된 반도체 장치를 제공한다.
본 발명의 일 측면에 따르면, 반도체 장치는 입력모드 및 출력모드시 서로 다른 전압을 이용하는 입출력부; 상기 입출력부에 접속된 공통 입출력 라인; 및 상기 입력모드 및 상기 출력모드시 상기 서로 다른 전압을 이용하여 상기 공통 입출력 라인의 전압 레벨을 유지하기 위한 전압 레벨 유지부를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 반도체 장치는 내부 라이트 데이터신호를 라이트하고, 내부 리드 데이터신호를 리드하기 위한 메모리부; 소오스 전압으로써 제1 전압을 이용하고, 외부 라이트 데이터신호에 대응하는 상기 내부 라이트 데이터신호를 상기 메모리부에게 전달하기 위한 라이트 경로; 상기 소오스 전압으로써 제2 전압을 이용하고, 상기 내부 리드 데이터신호를 외부로 전달하기 위한 리드 경로; 상기 내부 라이트 데이터신호가 상기 라이트 경로를 통해 전달될 때 상기 제1 전압을 이용하여 상기 라이트 경로의 전압 레벨을 유지하고, 상기 내부 리드 데이터신호가 상기 리드 경로를 통해 전달될 때 상기 제2 전압을 이용하여 상기 리드 경로의 전압 레벨을 유지하기 위한 전압 레벨 유지부를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 반도체 장치의 구동 방법은 라이트 모드시, 제1 전압을 이용하여 라이트 경로와 리드 경로가 공유하는 공통 입출력 라인의 전압 레벨을 유지하는 단계; 및 리드 모드시, 상기 제1 전압보다 높은 제2 전압을 이용하여 상기 공통 입출력 라인의 전압 레벨을 유지하는 단계를 포함할 수 있다.
상기 제1 전압을 이용하여 상기 공통 입출력 라인의 전압 레벨을 유지하는 단계는, 소오스 전압으로써 상기 제1 전압을 이용하는 제1 래치부를 상기 공통 입출력 라인에 접속하거나 또는 상기 공통 입출력 라인에 접속된 래치부의 소오스 전압으로써 상기 제1 전압을 공급할 수 있다.
상기 제2 전압을 이용하여 상기 공통 입출력 라인의 전압 레벨을 유지하는 단계는, 소오스 전압으로써 상기 제2 전압을 이용하는 제2 래치부를 상기 공통 입출력 라인에 접속하거나 또는 상기 공통 입출력 라인에 접속된 래치부의 소오스 전압으로써 상기 제2 전압을 공급할 수 있다.
본 발명의 실시예는 데이터신호를 전달하기 위한 경로를 최적화함으로써, 데이터신호의 왜곡 및 손실을 최소화할 수 있으면서도 상기 데이터신호를 전달할 때 필요한 구동 전류 및 레이턴시를 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 비교예에 따른 반도체 장치의 구성도이다.
도 2는 본 발명의 제1 실시예에 따른 반도체 장치의 구성도이다.
도 3은 도 2에 도시된 반도체 장치의 구동 방법을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 장치의 구성도이다.
도 5는 본 발명의 제3 실시예에 따른 반도체 장치의 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 비교예 및 실시예는 DDR SDRAM(Double Data Rate Synchronous DRAM)과 같은 반도체 장치를 예로 들어 설명한다.
도 1에는 본 발명의 비교예에 따른 반도체 장치의 구성도가 도시되어 있다.
도 1을 참조하면, 반도체 장치(20)는 입력부(21), 제1 레벨 쉬프팅부(22), 라이트 드라이빙부(23), 메모리부(24), 리드 증폭부(25), 전압 레벨 유지부(26), 제2 레벨 쉬프팅부(27), 출력부(28), 제1 공통 입출력 라인(GIO), 및 제2 공통 입출력 라인(LIO)를 포함한다.
입력부(21)는 패드(PD)를 통해 외부 라이트 데이터신호를 입력받고, 상기 외부 라이트 데이터신호에 대응하는 입력 라이트 데이터신호를 제1 공통 입출력 라인(GIO)으로 출력한다. 입력부(21)는 소오스 전압으로써 제1 전압(V1)을 이용한다. 예컨대, 제1 전압(V1)은 전원전압(VDD)보다 낮은 페리전압(VPERI)을 포함한다. 입력부(21)는 라이트 모드시에 인에이블된다.
제1 레벨 쉬프팅부(22)는 제1 전압(V1)에 대응하는 범위에서 스윙하는 상기 입력 라이트 데이터신호를 제2 전압(V2)에 대응하는 범위에서 스윙하는 쉬프트 라이트 데이터신호로써 생성한다. 예컨대 제2 전압(V2)은 상기 전원전압(VDD)을 포함한다.
라이트 드라이빙부(23)는 상기 라이트 모드시 인에이블되며, 라이트 드라이버(23A), 및 로컬 드라이버(23B)를 포함한다. 라이트 드라이버(23A)는 상기 쉬프트 라이트 데이터신호를 입력받고, 상기 쉬프트 라이트 데이터신호에 대응하는 프리(pre) 내부 라이트 데이터신호를 생성한다. 라이트 드라이버(23A)는 소오스 전압으로써 제2 전압(V2)을 이용한다. 로컬 드라이버(23B)는 상기 프리 내부 라이트 데이터신호를 입력받고, 상기 프리 내부 라이트 데이터신호에 대응하는 내부 라이트 데이터신호를 제2 공통 입출력 라인(LIO)으로 출력한다. 로컬 드라이버(23B)는 소오스 전압으로써 제3 전압(V3)을 이용한다. 예컨대, 제3 전압(V3)은 제1 전압(V1)보다 낮은 코어전압(VCORE)을 포함한다.
메모리부(24)는 상기 라이트 모드시 제2 공통 입출력 라인(LIO)을 통해 전달된 상기 내부 라이트 데이터신호를 라이트하고, 리드 모드시 내부 리드 데이터신호를 제2 공통 입출력 라인(LIO)으로 리드한다.
리드 증폭부(25)는 제2 공통 입출력 라인(LIO)을 통해 전달된 상기 내부 리드 데이터신호를 입력받고, 상기 내부 리드 데이터신호에 대응하는 출력 리드 데이터신호를 제1 공통 입출력 라인(GIO)으로 출력한다. 리드 증폭부(25)는 소오스 전압으로써 페리전압(VPERI)을 이용한다. 리드 증폭부(25)는 상기 리드 모드시 인에이블된다.
전압 레벨 유지부(26)는 제1 공통 입출력 라인(GIO)에 접속된다. 전압 레벨 유지부(26)는 제1 공통 입출력 라인(GIO)을 통해 전달되는 상기 입력 라이트 데이터신호 및 상기 출력 리드 데이터신호의 전압 레벨을 유지한다. 전압 레벨 유지부(26)는 상기 입력 라이트 데이터신호 및 상기 출력 리드 데이터신호의 스윙(swing) 레벨에 대응하는 제1 전압(V1)을 소오스 전압으로써 이용한다. 예컨대, 전압 레벨 유지부(26)는 소오스 전압으로써 제1 전압(V1)을 이용하는 래치부를 포함한다.
제2 레벨 쉬프팅부(27)는 제1 전압(V1)에 대응하는 범위에서 스윙하는 상기 출력 리드 데이터신호를 제2 전압(V2)에 대응하는 범위에서 스윙하는 쉬프트 리드 데이터신호로써 생성한다.
출력부(28)는 제1 공통 입출력 라인(GIO)을 통해 전달되는 상기 쉬프트 리드 데이터신호를 입력받고, 상기 쉬프트 리드 데이터신호에 대응하는 외부 리드 데이터신호를 패드(PD)를 통해 외부로 출력한다. 출력부(28)는 소오스 전압으로써 제2 전압(V2)을 이용한다. 출력부(28)는 상기 리드 모드시 인에이블된다.
제1 공통 입출력 라인(GIO)은 글로벌 입출력 라인을 포함한다.
제2 공통 입출력 라인(LIO)은 로컬 입출력 라인을 포함한다.
상기와 같이 구성되는 반도체 장치(20)는 상기 입력 라이트 데이터신호 및 상기 출력 리드 데이터신호가 제1 공통 입출력 라인(GIO)을 통해 전달될 때 전압 레벨 유지부(26)에 의해 상기 입력 라이트 데이터신호 및 상기 출력 리드 데이터신호의 왜곡 및 손실을 방지할 수 있고, 입력부(21), 리드 증폭부(25), 전압 레벨 유지부(26)가 소오스 전압으로써 제2 전압(V2)보다 낮은 제1 전압(V1)을 이용함으로써 제1 공통 입출력 라인(GIO)을 구동하기 위한 구동 전류를 줄일 수 있으나, 다음과 같은 문제점이 있다.
반도체 장치(20)는 라이트 드라이빙부(23)의 앞 단에 제1 레벨 쉬프팅부(22)가 구비되고, 출력부(28)의 앞 단에 제2 레벨 쉬프팅부(27)가 구비되고 있다. 이에 따라, 라이트 경로에는 제1 레벨 쉬프팅부(22)에 대응하는 지연시간이 추가되고, 리드 경로에는 제2 레벨 쉬프팅부(27)에 대응하는 지연시간이 추가된다. 따라서, 반도체 장치(20)는 상기 라이트 모드와 관련된 레이턴시(예:tWR), 및 상기 리드 모드와 관련된 레이턴시(예:tAA)가 증가하는 문제점이 있다.
도 2에는 본 발명의 제1 실시예에 따른 반도체 장치의 구성도가 도시되어 있다.
도 2를 참조하면, 반도체 장치(100)는 패드(PD), 라이트 경로(110, GIO, 120, LIO), 메모리부(130), 리드 경로(LIO, 140, GIO, 160), 및 전압 레벨 유지부(150)를 포함할 수 있다.
패드(PD)는 외부로부터 입력된 외부 라이트 데이터신호를 라이트 경로(110, GIO, 120, LIO)로 전달할 수 있고, 리드 경로(LIO, 140, GIO, 160)로부터 출력된 외부 리드 데이터신호를 상기 외부로 전달할 수 있다.
라이트 경로(110, GIO, 120, LIO)와 리드 경로(LIO, 140, GIO, 160)는 제1 공통 입출력 라인(GIO), 제2 공통 입출력 라인(LIO)을 공유할 수 있다.
제1 공통 입출력 라인(GIO)은 양방향으로 신호를 전달할 수 있다. 다시 말해, 제1 공통 입출력 라인(GIO)은 라이트 모드시 일방향으로 입력 라이트 데이터신호를 전달할 수 있고, 리드 모드시 타방향으로 출력 리드 데이터신호를 전달할 수 있다. 예컨대, 제1 공통 입출력 라인(GIO)은 글로벌 입출력 라인을 포함할 수 있다.
여기서, 상기 라이트 모드는 상기 외부 라이트 데이터신호가 반도체 장치(100)로 입력되는 입력모드를 포함할 수 있다. 상기 리드 모드는 상기 외부 리드 데이터신호가 외부로 출력되는 출력모드를 포함할 수 있다.
제2 공통 입출력 라인(LIO)은 양방향으로 신호를 전달할 수 있다. 다시 말해, 제2 공통 입출력 라인(LIO)은 라이트 모드시 일방향으로 내부 라이트 데이터신호를 전달할 수 있고, 리드 모드시 타방향으로 내부 리드 데이터신호를 전달할 수 있다. 예컨대, 제2 공통 입출력 라인(LIO)은 로컬 입출력 라인을 포함할 수 있다.
라이트 경로(110, GIO, 120, LIO)는 소오스 전압으로써 제2 전압(V2)보다 낮은 제1 전압(V1)을 이용할 수 있다. 예컨대, 제1 전압(V1)은 코어전압(VCORE)을 포함할 수 있고, 제2 전압(V2)은 전원전압(VDD)을 포함할 수 있다. 라이트 경로(110, GIO, 120, LIO)는 입력부(110), 제1 공통 입출력 라인(GIO), 라이트 드라이빙부(120), 및 제2 공통 입출력 라인(LIO)을 포함할 수 있다.
입력부(110)는 상기 외부 라이트 데이터신호를 입력받을 수 있고, 상기 외부 라이트 데이터신호에 대응하는 상기 입력 라이트 데이터신호를 제1 공통 입출력 라인(GIO)으로 출력할 수 있다. 입력부(110)는 소오스 전압으로써 제1 전압(V1)을 이용할 수 있다. 입력부(110)는 상기 라이트 모드시에 인에이블될 수 있다.
라이트 드라이빙부(120)는 상기 라이트 모드시 인에이블될 수 있다. 라이트 드라이빙부(120)는 라이트 드라이버(121), 및 로컬 드라이버(123)를 포함할 수 있다. 라이트 드라이버(121)는 상기 입력 라이트 데이터신호를 입력받을 수 있고, 상기 입력 라이트 데이터신호에 대응하는 프리(pre) 내부 라이트 데이터신호를 생성할 수 있다. 라이트 드라이버(121)는 소오스 전압으로써 제1 전압(V1)을 이용할 수 있다. 로컬 드라이버(123)는 상기 프리 내부 라이트 데이터신호를 입력받을 수 있고, 상기 프리 내부 라이트 데이터신호에 대응하는 상기 내부 라이트 데이터신호를 제2 공통 입출력 라인(LIO)으로 출력할 수 있다. 로컬 드라이버(123)는 소오스 전압으로써 제1 전압(V1)을 이용할 수 있다.
메모리부(130)는 상기 라이트 모드시 제2 공통 입출력 라인(LIO)을 통해 전달된 상기 내부 라이트 데이터신호를 라이트할 수 있고, 상기 리드 모드시 상기 내부 리드 데이터신호를 제2 공통 입출력 라인(LIO)으로 리드할 수 있다.
리드 경로(LIO, 140, GIO, 160)는 소오스 전압으로써 제2 전압(V2)을 이용할 수 있다. 리드 경로(LIO, 140, GIO, 160)는 제2 공통 입출력 라인(LIO), 리드 증폭부(140), 제1 공통 입출력 라인(GIO), 및 출력부(160)를 포함할 수 있다.
리드 증폭부(140)는 제2 공통 입출력 라인(LIO)을 통해 전달된 상기 내부 리드 데이터신호를 입력받을 수 있고, 상기 내부 리드 데이터신호에 대응하는 출력 리드 데이터신호를 제1 공통 입출력 라인(GIO)으로 출력할 수 있다. 리드 증폭부(140)는 소오스 전압으로써 제2 전압(V2)을 이용할 수 있다. 리드 증폭부(140)는 상기 리드 모드시 인에이블될 수 있다.
출력부(160)는 제1 공통 입출력 라인(GIO)을 통해 전달되는 상기 출력 리드 데이터신호를 입력받을 수 있고, 상기 출력 리드 데이터신호에 대응하는 상기 외부 리드 데이터신호를 패드(PD)를 통해 외부로 출력할 수 있다. 출력부(160)는 소오스 전압으로써 제2 전압(V2)을 이용할 수 있다. 출력부(160)는 상기 리드 모드시 인에이블될 수 있다.
전압 레벨 유지부(150)는 제1 공통 입출력 라인(GIO)에 접속될 수 있다. 전압 레벨 유지부(150)는 상기 라이트 모드 및 상기 리드 모드시 서로 다른 전압을 이용하여 제1 공통 입출력 라인(GIO)의 전압 레벨을 유지할 수 있다. 다시 말해, 전압 레벨 유지부(150)는 제1 공통 입출력 라인(GIO)을 통해 상기 입력 라이트 데이터신호가 전달될 때 상기 입력 라이트 데이터신호의 스윙(swing) 레벨에 대응하는 제1 전압(V1)을 소오스 전압으로써 이용할 수 있고, 제1 공통 입출력 라인(GIO)을 통해 상기 출력 리드 데이터신호가 전달될 때 상기 출력 리드 데이터신호의 스윙 레벨에 대응하는 제2 전압(V2)을 소오스 전압으로써 이용할 수 있다.
예컨대, 전압 레벨 유지부(150)는 제1 래치부(151), 제2 래치부(153), 및 선택 접속부(155)를 포함할 수 있다. 제1 래치부(151)는 소오스 전압으로써 제1 전압(V1)을 이용할 수 있다. 제2 래치부(153)는 소오스 전압으로써 제2 전압(V2)을 이용할 수 있다. 선택 접속부(155)는 상기 라이트 모드와 상기 리드 모드를 구분하기 위한 모드구분신호(WTS)에 기초하여 제1 및 제2 래치부(151, 153) 중 어느 하나와 제1 공통 입출력 라인(GIO)을 접속할 수 있다. 즉, 선택 접속부(155)는 모드구분신호(WTS)에 기초하여, 상기 라이트 모드시 제1 래치부(151)와 제1 공통 입출력 라인(GIO)을 접속할 수 있고 상기 리드 모드시 제2 래치부(153)와 제1 공통 입출력 라인(GIO)을 접속할 수 있다.
한편, 반도체 장치(100)는 커맨드 디코딩부(170), 및 모드 제어부(180)를 더 포함할 수 있다.
커맨드 디토딩부(170)는 커맨드신호들(CMDs)을 디코딩하여 라이트 커맨드신호(WT), 및 리드 커맨드신호(RD)를 생성할 수 있다. 라이트 커맨드신호(WT)는 상기 라이트 모드와 관련된 커맨드신호일 수 있다. 리드 커맨드신호(RD)는 상기 리드 모드와 관련된 커맨드신호일 수 있다.
모드 제어부(180)는 라이트 커맨드신호(WT)와 리드 커맨드신호(RD)에 기초하여 모드구분신호(WTS)를 생성할 수 있다. 예컨대, 모드 제어부(180)는 RS 래치를 포함할 수 있다.
이하, 상기와 같은 구성을 가지는 반도체 장치(100)의 동작을 도 3을 참조하여 설명한다.
도 3에는 도 2에 도시된 반도체 장치(100)의 구동 방법을 설명하기 위한 타이밍도가 도시되어 있다.
먼저, 라이트 모드시 반도체 장치(100)의 구동 방법을 설명한다.
도 3을 참조하면, 커맨드 디코딩부(170)는 커맨드신호들(CMDs)에 기초하여 라이트 커맨드신호(WT)를 활성화할 수 있다. 그리고, 모드 제어부(180)는 라이트 커맨드신호(WT)에 기초하여 모드구분신호(WTS)를 생성할 수 있다. 예컨대, 모드 제어부(180)는 라이트 커맨드신호(WT)에 응답하여 논리 하이 레벨의 모드구분신호(WTS)를 생성할 수 있다. 이에 따라, 전압 레벨 유지부(150)는 소오스 전압으로써 제1 전압(V1)을 이용하여 제1 공통 입출력 라인(GIO)의 전압 레벨을 유지할 수 있다. 예컨대, 선택 접속부(155)는 모드구분신호(WTS)에 기초하여 소오스 전압으로써 제1 전압(V1)을 이용하는 제1 래치부(151)를 제1 공통 입출력 라인(GIO)에 접속할 수 있다.
이러한 상태에서, 상기 외부 라이트 데이터신호가 패드(PD)를 통해 입력되면, 입력부(110)는 상기 외부 라이트 데이터신호에 대응하는 상기 입력 라이트 데이터신호를 생성하여 제1 공통 입출력 라인(GIO)으로 출력할 수 있다.
제1 공통 입출력 라인(GIO)은 상기 입력 라이트 데이터신호를 라이트 드라이빙부(120)로 전달할 수 있다. 이때, 상기 입력 라이트 데이터신호는 제1 전압(V1)에 대응하는 스윙 레벨을 가질 수 있다. 그리고, 전압 레벨 유지부(150)는 상기 입력 라이트 데이터신호가 제1 공통 입출력 라인(GIO)을 통해 전달될 때, 상기 입력 라이트 데이터신호의 전압 레벨을 유지할 수 있다.
상기 입력 라이트 데이터신호가 제1 공통 입출력 라인(GIO)을 통해 전달되면, 라이트 드라이빙부(120)는 상기 입력 라이트 데이터신호에 대응하는 상기 내부 라이트 데이터신호를 생성하여 제2 공통 입출력 라인(LIO)으로 출력할 수 있다.
메모리부(130)는 제2 공통 입출력 라인(LIO)을 통해 전달된 상기 내부 라이트 데이터신호를 라이트할 수 있다.
다음, 리드 모드시 반도체 장치(100)의 구동 방법을 설명한다.
계속해서 도 3을 참조하면, 커맨드 디코딩부(170)는 커맨드신호들(CMDs)에 기초하여 리드 커맨드신호(RD)를 활성화할 수 있다. 그리고, 모드 제어부(180)는 리드 커맨드신호(RD)에 기초하여 모드구분신호(WTS)를 생성할 수 있다. 예컨대, 모드 제어부(180)는 리드 커맨드신호(WT)에 응답하여 논리 로우 레벨의 모드구분신호(WTS)를 생성할 수 있다. 이에 따라, 전압 레벨 유지부(150)는 소오스 전압으로써 제2 전압(V2)을 이용하여 제1 공통 입출력 라인(GIO)의 전압 레벨을 유지할 수 있다. 예컨대, 선택 접속부(155)는 모드구분신호(WTS)에 기초하여 소오스 전압으로써 제2 전압(V2)을 이용하는 제2 래치부(153)를 제1 공통 입출력 라인(GIO)에 접속할 수 있다.
이러한 상태에서, 메모리부(130)는 상기 내부 리드 데이터신호를 제2 공통 입출력 라인(LIO)으로 리드할 수 있다. 상기 내부 리드 데이터신호가 제2 공통 입출력 라인(LIO)을 통해 전달되면, 리드 증폭부(140)는 상기 내부 리드 데이터신호에 대응하는 상기 출력 리드 데이터신호를 생성하여 제1 공통 입출력 라인(GIO)으로 출력할 수 있다.
제1 공통 입출력 라인(GIO)은 상기 출력 리드 데이터신호를 출력부(160)로 전달할 수 있다. 이때, 상기 출력 리드 데이터신호는 제2 전압(V2)에 대응하는 스윙 레벨을 가질 수 있다. 그리고, 전압 레벨 유지부(150)는 상기 출력 리드 데이터신호가 제1 공통 입출력 라인(GIO)을 통해 전달될 때, 상기 출력 리드 데이터신호의 전압 레벨을 유지할 수 있다.
도 4에는 본 발명의 제2 실시예에 따른 반도체 장치의 구성도가 도시되어 있다.
도 4를 참조하면, 반도체 장치(200)는 패드(PD), 라이트 경로(210, GIO, 220, LIO), 메모리부(230), 리드 경로(LIO, 240, GIO, 260), 전압 레벨 유지부(250), 커맨드 디코딩부(260), 및 모드 제어부(280)를 포함할 수 있다.
여기서, 패드(PD), 라이트 경로(210, GIO, 220, LIO), 메모리부(230), 리드 경로(LIO, 240, GIO, 260), 커맨드 디코딩부(260), 및 모드 제어부(280)는 각각 본 발명의 제1 실시예에 포함된 패드(PD), 라이트 경로(110, GIO, 120, LIO), 메모리부(130), 리드 경로(LIO, 140, GIO, 160), 커맨드 디코딩부(160), 및 모드 제어부(180)와 동일한 구성일 수 있다. 그러므로, 패드(PD), 라이트 경로(210, GIO, 220, LIO), 메모리부(230), 리드 경로(LIO, 240, GIO, 260), 커맨드 디코딩부(260), 및 모드 제어부(280)에 대한 자세한 설명은 생략하며, 이하에서는 전압 레벨 유지부(250)에 대해서만 자세하게 설명한다.
전압 레벨 유지부(250)는 제1 공통 입출력 라인(GIO)에 접속될 수 있다. 전압 레벨 유지부(250)는 상기 라이트 모드 및 상기 리드 모드시 서로 다른 전압을 이용하여 제1 공통 입출력 라인(GIO)의 전압 레벨을 유지할 수 있다. 다시 말해, 전압 레벨 유지부(250)는 제1 공통 입출력 라인(GIO)을 통해 상기 입력 라이트 데이터신호가 전달될 때 상기 입력 라이트 데이터신호의 스윙(swing) 레벨에 대응하는 제1 전압(V1)을 소오스 전압으로써 이용할 수 있고, 제1 공통 입출력 라인(GIO)을 통해 상기 출력 리드 데이터신호가 전달될 때 상기 출력 리드 데이터신호의 스윙 레벨에 대응하는 제2 전압(V2)을 소오스 전압으로써 이용할 수 있다. 예컨대, 제1 전압(V1)은 전원전압(VDD)보다 낮은 코어전압(VCORE)을 포함할 수 있고, 제2 전압(V2)은 전원전압(VDD)을 포함할 수 있다.
예컨대, 전압 레벨 유지부(250)는 래치부(251), 및 선택 공급부(253)를 포함할 수 있다. 래치부(251)는 제1 공통 입출력 라인(GIO)에 접속될 수 있다. 선택 공급부(253)는 상기 라이트 모드와 상기 리드 모드를 구분하기 위한 모드구분신호(WTS)에 기초하여 제1 전압(V1)과 제2 전압(V2) 중 어느 하나를 래치부(251)의 소오스 전압으로써 공급할 수 있다. 즉, 선택 공급부(253)는 모드구분신호(WTS)에 기초하여, 상기 라이트 모드시 소오스 전압으로써 제1 전압(V1)을 래치부(251)에게 공급할 수 있고 상기 리드 모드시 소오스 전압으로써 제2 전압(V2)을 래치부(251)에게 공급할 수 있다.
이하, 상기와 같은 구성을 가지는 반도체 장치(200)의 동작을 설명한다.
단, 본 발명의 제1 실시예에 따른 반도체 장치(100)의 구동 방법과 상이한 부분, 즉 전압 레벨 유지부(250)의 동작 과정만을 설명하기로 한다.
라이트 모드에 진입하면, 커맨드 디코딩부(270)는 커맨드신호들(CMDs)에 기초하여 라이트 커맨드신호(WT)를 활성화할 수 있다. 그리고, 모드 제어부(280)는 라이트 커맨드신호(WT)에 기초하여 모드구분신호(WTS)를 생성할 수 있다. 예컨대, 모드 제어부(180)는 라이트 커맨드신호(WT)에 응답하여 논리 하이 레벨의 모드구분신호(WTS)를 생성할 수 있다. 이에 따라, 전압 레벨 유지부(250)는 소오스 전압으로써 제1 전압(V1)을 이용하여 제1 공통 입출력 라인(GIO)의 전압 레벨을 유지할 수 있다. 예컨대, 선택 공급부(253)는 모드구분신호(WTS)에 기초하여 제1 전압(V1)과 제2 전압(V2) 중 제1 전압(V1)을 소오스 전압으로써 래치부(251)에게 공급할 수 있고, 래치부(251)는 소오스 전압으로써 제1 전압(V1)을 이용하여 제1 공통 입출력 라인(GIO)의 전압 레벨을 유지할 수 있다.
반면, 리드 모드에 진입하면, 커맨드 디코딩부(270)는 커맨드신호들(CMDs)에 기초하여 리드 커맨드신호(RD)를 활성화할 수 있다. 그리고, 모드 제어부(280)는 리드 커맨드신호(RD)에 기초하여 모드구분신호(WTS)를 생성할 수 있다. 예컨대, 모드 제어부(280)는 리드 커맨드신호(WT)에 응답하여 논리 로우 레벨의 모드구분신호(WTS)를 생성할 수 있다. 이에 따라, 전압 레벨 유지부(250)는 소오스 전압으로써 제2 전압(V2)을 이용하여 제1 공통 입출력 라인(GIO)의 전압 레벨을 유지할 수 있다. 예컨대, 선택 공급부(253)는 모드구분신호(WTS)에 기초하여 제1 전압(V1)과 제2 전압(V2) 중 제2 전압(V2)을 소오스 전압으로써 래치부(251)에게 공급할 수 있고, 래치부(251)는 소오스 전압으로써 제2 전압(V2)을 이용하여 제1 공통 입출력 라인(GIO)의 전압 레벨을 유지할 수 있다.
도 5에는 본 발명의 제3 실시예에 따른 반도체 장치의 구성도가 도시되어 있다.
도 5를 참조하면, 반도체 장치(300)는 패드(PD), 라이트 경로(310, WGIO, 320, LIO), 메모리부(330), 리드 경로(LIO, 350, RGIO, 360), 및 전압 레벨 유지부(340, 370)를 포함할 수 있다.
패드(PD)는 외부로부터 입력된 외부 라이트 데이터신호를 라이트 경로(310, WGIO, 320, LIO)로 전달할 수 있고, 리드 경로(LIO, 350, RGIO, 360)로부터 출력된 외부 리드 데이터신호를 상기 외부로 전달할 수 있다.
라이트 경로(310, WGIO, 320, LIO)와 리드 경로(LIO, 350, RGIO, 360)는 공통 입출력 라인(LIO)을 공유할 수 있다.
공통 입출력 라인(LIO)은 양방향으로 신호를 전달할 수 있다. 다시 말해, 공통 입출력 라인(LIO)은 라이트 모드시 일방향으로 내부 라이트 데이터신호를 전달할 수 있고, 리드 모드시 타방향으로 내부 리드 데이터신호를 전달할 수 있다. 예컨대, 공통 입출력 라인(LIO)은 로컬 입출력 라인을 포함할 수 있다.
라이트 경로(310, WGIO, 320, LIO)는 소오스 전압으로써 제2 전압(V2)보다 낮은 제1 전압(V1)을 이용할 수 있다. 예컨대, 제1 전압(V1)은 전원전압(VDD)보다 낮은 코어전압(VCORE)을 포함할 수 있고, 제2 전압(V2)은 전원전압(VDD)을 포함할 수 있다. 라이트 경로(310, WGIO, 320, LIO)는 입력부(310), 라이트용 입출력 라인(WGIO), 라이트 드라이빙부(320), 및 공통 입출력 라인(LIO)을 포함할 수 있다.
입력부(310)는 상기 외부 라이트 데이터신호를 입력받을 수 있고, 상기 외부 라이트 데이터신호에 대응하는 상기 입력 라이트 데이터신호를 라이트용 입출력 라인(WGIO)으로 출력할 수 있다. 입력부(310)는 소오스 전압으로써 제1 전압(V1)을 이용할 수 있다. 입력부(310)는 상기 라이트 모드시에 인에이블될 수 있다.
라이트용 입출력 라인(WGIO)은 상기 입력 라이트 데이터신호를 전달하기 위한 라이트 전용 글로벌 입출력 라인을 포함할 수 있다.
라이트 드라이빙부(320)는 상기 라이트 모드시 인에이블될 수 있다. 라이트 드라이빙부(320)는 라이트 드라이버(321), 및 로컬 드라이버(323)를 포함할 수 있다. 라이트 드라이버(321)는 상기 입력 라이트 데이터신호를 입력받을 수 있고, 상기 입력 라이트 데이터신호에 대응하는 프리(pre) 내부 라이트 데이터신호를 생성할 수 있다. 라이트 드라이버(321)는 소오스 전압으로써 제1 전압(V1)을 이용할 수 있다. 로컬 드라이버(323)는 상기 프리 내부 라이트 데이터신호를 입력받을 수 있고, 상기 프리 내부 라이트 데이터신호에 대응하는 상기 내부 라이트 데이터신호를 공통 입출력 라인(LIO)으로 출력할 수 있다. 로컬 드라이버(323)는 소오스 전압으로써 제1 전압(V1)을 이용할 수 있다.
메모리부(330)는 상기 라이트 모드시 공통 입출력 라인(LIO)을 통해 전달된 상기 내부 라이트 데이터신호를 라이트할 수 있고, 상기 리드 모드시 상기 내부 리드 데이터신호를 공통 입출력 라인(LIO)으로 리드할 수 있다.
리드 경로(LIO, 350, RGIO, 360)는 소오스 전압으로써 제2 전압(V2)을 이용할 수 있다. 리드 경로(LIO, 350, RGIO, 360)는 공통 입출력 라인(LIO), 리드 증폭부(350), 리드용 입출력 라인(RGIO), 및 출력부(360)를 포함할 수 있다.
리드 증폭부(350)는 공통 입출력 라인(LIO)을 통해 전달된 상기 내부 리드 데이터신호를 입력받을 수 있고, 상기 내부 리드 데이터신호에 대응하는 출력 리드 데이터신호를 리드용 입출력 라인(RGIO)으로 출력할 수 있다. 리드 증폭부(350)는 소오스 전압으로써 제2 전압(V2)을 이용할 수 있다. 리드 증폭부(350)는 상기 리드 모드시 인에이블될 수 있다.
리드용 입출력 라인(RGIO)은 상기 출력 리드 데이터신호를 전달하기 위한 리드 전용 글로벌 입출력 라인을 포함할 수 있다.
출력부(360)는 리드용 입출력 라인(RGIO)을 통해 전달되는 상기 출력 리드 데이터신호를 입력받을 수 있고, 상기 출력 리드 데이터신호에 대응하는 상기 외부 리드 데이터신호를 패드(PD)를 통해 외부로 출력할 수 있다. 출력부(360)는 소오스 전압으로써 제2 전압(V2)을 이용할 수 있다. 출력부(360)는 상기 리드 모드시 인에이블될 수 있다.
전압 레벨 유지부(340, 370)는 상기 라이트 모드 및 상기 리드 모드시 서로 다른 전압을 이용하여 라이트용 입출력 라인(WGIO) 및 리드용 입출력 라인(RGIO)의 전압 레벨을 유지할 수 있다. 다시 말해, 전압 레벨 유지부(340, 370)는 라이트용 입출력 라인(WGIO)을 통해 상기 입력 라이트 데이터신호가 전달될 때 상기 입력 라이트 데이터신호의 스윙(swing) 레벨에 대응하는 제1 전압(V1)을 소오스 전압으로써 이용할 수 있고, 리드용 입출력 라인(RGIO)을 총해 상기 출력 리드 데이터신호가 전달될 때 상기 출력 리드 데이터신호의 스윙 레벨에 대응하는 제2 전압(V2)을 소오스 전압으로써 이용 수 있다.
예컨대, 전압 레벨 유지부(340, 370)는 제1 래치부(340), 및 제2 래치부(370)를 포함할 수 있다. 제1 래치부(340)는 라이트용 입출력 라인(WGIO)에 접속될 수 있다. 제1 래치부(340)는 소오스 전압으로써 제1 전압(V1)을 이용할 수 있다. 제2 래치부(370)는 리드용 입출력 라인(RGIO)에 접속될 수 있다. 제2 래치부(370)는 소오스 전압으로써 제2 전압(V2)을 이용할 수 있다.
이하, 상기와 같은 구성을 가지는 반도체 장치(300)의 동작을 설명한다.
먼저, 라이트 모드시 반도체 장치(300)의 구동 방법을 설명한다.
상기 외부 라이트 데이터신호가 패드(PD)를 통해 입력되면, 입력부(310)는 상기 외부 라이트 데이터신호에 대응하는 상기 입력 라이트 데이터신호를 생성하여 라이트용 입출력 라인(WGIO)으로 출력할 수 있다.
라이트용 입출력 라인(WGIO)은 상기 입력 라이트 데이터신호를 라이트 드라이빙부(320)로 전달할 수 있다. 이때, 상기 입력 라이트 데이터신호는 제1 전압(V1)에 대응하는 스윙 레벨을 가질 수 있다. 그리고, 전압 레벨 유지부(340, 370)는 상기 입력 라이트 데이터신호가 라이트용 입출력 라인(WGIO)을 통해 전달될 때, 상기 입력 라이트 데이터신호의 전압 레벨을 유지할 수 있다. 예컨대, 제1 래치부(340)는 소오스 전압으로써 제1 전압(V1)을 이용하여 상기 입력 라이트 데이터신호의 전압 레벨을 유지할 수 있다.
상기 입력 라이트 데이터신호가 라이트용 입출력 라인(WGIO)을 통해 전달되면, 라이트 드라이빙부(320)는 상기 입력 라이트 데이터신호에 대응하는 상기 내부 라이트 데이터신호를 생성하여 공통 입출력 라인(LIO)으로 출력할 수 있다.
메모리부(330)는 공통 입출력 라인(LIO)을 통해 전달된 상기 내부 라이트 데이터신호를 라이트할 수 있다.
다음, 리드 모드시 반도체 장치(300)의 구동 방법을 설명한다.
메모리부(330)는 상기 내부 리드 데이터신호를 공통 입출력 라인(LIO)으로 리드할 수 있다. 상기 내부 리드 데이터신호가 공통 입출력 라인(LIO)을 통해 전달되면, 리드 증폭부(350)는 상기 내부 리드 데이터신호에 대응하는 상기 출력 리드 데이터신호를 생성하여 리드용 입출력 라인(RGIO)으로 출력할 수 있다.
리드용 입출력 라인(RGIO)은 상기 출력 리드 데이터신호를 출력부(360)로 전달할 수 있다. 이때, 상기 출력 리드 데이터신호는 제2 전압(V2)에 대응하는 스윙 레벨을 가질 수 있다. 그리고, 전압 레벨 유지부(340, 370)는 상기 출력 리드 데이터신호가 리드용 입출력 라인(RGIO)을 통해 전달될 때, 상기 출력 리드 데이터신호의 전압 레벨을 유지할 수 있다. 예컨대, 제2 래치부(370)는 소오스 전압으로써 제2 전압(V2)을 이용하여 상기 출력 리드 데이터신호의 전압 레벨을 유지할 수 있다.
이와 같은 본 발명의 실시예들에 따르면, 라이트 경로가 소오스 전압으로써 전원전압보다 낮은 코어전압을 이용함에 따라 입출력 라인을 구동하기 위한 구동 전류를 감소시킬 수 있고, 더불어 라이트 경로 및 리드 경로에 레벨 쉬프팅부 등이 필요치 않기 때문에 라이트 모드와 관련된 레이턴시(예:tWR)와 리드 모드와 관련된 레이턴시(예:tAA)가 증가되지 않는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 반도체 장치 110 : 입력부
120 : 라이트 드라이빙부 130 : 메모리부
140 : 리드 증폭부 150 : 전압 레벨 유지부
160 : 출력부

Claims (19)

  1. 입력모드 및 출력모드시 서로 다른 전압을 이용하는 입출력부;
    상기 입출력부에 접속된 공통 입출력 라인; 및
    상기 입력모드 및 상기 출력모드시 상기 서로 다른 전압을 이용하여 상기 공통 입출력 라인의 전압 레벨을 유지하기 위한 전압 레벨 유지부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 입출력부는,
    소오스 전압으로써 제1 전압을 이용하는 입력부; 및
    상기 소오스 전압으로써 제2 전압을 이용하는 출력부를 포함하는 반도체 장치.
  3. 제2항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 낮은 반도체 장치.
  4. 제2항에 있어서,
    상기 전압 레벨 유지부는,
    상기 소오스 전압으로써 상기 제1 전압을 이용하는 제1 래치부;
    상기 소오스 전압으로써 상기 제2 전압을 이용하는 제2 래치부; 및
    상기 입력모드 및 상기 출력모드를 구분하기 위한 모드구분신호에 기초하여 상기 제1 및 제2 래치부 중 어느 하나와 상기 공통 입출력 라인을 접속하기 위한 선택 접속부를 포함하는 반도체 장치.
  5. 제4항에 있어서,
    상기 입력모드와 관련된 커맨드신호와 상기 출력모드와 관련된 커맨드신호에 기초하여 상기 모드구분신호를 생성하기 위한 모드 제어부를 더 포함하는 반도체 장치.
  6. 제2항에 있어서,
    상기 전압 레벨 유지부는,
    상기 공통 입출력 라인에 접속된 래치부; 및
    상기 입력모드 및 상기 출력모드를 구분하기 위한 모드구분신호에 기초하여 상기 제1 및 제2 전압 중 어느 하나를 상기 래치부의 소오스 전압으로써 공급하기 위한 선택 공급부를 포함하는 반도체 장치.
  7. 제6항에 있어서,
    상기 입력모드와 관련된 커맨드신호와 상기 출력모드와 관련된 커맨드신호에 기초하여 상기 모드구분신호를 생성하기 위한 모드 제어부를 더 포함하는 반도체 장치.
  8. 내부 라이트 데이터신호를 라이트하고, 내부 리드 데이터신호를 리드하기 위한 메모리부;
    소오스 전압으로써 제1 전압을 이용하고, 외부 라이트 데이터신호에 대응하는 상기 내부 라이트 데이터신호를 상기 메모리부에게 전달하기 위한 라이트 경로;
    상기 소오스 전압으로써 제2 전압을 이용하고, 상기 내부 리드 데이터신호를 외부로 전달하기 위한 리드 경로;
    상기 내부 라이트 데이터신호가 상기 라이트 경로를 통해 전달될 때 상기 제1 전압을 이용하여 상기 라이트 경로의 전압 레벨을 유지하고, 상기 내부 리드 데이터신호가 상기 리드 경로를 통해 전달될 때 상기 제2 전압을 이용하여 상기 리드 경로의 전압 레벨을 유지하기 위한 전압 레벨 유지부
    를 포함하는 반도체 장치.
  9. 제8항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 낮은 반도체 장치.
  10. 제8항에 있어서,
    상기 라이트 경로와 상기 리드 경로는 서로 공유하는 제1 공통 입출력 라인을 포함하는 반도체 장치.
  11. 제10항에 있어서,
    상기 전압 레벨 유지부는,
    상기 소오스 전압으로써 상기 제1 전압을 이용하는 제1 래치부;
    상기 소오스 전압으로써 상기 제2 전압을 이용하는 제2 래치부; 및
    모드구분신호 - 상기 내부 라이트 데이터신호가 상기 라이트 경로를 통해 전달되는 라이트 모드와 상기 내부 리드 데이터신호가 상기 리드 경로를 통해 전달되는 리드 모드를 구분하기 위한 신호임 - 에 기초하여 상기 제1 및 제2 래치부 중 어느 하나와 상기 제1 공통 입출력 라인을 접속하기 위한 선택 접속부를 포함하는 반도체 장치.
  12. 제11항에 있어서,
    라이트 커맨드신호와 리드 커맨드신호에 기초하여 상기 모드구분신호를 생성하기 위한 모드 제어부를 더 포함하는 반도체 장치.
  13. 제10항에 있어서,
    상기 전압 레벨 유지부는,
    상기 제1 공통 입출력 라인에 접속된 래치부; 및
    모드구분신호 - 상기 내부 라이트 데이터신호가 상기 라이트 경로를 통해 전달되는 라이트 모드와 상기 내부 리드 데이터신호가 상기 리드 경로를 통해 전달되는 리드 모드를 구분하기 위한 신호임 - 에 기초하여 상기 제1 및 제2 전압 중 어느 하나를 상기 래치부의 소오스 전압으로써 공급하기 위한 선택 공급부를 포함하는 반도체 장치.
  14. 제13항에 있어서,
    라이트 커맨드신호와 리드 커맨드신호에 기초하여 상기 모드구분신호를 생성하기 위한 모드 제어부를 더 포함하는 반도체 장치.
  15. 제10항에 있어서,
    상기 라이트 경로는,
    상기 소오스 전압으로써 상기 제1 전압을 이용하여 상기 외부 라이트 데이터신호에 대응하는 입력 라이트 데이터신호를 생성하기 위한 입력부;
    상기 소오스 전압으로써 상기 제1 전압을 이용하여 상기 입력 라이트 데이터신호에 대응하는 상기 내부 라이트 데이터신호를 생성하기 위한 라이트 드라이빙부;
    상기 입력 라이트 데이터신호를 상기 입력부로부터 상기 라이트 드라이빙부에게 전달하기 위한 상기 제1 공통 입출력 라인; 및
    상기 내부 라이트 데이터신호를 상기 라이트 드라이이빙부로부터 상기 메모리부에게 전달하기 위한 제2 공통 입출력 라인을 포함하는 반도체 장치.
  16. 제15항에 있어서,
    상기 리드 경로는,
    상기 소오스 전압으로써 상기 제2 전압을 이용하여 상기 내부 리드 데이터신호에 대응하는 출력 리드 데이터신호를 생성하기 위한 리드 증폭부;
    상기 소오스 전압으로써 상기 제2 전압을 이용하여 상기 출력 리드 데이터신호를 상기 외부로 출력하기 위한 출력부;
    상기 출력 리드 데이터신호를 상기 리드 증폭부로부터 상기 출력부에게 전달하기 위한 상기 제1 공통 입출력 라인; 및
    상기 내부 리드 데이터신호를 상기 메모리부로부터 상기 리드 증폭부에게 전달하기 위한 상기 제2 공통 입출력 라인을 포함하는 반도체 장치.
  17. 제10항에 있어서,
    상기 라이트 경로는,
    상기 소오스 전압으로써 상기 제1 전압을 이용하여 상기 외부 라이트 데이터신호에 대응하는 입력 라이트 데이터신호를 생성하기 위한 입력부;
    상기 소오스 전압으로써 상기 제1 전압을 이용하여 상기 입력 라이트 데이터신호에 대응하는 상기 내부 라이트 데이터신호를 생성하기 위한 라이트 드라이빙부;
    상기 입력 라이트 데이터신호를 상기 입력부로부터 상기 라이트 드라이빙부에게 전달하기 위한 라이트용 입출력 라인; 및
    상기 내부 라이트 데이터신호를 상기 라이트 드라이이빙부로부터 상기 메모리부에게 전달하기 위한 공통 입출력 라인을 포함하는 반도체 장치.
  18. 제17항에 있어서,
    상기 리드 경로는,
    상기 소오스 전압으로써 상기 제2 전압을 이용하여 상기 내부 리드 데이터신호에 대응하는 출력 리드 데이터신호를 생성하기 위한 리드 증폭부;
    상기 소오스 전압으로써 상기 제2 전압을 이용하여 상기 출력 리드 데이터신호를 상기 외부로 출력하기 위한 출력부;
    상기 출력 리드 데이터신호를 상기 리드 증폭부로부터 상기 출력부에게 전달하기 위한 리드용 입출력 라인; 및
    상기 내부 리드 데이터신호를 상기 메모리부로부터 상기 리드 증폭부에게 전달하기 위한 상기 공통 입출력 라인을 포함하는 반도체 장치.
  19. 제18항에 있어서,
    상기 전압 레벨 유지부는,
    상기 소오스 전압으로써 상기 제1 전압을 이용하는 제1 래치부; 및
    상기 소오스 전압으로써 상기 제2 전압을 이용하는 제2 래치부를 포함하는 반도체 장치.
KR1020150125569A 2015-09-04 2015-09-04 반도체 장치 KR20170028665A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150125569A KR20170028665A (ko) 2015-09-04 2015-09-04 반도체 장치
US15/008,233 US10157651B2 (en) 2015-09-04 2016-01-27 Semiconductor device for driving data line by using different voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150125569A KR20170028665A (ko) 2015-09-04 2015-09-04 반도체 장치

Publications (1)

Publication Number Publication Date
KR20170028665A true KR20170028665A (ko) 2017-03-14

Family

ID=58191005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150125569A KR20170028665A (ko) 2015-09-04 2015-09-04 반도체 장치

Country Status (2)

Country Link
US (1) US10157651B2 (ko)
KR (1) KR20170028665A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
KR100641704B1 (ko) * 2004-10-30 2006-11-03 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법
KR20110121350A (ko) 2010-04-30 2011-11-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
US10157651B2 (en) 2018-12-18
US20170069355A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
US8193829B2 (en) Semiconductor device, memory system, and method for controlling termination of the same
US20100329041A1 (en) Semiconductor memory device having power-saving effect
US11670347B2 (en) Semiconductor memory device with power gating circuit for data input/output control block and data input/output block and semiconductor system including the same
KR20090020996A (ko) 데이터 스트로브 버퍼 및 이를 포함하는 메모리 시스템
US8482996B2 (en) Nonvolatile memory apparatus with changeable operation speed and related signal control method
KR20160093430A (ko) 반도체 메모리 장치 및 이의 데이터 입출력 방법
CN108109650B (zh) 半导体器件、包括其的半导体系统及读取和写入操作方法
US8896340B2 (en) Semiconductor modules
KR102542527B1 (ko) 데이터 전달 장치 및 이를 포함하는 반도체 장치
KR100843707B1 (ko) 데이터 입/출력포트를 갖는 반도체 메모리 장치, 이를이용한 메모리 모듈 및 메모리 시스템
US11100962B2 (en) Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same
KR20170028665A (ko) 반도체 장치
US11270743B1 (en) Electronic devices controlling a power supply
US20160357453A1 (en) Semiconductor memory device
KR20130046105A (ko) 반도체 메모리 장치 및 그 동작 방법
US7924595B2 (en) High-density semiconductor device
US20130046923A1 (en) Memory system and method for passing configuration commands
US20150043287A1 (en) Memory device and memory system including the same
US9966120B2 (en) Semiconductor memory with a data sensing circuit equipped with a line level control block for precharging local I/O lines to a first and second power supply voltage in a read operation
US7969800B2 (en) Semiconductor memory apparatus
KR20150093076A (ko) 반도체 장치
KR100924352B1 (ko) 글로벌 입출력 라인의 중계기 제어 회로
KR100884348B1 (ko) 고집적 반도체 장치
US20150286417A1 (en) Memory system and semiconductor system