CN108109650B - 半导体器件、包括其的半导体系统及读取和写入操作方法 - Google Patents

半导体器件、包括其的半导体系统及读取和写入操作方法 Download PDF

Info

Publication number
CN108109650B
CN108109650B CN201710363904.4A CN201710363904A CN108109650B CN 108109650 B CN108109650 B CN 108109650B CN 201710363904 A CN201710363904 A CN 201710363904A CN 108109650 B CN108109650 B CN 108109650B
Authority
CN
China
Prior art keywords
signal
bit line
input
semiconductor device
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710363904.4A
Other languages
English (en)
Other versions
CN108109650A (zh
Inventor
辛善惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108109650A publication Critical patent/CN108109650A/zh
Application granted granted Critical
Publication of CN108109650B publication Critical patent/CN108109650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

可以提供一种半导体器件。半导体器件可以包括字线选择器，其被配置为基于行地址来产生用于选择字线的激活信号。激活信号可以被划分为基于读取命令而产生的读取激活信号以及基于写入命令而产生的写入激活信号。

Description

半导体器件、包括其的半导体系统及读取和写入操作方法
相关申请的交叉引用
本申请要求2016年11月24日在韩国知识产权局提交的申请号为10-2016-0157503的韩国申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言可以涉及半导体器件及包括其的半导体系统，更具体地，涉及读取操作和写入操作。
背景技术
为了执行读取操作或写入操作，施加用于激活字线的激活信号。在不区分读取操作和写入操作的情况下，施加用于激活字线的相同的激活信号。
然而，在半导体器件中，在读取操作期间操作的部分可以与在写入操作期间操作的部分不同。在这种情况下，当使用公共激活信号时，与读取操作或写入操作无关的部分可以被操作，从而引起不必要的电流消耗。
发明内容
在本公开的实施例中，可以提供一种半导体系统。在本公开的实施例中，可以提供一种半导体器件的写入操作方法。在本公开的实施例中，可以提供一种半导体器件的读取操作方法。在本公开的实施例中，可以提供一种半导体器件。半导体器件可以包括字线选择器，其被配置为基于行地址来产生用于选择字线的激活信号。激活信号可以被划分为基于读取命令而产生的读取激活信号以及基于写入命令而产生的写入激活信号。
附图说明
图1是根据实施例的半导体器件的配置图。
图2是图1的存储单元和位线感测放大器的电路图。
图3是根据本实施例的在写入操作期间的信号的时序图。
图4是根据本实施例的在读取操作期间的信号的时序图。
图5是图示根据实施例的主机和包括半导体器件的半导体系统的示图。
具体实施方式
在下文中，下面将参考附图通过实施例的示例来描述本公开的各种实施例。
各种实施例可以涉及能够产生分别适用于读取操作和写入操作的激活信号的半导体器件。
图1是根据实施例的半导体器件10的配置图。
参考图1，半导体器件10包括存储单元MC、行解码器(字线选择器)100、列解码器(位线选择器)200、位线感测放大器300以及输入和输出(输入/输出)电路400。
存储单元MC包括单元晶体管T和单元电容器C，并且可以布置在位线BL或取反位线BLB与字线WL之间的交叉处。
行解码器100基于从中央控制器(未示出)传输来的行地址RADD来产生用于选择多个字线WL中的一个的激活信号ACT。激活信号ACT可以包括公共激活信号ACT_RW、写入激活信号ACT_W和读取激活信号ACT_R。即，行解码器100不仅可以产生通常使用的公共激活信号ACT_RW，而且还可以在写入操作期间产生写入激活信号ACT_W，或者在读取操作期间产生读取激活信号ACT_R。
行解码器100可以通过解码行地址RADD来选择多个字线中的一个字线。因此，单元晶体管T导通，以将单元电容器C的电势传送到位线BL和BLB。
列解码器200基于从中央控制器(未示出)传输来的列地址CADD来产生用于选择多个位线(即，位线BL和取反位线BLB的对)之中的一个或更多个位线的列选择信号Yi。列解码器200可以通过对列地址CADD进行解码来选择多个位线中的一个或更多个。列选择信号Yi可以被使能以将位线BL和BLB与输入/输出线IO和IOB耦接。在读取操作期间，位线BL和BLB的电势被传送到输入/输出线IO和IOB，而在写入操作期间，输入/输出线IO和IOB的电势被传送到位线BL和BLB。
在本实施例中，已经描述了从中央控制器分别输入行地址RADD和列地址CADD。然而，行地址RADD和列地址CADD可以作为集成地址被输入。在这种情况下，半导体器件可以将输入地址分离成行地址RADD和列地址CADD，并且将行地址RADD和列地址CADD分别传输到行解码器100和列解码器200。
位线感测放大器300耦接在位线BL和取反位线BLB之间，以及感测和放大位线BL和取反位线BLB之间的电势差。
位线感测放大器300可以包括放大器310和均衡器320。
可以如下执行放大器310的操作。首先，当字线WL被激活以选择存储单元MC时，单元晶体管T导通，并且在位线BL和单元电容器C之间发生电荷共享。这种电荷共享导致了位线BL和取反位线BLB之间的电势差。放大器310可以使用交叉耦接的反相器I1和I2(其通过上拉电力线RTO和下拉电力线SB来驱动)来放大位线BL和取反位BLB之间的电势差。上拉电力线RTO和下拉电力线SB对应于感测放大器使能信号。
当均衡信号BLEQ被使能时，均衡器320可以将位线/取反位线BL和BLB的电压均衡为预充电电压VBLP。
输入/输出电路400在中央控制器和半导体器件10之间中继数据DQ信号。即，在读取操作期间，输入/输出电路400将输入/输出线IO和IOB的电势作为数据DQ信号输出到中央控制器。在写入操作期间，输入/输出电路400响应于从中央控制器传输来的数据DQ信号来驱动输入/输出线IO和IOB。输入/输出电路400可以包括用于储存输入/输出线IO和IOB的电势的输出缓冲器(未示出)以及用于响应于数据DQ信号来驱动输入/输出线IO和IOB的写入驱动器(未示出)。
图2是图1的存储单元MC和位线感测放大器300的电路图。
当存储单元MC被选中时，选中的存储单元MC的单元晶体管T导通。因此，选中的存储单元MC的单元电容器C和位线BL彼此电耦接。因此，在单元电容器C和位线BL之间可能发生电荷交换，从而改变位线BL的电压。
在存储单元MC被选中之前，位线BL/取反位线BLB的电压可以由均衡器320保持在预充电电压VBLP处。因此，从存储单元MC被选中的时间点开始在位线BL和取反位线BLB之间可以发生电势差。当存储单元MC的数据为高数据时，位线BL的电压可以升高，而当存储单元MC的数据为低数据时，位线BL的电压可以下降。
当上拉电压端子RTO和下拉电压端子SB被激活时，放大器310可以放大位线/取反位线BL和BLB之间的电势差。即，在字线WL被激活并且在单元电容器C和位线BL之间发生电荷共享之后，放大器310的上拉电压端子RTO和下拉电压端子SB被使能以放大位线/取反位线BL和BLB之间的电势差。
放大器310包括PMOS晶体管P1和P2以及NMOS晶体管N1和N2。PMOS晶体管P1和NMOS晶体管N1串联耦接在上拉电压端子RTO和下拉电压端子SB之间，并且其公共栅极耦接到取反位线BLB。PMOS晶体管P2和NMOS晶体管N2串联耦接在上拉电压端子RTO和下拉电压端子SB之间，并且其公共栅极耦接到位线BL。
举例数据“1”被储存在单元电容器C中的情况来描述放大器310的操作。在单元电容器C和位线BL之间的电荷共享略微提高了位线BL的电势。因此，电流被传导到具有耦接到位线BL的栅极的NMOS晶体管N2，从而将取反位线BLB的电势下拉驱动到下拉电压端子SB的电压。
当取反位线BLB被下拉驱动时，电流被传导到具有耦接到取反位线BLB的栅极的PMOS晶体管P1，从而将位线BL的电势上拉驱动到上拉电压端子RTO的电压。
即，虽然单元电容器C被略微充电，但是位线BL和取反位线BLB的电势可以由放大器310放大到上拉电压端子RTO的电势和下拉电压端子SB的电势。
在位线的数据未被感测和放大的预充电时段期间，均衡器320可以将位线BL和取反位线BLB的电压保持在预充电电压VBLP处。
均衡器320可以包括晶体管N3到N5。晶体管N3至N5可以响应于均衡信号BLEQ而导通或关断。在位线的数据未被感测和放大的时段均衡信号BLEQ可以被使能。即，当在位线的数据未被感测和放大的时段均衡信号BLEQ被使能时，电流被传导到晶体管N3到N5，从而将位线BL和取反位线BLB的电压保持在预充电电压VBLP处。
图3(a)和图3(b)是根据本实施例的在写入操作期间的信号的时序图。图3(a)示出了在读取操作和写入操作期间使用相同的公共激活信号ACT_RW，而图3(b)示出了单独存在用于写入操作的写入激活信号ACT_W。
参考图3(a)，在t11处，行解码器100使能用于激活字线WL的公共激活信号ACT_RW。
然后，位线BL的电势变得略微高于取反位线BLB的电势。这是因为，当字线WL被激活时，单元晶体管T导通，以引起单元电容器C和位线BL之间的电荷共享。
图3(a)和图3(b)是基于逻辑高数据被储存在存储单元MC中的假设。然而，实施例的范围不限于此，逻辑低数据可以被储存在存储单元MC中。在这种情况下，位线BL的电势变得略微低于取反位线BLB的电势。
在t12处，数据DQ信号被输入。
在t13处，位线感测放大器300被驱动。例如，在t13处，上拉驱动电压和下拉驱动电压可以分别被施加到位线感测放大器300的上拉电力线RTO和下拉电力线SB。因此，在位线BL和取反位线BLB之间的电势差被放大。
图3(a)图示在t13处位线BL和取反位线BLB之间的电势差增加，而在预定时间之后位线BL的电势略微下降。这是因为在t13处过驱动电压被施加到上拉电力线RTO，而在从t13经过预定时间之后，具有比过驱动电压低的电平的电压被施加到上拉电力线RTO。过驱动电压的应用仅是例子，并且可以省略。
在t14处，列选择信号Yi被输入。因此，位线BL和取反位线BLB的电势可以被反转。图3(a)是基于在逻辑高数据被储存在存储单元MC中时施加用于逻辑低数据的写入命令的假设。
在t15处，行解码器100禁止公共激活信号ACT_RW。
在t16处，位线感测放大器300将位线BL和取反位线BLB的电势设置为预充电电压VBLP。例如，当用于位线感测放大器300的均衡器320的均衡信号BLEQ响应于预充电命令而被使能时，均衡器320将位线BL和取反位线BLB的电势设置为预充电电压VBLP。
参考图3(a)，在t11处命令激活信号ACT_RW被施加以感测和放大位线BL和取反位线BLB的电势，并且在t14处列选择信号Yi被施加。因此，位线BL和取反位线BLB的电势被不必要地感测和放大。此外，当储存在存储单元MC中的数据与打算通过写入操作来写入的数据不同时，可以消耗大量的电流来反转位线BL和取反位线BLB的电势。
图3(b)是当仅使用用于写入操作的写入激活信号ACT_W时的信号的时序图。
参考图3(b)，在t12处，数据DQ信号被施加。
在t17处，写入激活信号ACT_W被使能。即，在写入激活信号ACT_W被施加之前施加数据DQ信号。
在t14处，列选择信号Yi被使能。因此，数据DQ信号被传输到位线BL和取反位线BLB。
以与图3(a)相同的方式执行后续操作。即，在t15处，行解码器100禁止写入激活信号ACT_W。然后，在t16处，位线感测放大器300将位线BL和取反位线BLB的电势设定为预充电电压VBLP。
参考图3(a)和图3(b)，写入激活信号ACT_W被使能的时段t17～t15比公共激活信号ACT_RW被使能的时段t11～t15短。因此，可以减少从写入命令被施加的时间点到预充电命令可以被施加的时间点所需的写入恢复时间。
此外，在列选择信号Yi被施加之前，位线感测放大器300不会不必要地感测和放大位线BL和取反位线BLB的电势。因此，减少电流消费。
此外，由于在列选择信号Yi被施加之前，位线感测放大器不会感测和放大位线BL和取反位线BLB的电势，因此即使在储存在存储单元MC中的数据与要由写入操作写入的数据不同时，位线BL和取反位线BLB的电势也不需要反转。因此，与使用公共激活信号ACT_RW时相比，可以减少电流消耗。
图4(a)和图4(b)是根据本实施例的在读取操作期间的信号的时序图。图4(a)示出了在读取操作和写入操作期间使用相同的公共激活信号ACT_RW，而图4(b)示出了单独存在用于读取操作的读取激活信号ACT_R。
参考图4(a)，在t21处，行解码器100使能用于激活字线WL的公共激活信号ACT_RW。
然后，位线BL的电势变得略微高于取反位线BLB的电势。这是因为，当字线WL被激活时，单元晶体管T导通，以引起单元电容器C和位线BL之间的电荷共享。
图4(a)和图4(b)是基于逻辑高数据被储存在存储单元MC中的假设，如图3(a)和图3(b)。然而，本实施例的范围不限于此，逻辑低数据可以被储存在存储单元MC中。在这种情况下，位线BL的电势变得略微低于取反位线BLB的电势。
在t23处，位线感测放大器300被驱动。例如，在t23处，上拉驱动电压和下拉驱动电压可以被分别施加到位线感测放大器300的上拉电力线RTO和下拉电力线SB。因此，在位线BL和取反位线BLB之间的电势差被放大。
图4(a)和图4(b)图示在t23处位线BL和取反位线BLB之间的电势差增加，而在预定时间之后位线BL的电势略微下降。这是因为在t23处过驱动电压被施加到上拉电力线RTO，而在从t23经过预定时间之后，具有比过驱动电压低的电平的电压被施加到上拉电力线RTO。过驱动电压的应用仅是示例，并且可以省略。
在t24处，列选择信号Yi被输入。
因此，在t22处，数据DQ信号被输出。
在t25处，行解码器100禁止公共激活信号ACT_RW。
在t26处，位线感测放大器300将位线BL和取反位线BLB的电势设置为预充电电压VBLP。例如，当用于位线感测放大器300的均衡器320的均衡信号BLEQ响应于预充电命令而被使能时，均衡器320将位线BL和取反位线BLB的电势设置为预充电电压VBLP。
参考图3(a)和图4(a)，在写入操作和读取操作期间通常使用公共激活信号ACT_RW。因此，当示图被图示使得图3(a)的t11与图4(a)的t21一致时，t13与t23一致，t14与t24一致，t15与t25一致以及t16与t26一致。
即，图3(a)和图4(a)图示其中公共激活信号ACT_RW被使能的时段t11～t15具有与其中公共激活信号ACT_RW被使能的时段t21～t25相同的长度，从公共激活信号ACT_RW被使能的时间点t11到位线感测放大器300被驱动的时间点t13的时段具有与从公共激活信号ACT_RW被使能的时间点t21到位线感测放大器300被驱动的时间点t23的时段相同的长度，以及从公共激活信号ACT_RW被使能的时间点t11到预充电命令被输入的时间点t16的时段具有与从公共激活信号ACT_RW被使能的时间点t21到预充电命令被输入的时间点t26的时段相同的长度。
因此，如图4(a)所示，当在读取操作期间使用公共激活信号ACT_RW时，在t24处，列选择信号Yi被施加，并且当写入命令被施加时，在写入操作完成的时间点t25之前需要保持公共激活信号ACT_RW。因此，当公共激活信号ACT_RW被使能时，开始输出数据DQ信号。
图4(b)是仅使用用于读取操作的读取激活信号ACT_R时的信号的时序图。
参考图4(b)，从t21到t24的各信号具有与图4(a)的各信号相同的电平。即，在t21处，读取激活信号ACT_R被使能。因此，在单元电容器C和位线BL/取反位线BLB之间发生电荷共享，从而导致位线BL和取反位线BLB之间轻微的电势差。
在t23处，位线感测放大器300被驱动。例如，在t23处，上拉驱动电压和下拉驱动电压可以被分别施加到位线感测放大器300的上拉电力线RTO和下拉电力线SB。因此，在位线BL和取反位线BLB之间的电势差被放大。可以省略图4(b)中所示的过驱动。
在t24处，列选择信号Yi被使能。
因此，在t22处，由位线BL和取反位线BLB的电势表示的数据作为数据DQ信号来传输。
图4(b)与图4(a)的不同之处在于，在数据DQ信号产生之前，读取激活信号ACT_R被禁止，以及预充电命令被施加以将位线BL和取反位线BLB的电势设置为预充电电压VBLP。
即，在t28处，行解码器100禁止读取激活信号ACT_R。然后，在t29处，位线感测放大器300将位线BL和取反位线BLB的电势设置为预充电电压VBLP。时间点t28和t29比数据DQ信号被输出的时间点t22早。
参考图4(a)和图4(b)，其中读取激活信号ACT_R被使能的时段t21～t28比其中公共激活信号ACT_RW被使能的时段t21～t25短，这使得可以减少从读取命令被施加的时间点到预充电命令可以被施加的时间点的时间tRTP。因此，由于可以快速执行读取操作，所以可以提高半导体器件10的操作速度。
此外，由于其中读取激活信号ACT_R被使能的时段t21～t28变得比公共激活信号ACT_RW被使能的时段t21～t25短，所以可以减少每单位运行的电流消耗。
图5是图示根据实施例的主机2和包括半导体器件10的半导体系统1的示图。
如图5所示，半导体系统1可以包括半导体器件10和存储器控制器(中央控制器)20。半导体系统1与主机2交换信息。
主机2可以将请求和数据传输到存储器控制器20以便访问半导体器件10。主机2可以将数据传输到存储器控制器20以便将数据储存在半导体器件10中。此外，主机2可以通过存储器控制器20来接收从半导体器件10输出的数据。存储器控制器20可以响应于请求向半导体器件10提供数据信息、地址信息、存储器设置信息、写入请求和读取请求等，以及控制半导体器件10执行写入操作或读取操作。存储器控制器20可以中继主机2和半导体器件10之间的通信。存储器控制器20可以从主机2接收请求和数据，产生数据DQ、数据选通信号DQS、命令信号CMD、存储器地址ADD以及时钟CLK，以及将产生的数据和信号提供给半导体器件10，以便控制半导体器件10的操作。存储器控制器20可以将来自半导体器件10的数据DQ和数据选通信号DQS提供给主机2。
存储器控制器20可以控制半导体器件10以分别产生写入激活信号ACT_W和读取激活信号ACT_R，如图3和图4所示。
例如，如图3(b)所示，存储器控制器20可以首先传输数据DQ信号，然后传输写入命令。因此，在数据DQ信号被输入到半导体器件10之后，写入激活信号ACT_W可以被使能。
图5图示了主机2和存储器控制器20彼此物理分离。然而，存储器控制器20可以被包括(嵌入)在主机2的处理器(诸如CPU(中央处理单元)、AP(应用处理器)或GPU(图形处理单元))中，或者与处理器一起以SoC(片上系统)的形式被实现为一个芯片。
半导体器件10可以包括多个存储体，并且基于存储器地址信号ADD来将数据DQ储存在存储体的特定区域中。半导体器件10可以基于从存储器控制器20接收到的命令CMD、存储器地址信号ADD以及数据选通信号DQS来执行数据传输操作。半导体器件10可以基于存储器地址信号ADD、数据DQ以及数据选通信号DQS来将储存在存储体的特定区域中的数据传输到存储器控制器20。
根据本实施例，由于仅操作适用于读取操作和写入操作中的每个操作的组件，所以可以减少电流消耗。
此外，与使用公共激活信号时相比，可以缩短其中读取激活信号和写入激活信号被使能的时段。因此，可以提高信息传输速度。
虽然上面已经描述了特定实施例，但是本领域技术人员将理解，所描述的实施例仅作为示例。因此，本文描述的半导体器件不应该基于所描述的实施例来限制。相反，本文所述的半导体器件应当仅基于所附权利要求书结合以上的描述和附图来限制。
表示信号或电路的激活状态的激活高数据或激活低数据的配置可以根据实施例而不同。此外，可以改变晶体管的配置从而实现相同的功能。即，PMOS晶体管和NMOS晶体管可以彼此替代，并且可以根据需要使用各种晶体管。这种电路修改具有大量的情况，并且本领域技术人员可以容易地理解。因此，本文中省略其列举。
附图中每个元件的附图标记
10：半导体器件
MC：存储单元
100：行解码器
200：列解码器
300：位线感测放大器
310：放大器
320：均衡器
400：输入和输出电路
1：半导体系统
2：主机
20：存储器控制器

Claims (18)

1.一种半导体器件，包括：
字线选择器，其被配置为基于行地址来产生用于选择字线的激活信号；
位线选择器，其被配置为基于列地址来产生用于将位线与输入/输出线耦接的列选择信号；
位线感测放大器，其被配置为感测和放大位线的电势；以及
输入/输出电路，其被配置为响应于数据DQ信号来驱动输入/输出线，或者输出与输入/输出线的电势相对应的DQ信号，
其中，激活信号被划分为基于读取命令而产生的读取激活信号以及基于写入命令而产生的写入激活信号，
其中，在输入/输出电路响应于DQ信号来驱动输入/输出线之后经过预定时间时，写入激活信号被使能。
2.如权利要求1所述的半导体器件，其中，位线感测放大器包括：
均衡器，其被配置为基于均衡信号来将预充电电压施加到位线；以及
放大器，其被配置为基于感测放大器使能信号来感测和放大位线的电势。
3.如权利要求1所述的半导体器件，其中，当写入激活信号被使能时，在列选择信号被使能之后位线感测放大器开始感测和放大位线的电势。
4.如权利要求3所述的半导体器件，其中，在从写入激活信号被使能的时间点到列选择信号被使能的时间点的时段期间，位线感测放大器不会感测或放大位线的电势。
5.如权利要求3所述的半导体器件，其中，位线感测放大器基于感测放大器使能信号来感测和放大位线的电势，以及
在从写入激活信号被使能的时间点到列选择信号被使能的时间点的时段期间，感测放大器使能信号被禁止。
6.如权利要求1所述的半导体器件，其中，在输入/输出电路输出与输入/输出线的电势相对应的DQ信号之前，读取激活信号被禁止。
7.如权利要求1所述的半导体器件，其中，当读取激活信号被使能时，在输入/输出电路输出与输入/输出线的电势相对应的DQ信号之前执行预充电操作。
8.如权利要求2所述的半导体器件，其中，当读取激活信号被使能时，在输入/输出电路输出与输入/输出线的电势相对应的DQ信号之前均衡信号被使能。
9.一种半导体系统，包括：
中央控制器，其被配置为传输读取命令或写入命令和地址；以及
半导体器件，其被配置为基于地址来产生用于选择字线的激活信号，其中，半导体器件在读取命令被传输时产生读取激活信号作为激活信号，而在写入命令被传输时产生写入激活信号作为激活信号，写入激活信号与读取激活信号不同，
其中，半导体器件包括：
输入/输出电路，其被配置为从中央控制器接收数据DQ信号或者将DQ信号输出到中央控制器，
其中，在输入/输出电路响应于从中央控制器传输的DQ信号来驱动输入/输出线之后过预定时间时，写入激活信号被使能。
10.如权利要求9所述的半导体系统，其中，半导体器件还包括：
字线选择器，其被配置为产生读取激活信号和写入激活信号；
位线选择器，其被配置为产生用于将位线与输入/输出线耦接的列选择信号；以及
位线感测放大器，其被配置为感测和放大位线的电势。
11.如权利要求10所述的半导体系统，其中，中央控制器在将DQ信号传输到半导体器件之后，将写入命令传输到半导体器件。
12.如权利要求10所述的半导体系统，其中，当写入激活信号被使能时，在列选择信号被使能之后，位线感测放大器开始感测和放大位线的电势。
13.如权利要求10所述的半导体系统，其中，在输入/输出电路输出与输入/输出线的电势相对应的DQ信号之前，读取激活信号被禁止。
14.一种半导体器件的写入操作方法，包括：
接收数据DQ信号；
通过输入/输出电路驱动输入/输出线的DQ信号；
当在输入/输出电路响应于DQ信号而驱动输入/输出线之后经过预定时间时，基于行地址来使能用于选择字线的写入激活信号；
基于列地址来使能用于将输入/输出线的电势传送到位线的列选择信号；以及
感测和放大位线的电势。
15.如权利要求14所述的写入操作方法，其中，在从写入激活信号被使能的时间点到列选择信号被使能的时间点的时段期间，位线的电势不被感测或放大。
16.一种半导体器件的读取操作方法，包括：
当读取命令被输入时，基于行地址来使能用于选择字线的读取激活信号；
在读取激活信号被使能之后经过预定时间时，感测和放大位线的电势；
基于列地址来使能用于将位线的电势传送到输入/输出线的列选择信号；
禁止读取激活信号；以及
在读取激活信号被禁止之后，输出基于输入/输出线的电势的数据DQ信号。
17.如权利要求16所述的读取操作方法，其中，在DQ信号被输出之前执行预充电操作。
18.如权利要求17所述的读取操作方法，其中，通过基于均衡信号将预充电电压施加到位线来执行预充电操作。
CN201710363904.4A 2016-11-24 2017-05-22 半导体器件、包括其的半导体系统及读取和写入操作方法 Active CN108109650B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0157503 2016-11-24
KR1020160157503A KR20180058478A (ko) 2016-11-24 2016-11-24 반도체 장치, 이를 포함하는 반도체 시스템 및 반도체 장치의 리드 및 라이트 동작 방법

Publications (2)

Publication Number Publication Date
CN108109650A CN108109650A (zh) 2018-06-01
CN108109650B true CN108109650B (zh) 2021-08-31

Family

ID=62147194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710363904.4A Active CN108109650B (zh) 2016-11-24 2017-05-22 半导体器件、包括其的半导体系统及读取和写入操作方法

Country Status (3)

Country Link
US (1) US10102900B2 (zh)
KR (1) KR20180058478A (zh)
CN (1) CN108109650B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220003883A (ko) 2020-07-02 2022-01-11 삼성전자주식회사 비휘발성 메모리 및 비휘발성 메모리의 동작 방법
KR20230030804A (ko) 2021-08-26 2023-03-07 한양대학교 산학협력단 Pam 4 신호를 이용하여 dbi-ac 인코딩을 수행하는 데이터 반전 회로
KR20230030803A (ko) 2021-08-26 2023-03-07 한양대학교 산학협력단 Pam 4 신호를 이용하여 dbi-dc 인코딩을 수행하는 데이터 반전 회로
KR102582152B1 (ko) 2022-11-14 2023-09-22 한양대학교 산학협력단 Pam 3 신호를이용한 데이터 반전 회로

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0789364A2 (en) * 1996-02-09 1997-08-13 International Business Machines Corporation High density SIMM or DIMM with RAS address re-mapping
CN1274160A (zh) * 1999-05-18 2000-11-22 因芬尼昂技术股份公司 具有基准电位的集成存储器与这种存储器的运行方法
US6288928B1 (en) * 1999-09-27 2001-09-11 Fujitsu Limited Semiconductor integrated circuit and method of controlling column switch of semiconductor integrated circuit in write operation
EP0908892B1 (en) * 1997-09-16 2005-07-27 Nec Corporation Semiconductor integrated circuit device
WO2009061532A1 (en) * 2007-11-08 2009-05-14 Rambus Inc. Voltage-stepped low-power memory device
KR20090088171A (ko) * 2008-02-14 2009-08-19 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 멀티 테스트 방법
CN101727972A (zh) * 2008-10-13 2010-06-09 联发科技股份有限公司 静态随机存取存储器装置及其存取方法
CN105378844A (zh) * 2013-03-21 2016-03-02 株式会社东芝 非易失性随机存取存储器

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0384673B1 (en) * 1989-02-18 1995-05-24 Sony Corporation Memory devices
US5307314A (en) * 1991-07-15 1994-04-26 Micron Technology, Inc. Split read/write dynamic random access memory
US5835436A (en) * 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
JP4008072B2 (ja) * 1997-08-21 2007-11-14 富士通株式会社 半導体記憶装置
JPH11232873A (ja) * 1998-02-06 1999-08-27 Nec Corp 半導体記憶装置
JP3267259B2 (ja) * 1998-12-22 2002-03-18 日本電気株式会社 半導体記憶装置
KR20010005089A (ko) 1999-06-30 2001-01-15 김영환 고속동작의 반도체메모리장치
JP2001067866A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 同期型半導体記憶装置
JP4400999B2 (ja) * 2000-06-29 2010-01-20 株式会社ルネサステクノロジ 半導体記憶装置
JP5034149B2 (ja) * 2000-10-05 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびその制御方法
KR100401506B1 (ko) * 2001-05-10 2003-10-17 주식회사 하이닉스반도체 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
US6643201B2 (en) * 2001-07-26 2003-11-04 Samsung Electronics Co., Ltd. Memory device having read charge control, write charge control and floating or precharge circuits
KR100443910B1 (ko) * 2001-12-17 2004-08-09 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 메모리 셀 억세스 방법
JP4246977B2 (ja) * 2002-08-29 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
US7035150B2 (en) * 2002-10-31 2006-04-25 Infineon Technologies Ag Memory device with column select being variably delayed
CN100354971C (zh) * 2002-11-08 2007-12-12 株式会社日立制作所 半导体存储装置
JP2004213830A (ja) * 2003-01-08 2004-07-29 Sony Corp 半導体記憶装置
JP2005056452A (ja) * 2003-08-04 2005-03-03 Hitachi Ltd メモリ及び半導体装置
JP4203384B2 (ja) * 2003-09-11 2008-12-24 パナソニック株式会社 半導体装置
US7349266B2 (en) * 2004-06-10 2008-03-25 Freescale Semiconductor, Inc. Memory device with a data hold latch
KR100641704B1 (ko) * 2004-10-30 2006-11-03 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법
KR100812600B1 (ko) * 2005-09-29 2008-03-13 주식회사 하이닉스반도체 주파수가 다른 복수의 클럭을 사용하는 반도체메모리소자
JP5400262B2 (ja) * 2005-12-28 2014-01-29 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR100753418B1 (ko) * 2006-03-30 2007-08-30 주식회사 하이닉스반도체 로우 및 컬럼 어드레스를 이용하여 비트라인 감지 증폭동작을 제어하는 반도체 메모리 장치
KR100755370B1 (ko) * 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치
KR100762906B1 (ko) * 2006-06-30 2007-10-08 주식회사 하이닉스반도체 입출력 라인 프리차지 회로 및 그를 포함하는 반도체메모리 장치
JP2008165865A (ja) * 2006-12-27 2008-07-17 Fujitsu Ltd 半導体メモリおよび半導体メモリの動作方法
KR100927397B1 (ko) * 2007-06-08 2009-11-19 주식회사 하이닉스반도체 반도체 메모리장치 및 그 리드/라이트 방법
KR20090104309A (ko) 2008-03-31 2009-10-06 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 선택 신호 회로
KR101033464B1 (ko) * 2008-12-22 2011-05-09 주식회사 하이닉스반도체 반도체 집적 회로
KR101551775B1 (ko) * 2009-02-11 2015-09-10 삼성전자 주식회사 개선된 글로벌 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR20100134235A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 메모리 장치
JP2011096327A (ja) * 2009-10-30 2011-05-12 Elpida Memory Inc 半導体装置
JP2011248971A (ja) * 2010-05-28 2011-12-08 Elpida Memory Inc 半導体装置
CN102347067B (zh) * 2010-07-07 2016-01-20 海力士半导体有限公司 预充电电路及包括所述预充电电路的半导体存储器件
JP2014026702A (ja) * 2012-07-27 2014-02-06 Ps4 Luxco S A R L 半導体装置
KR101921101B1 (ko) * 2012-08-06 2018-11-22 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR101949501B1 (ko) * 2012-08-28 2019-02-18 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 데이터 출력 회로
US8797823B2 (en) * 2012-10-23 2014-08-05 International Business Machines Corporation Implementing SDRAM having no RAS to CAS delay in write operation
US20140140124A1 (en) * 2012-11-21 2014-05-22 Dong-seok Kang Resistive memory device having selective sensing operation and access control method thereof
JP2014149884A (ja) * 2013-01-31 2014-08-21 Micron Technology Inc 半導体装置
KR20150051673A (ko) * 2013-11-05 2015-05-13 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 시스템
JP2015176617A (ja) * 2014-03-14 2015-10-05 マイクロン テクノロジー， インク． 半導体装置
KR20160069147A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 데이터 감지 증폭기 및 이를 포함하는 메모리 장치
KR102223132B1 (ko) * 2014-12-08 2021-03-05 에스케이하이닉스 주식회사 어드레스 비교회로 및 이를 포함하는 메모리 장치 및 메모리 시스템
KR20170000684A (ko) * 2015-06-24 2017-01-03 에스케이하이닉스 주식회사 반도체 장치
KR102425422B1 (ko) * 2015-11-30 2022-07-27 에스케이하이닉스 주식회사 지연 회로 블록을 포함하는 반도체 집적 회로 장치
KR20170075431A (ko) * 2015-12-23 2017-07-03 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102403341B1 (ko) * 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
KR20170112038A (ko) * 2016-03-30 2017-10-12 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0789364A2 (en) * 1996-02-09 1997-08-13 International Business Machines Corporation High density SIMM or DIMM with RAS address re-mapping
EP0908892B1 (en) * 1997-09-16 2005-07-27 Nec Corporation Semiconductor integrated circuit device
CN1274160A (zh) * 1999-05-18 2000-11-22 因芬尼昂技术股份公司 具有基准电位的集成存储器与这种存储器的运行方法
US6288928B1 (en) * 1999-09-27 2001-09-11 Fujitsu Limited Semiconductor integrated circuit and method of controlling column switch of semiconductor integrated circuit in write operation
WO2009061532A1 (en) * 2007-11-08 2009-05-14 Rambus Inc. Voltage-stepped low-power memory device
KR20090088171A (ko) * 2008-02-14 2009-08-19 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 멀티 테스트 방법
CN101727972A (zh) * 2008-10-13 2010-06-09 联发科技股份有限公司 静态随机存取存储器装置及其存取方法
CN105378844A (zh) * 2013-03-21 2016-03-02 株式会社东芝 非易失性随机存取存储器

Also Published As

Publication number Publication date
US10102900B2 (en) 2018-10-16
CN108109650A (zh) 2018-06-01
KR20180058478A (ko) 2018-06-01
US20180144789A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
US11127454B2 (en) Semiconductor memory device and operating method thereof
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US5859799A (en) Semiconductor memory device including internal power supply circuit generating a plurality of internal power supply voltages at different levels
US9627033B2 (en) Sense amplifier and semiconductor device for securing operation margin of sense amplifier
CN108109650B (zh) 半导体器件、包括其的半导体系统及读取和写入操作方法
US9767885B2 (en) Semiconductor systems for fast sensing speed and correct amplification
US20110075491A1 (en) Semiconductor memory apparatus and method of driving bit-line sense amplifier
KR100780613B1 (ko) 반도체 메모리 소자 및 그 구동방법
US7675798B2 (en) Sense amplifier control circuit and semiconductor device using the same
CN104424981A (zh) 数据训练器件
KR20000009375A (ko) 기입 시간을 최소화하는 메모리장치 및 데이터 기입방법
KR100618844B1 (ko) 개선된 동작 주파수를 가지는 로컬 센스 증폭 회로 및반도체 메모리 장치
JPH09167486A (ja) メモリ装置
US8913452B2 (en) Semiconductor device and semiconductor memory device
KR100772721B1 (ko) 반도체 메모리 장치
US8194485B2 (en) Semiconductor memory device and method of controlling sense amplifier of semiconductor memory device
US9449658B2 (en) Semiconductor apparatus
KR102401873B1 (ko) 라이트 제어 회로 및 이를 포함하는 반도체 장치
US9966120B2 (en) Semiconductor memory with a data sensing circuit equipped with a line level control block for precharging local I/O lines to a first and second power supply voltage in a read operation
KR20110002303A (ko) 반도체 메모리 장치 및 그 구동 방법
KR20240153214A (ko) 내부전압을 생성하기 위한 반도체장치
KR100744090B1 (ko) 반도체 메모리 장치 및 그 구동방법
KR20090045694A (ko) 컬럼 및 로우 어드레스에 의해 액세스되는 단위셀을 포함한반도체 메모리 장치
KR20140002897A (ko) 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치
KR20070001737A (ko) 액티브 코아전압 드라이버 제어회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant