KR20140002897A - 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치 - Google Patents

컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20140002897A
KR20140002897A KR1020120069693A KR20120069693A KR20140002897A KR 20140002897 A KR20140002897 A KR 20140002897A KR 1020120069693 A KR1020120069693 A KR 1020120069693A KR 20120069693 A KR20120069693 A KR 20120069693A KR 20140002897 A KR20140002897 A KR 20140002897A
Authority
KR
South Korea
Prior art keywords
column selection
signal
power supply
voltage
signals
Prior art date
Application number
KR1020120069693A
Other languages
English (en)
Inventor
구기봉
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120069693A priority Critical patent/KR20140002897A/ko
Publication of KR20140002897A publication Critical patent/KR20140002897A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 기술은 반도체 장치의 읽기 동작시 비트라인의 데이터가 세그먼트 라인으로 정확하게 전달되도록 하면서 전류 소모를 최소화하고, 고전압을 외부로부터 입력 받아 사용함으로써 전류 소모 및 회로의 면적을 줄이기 위한 기술로 본 발명에 따른 컬럼선택신호 생성회로는 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 및 다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부를 포함한다.

Description

컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치{CIRCUIT FOR GENERATING COLUMN SELECTION SIGNAL AND SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명은 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치에 관한 것으로, 더욱 자세하게는 데이터의 전송을 효율적으로 하기 위한 기술에 관한 것이다.
일반적으로, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 데이터를 저장하기 위한 수천 만개 이상의 메모리 셀(memory cell)을 구비하고 있으며, 중앙처리장치(CPU)에서 요구하는 명령에 따라 데이터를 저장하거나 데이터를 출력한다. 즉, 중앙처리장치에서 쓰기 동작을 요구하는 경우 중앙처리장치로부터 입력되는 주소(address)에 대응하는 메모리 셀에 데이터를 저장하고, 읽기 동작을 요구하는 경우 중앙처리장치로부터 입력되는 주소에 대응하는 메모리 셀에 저장된 데이터를 출력한다. 다시 말하면, 쓰기 동작시 외부에서 입력되는 데이터는 입출력 패드(data pad)를 통해 데이터 입력 경로를 거쳐 메모리 셀에 입력되고, 읽기 동작시 메모리 셀에 저장된 데이터는 데이터 출력 경로를 거쳐 입출력 패드를 통해 외부로 출력된다.
쓰기 동작시 데이터를 입력하는 경로와 읽기 동작시 데이터를 출력하는 경로에 대해서 간단히 살펴보면 다음과 같다. 반도체 메모리 장치는 액티브 동작모드에서 특정 워드라인(Word Line, WL)을 활성화되면 메모리 셀과 비트라인(Bit Line, BL)가 전기적으로 연결되고 메모리 셀에 데이터를 액세스할 수 있는 상태(메모리 셀에 데이터를 쓰거나 메모리 셀로부터 데이터를 읽을 수 있는 상태)가 된다.
먼저 쓰기 동작시 데이터의 경로를 살펴보면 입출력 패드를 통해 입력된 데이터는 글로벌 라인를 통해 로컬 라인로 전달되고, 로컬 라인에서 로컬 스위치를 통해 세그먼트 라인로 전달된다. 리드 커맨드에 응답하여 어드레스에 의해 선택된 컬럼을 선택하기 위한 컬럼선택신호가 활성화되고, 활성화된 컬럼선택신호에 대응하는 컬럼선택 스위치에 의해 비트라인과 세그먼트 라인가 전기적으로 연결된다. 세그머트 버스의 데이터에 의해 비트라인 감지 증폭기의 증폭 데이터가 변경되고 메모리 셀에 데이터가 써진다.
다음으로 읽기 동작시 데이터의 경로를 살펴보면 워드라인이 활성화되면 셀 캐패시터와 비트라인이 전기적으로 연결되어 셀 캐패시터와 비트라인 사이에 전하공유로 인해 비트라인의 전압이 변한다. 비트라인 감지 증폭기는 비트라인의 전압의 감지하여 증폭한다. 라이트 커맨드에 응답하여 어드레스에 의해 선택된 컬럼을 선택하기 위한 컬럼선택신호가 활성화되고, 활성화된 컬럼선택신호에 대응하는 컬럼선택 스위치에 의해 비트라인과 세그먼트 라인가 전기적으로 연결된다. 세그먼트 라인에 실린 데이터는 로컬 스위치를 통해 로컬 라인로 전달되고, 로컬 라인의 데이터는 글로벌 라인토 전달되어 입출력 패드를 통해 외부로 출력된다.
읽기 동작시 경우 비트라인의 캐패시턴스는 세그먼트 라인의 캐패시턴스보다 작기 때문에 읽기 동작시 세그먼트 라인의 전하에 의해 메모리 셀의 데이터가 바뀌는 세컨드 페일 등을 방지하고 비트라인의 데이터를 세그먼트 라인로 효율적으로 전달하기 위한 방법이 필요하다. 또한 쓰기 동작의 경우 세그먼트 라인의 데이터를 비트라인으로 효율적으로 전달하기 위한 방법이 필요하다.
본 발명은 고전압을 내부에서 생성하지 않고 입력받아 사용함으로써 소모전력을 줄이면서 외부에서 입력받은 고전압을 이용해 비트라인의 데이터를 효과적으로 전달하는 메모리를 제공한다.
본 발명에 따른 컬럼선택신호 생성회로는 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 및 다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부를 포함할 수 있다.
또한 본 발명에 따른 반도체 장치는 제1패드로 입력되는 제1전압에 응답하여 제1전원전압을 생성하는 제1전원회로; 제2패드로 입력되는 상기 제1전압보다 레벨이 높은 제2전압에 응답하여 상기 제1내부전압보다 레벨이 높은 제2전원전압을 생성하는 제2전원회로; 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 제1전원전압을 사용하여 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 제2전원전압을 사용하여 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부를 포함할 수 있다.
또한 본 발명에 따른 반도체 장치는 제1패드로 입력되는 제1전압에 응답하여 제1전원전압을 생성하는 제1전원회로; 제2패드로 입력되는 상기 제1전압보다 레벨이 높은 제2전압에 응답하여 상기 제1내부전압보다 레벨이 높은 제2전원전압을 생성하는 제2전원회로; 상기 제1전원전압을 전원으로 사용하며 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 및 상기 제1전원전압 및 상기 제2전원전압을 사용하며 다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 상기 제2전원전압의 레벨로 활성화하는 컬럼 디코딩부를 포함할 수 있다.
또한 본 발명에 따른 반도체 장치는 하나의 워드라인에 대응하는 다수의 메모리 셀; 자신에게 대응하는 메모리 셀에서 액세스되는 데이터를 전달하는 다수의 비트라인; 선택된 비트라인의 데이터를 글로벌 버스로 전달하는 데이터 버스; 다수의 컬럼선택신호 중 자신에게 대응하는 컬럼선택신호가 활성화되면 자신에게 대응하는 비트라인과 상기 데이터 버스를 전기적으로 연결하는 다수의 컬럼선택 스위치; 및 라이트 커맨드 또는 리드 커맨드에 응답하여 상기 다수의 컬럼선택신호 중 의해 선택된 컬럼선택신호를 소정의 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼선택신호 생성부를 포함할 있다.
또한 본 발명에 따른 반도체 장치는 제1패드로 입력되는 제1전압에 응답하여 제1전원전압을 생성하는 제1전원회로; 제2패드로 입력되는 상기 제1전압보다 레벨이 높은 제2전압에 응답하여 상기 제1내부전압보다 레벨이 높은 제2전원전압을 생성하는 제2전원회로; 하나의 워드라인에 대응하는 다수의 메모리 셀; 자신에게 대응하는 메모리 셀에서 액세스되는 데이터를 전달하는 다수의 비트라인; 선택된 비트라인의 데이터를 글로벌 버스로 전달하는 데이터 버스; 다수의 컬럼선택신호 중 자신에게 대응하는 컬럼선택신호가 활성화되면 자신에게 대응하는 비트라인과 상기 데이터 버스를 전기적으로 연결하는 다수의 컬럼선택 스위치; 및 상기 제1전원전압 및 상기 제2전압을 전원으로 사용하며 라이트 커맨드 또는 리드 커맨드에 응답하여 상기 다수의 컬럼선택신호 중 의해 선택된 컬럼선택신호를 소정의 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1전원전압의 레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제2전원전압의 레벨로 활성화하는 컬럼선택신호 생성부를 포함할 수 있다.
또한 본 발명에 따른 컬럼선택신호 생성회로는 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 및 다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부를 포함할 수 있다.
또한 본 발명에 따른 반도체 장치는 제1패드로 입력되는 제1전압에 응답하여 제1전원전압을 생성하는 제1전원회로; 제2패드로 입력되는 상기 제1전압보다 레벨이 높은 제2전압에 응답하여 상기 제1내부전압보다 레벨이 높은 제2전원전압을 생성하는 제2전원회로; 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 리드 커맨드가 인가된 경우 상기 제1전원전압을 사용하여 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 라이트 커맨드가 인가된 경우 상기 제2전원전압을 사용하여 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부를 포함할 수 있다.
또한 본 발명에 따른 반도체 장치는 하나의 워드라인에 대응하는 다수의 메모리 셀; 자신에게 대응하는 메모리 셀에서 액세스되는 데이터를 전달하는 다수의 비트라인; 선택된 비트라인의 데이터를 글로벌 라인로 전달하는 데이터 라인; 다수의 컬럼선택신호 중 자신에게 대응하는 컬럼선택신호가 활성화되면 자신에게 대응하는 비트라인과 상기 데이터 라인를 전기적으로 연결하는 다수의 컬럼선택 스위치; 및 라이트 커맨드 또는 리드 커맨드에 응답하여 상기 다수의 컬럼선택신호 중 의해 선택된 컬럼선택신호를 소정의 구간 동안 활성화하되, 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼선택신호 생성부를 포함할 수 있다.
본 기술은 고전압을 외부에서 입력받아 사용하여 소모전력을 줄이고, 입력받은 고전압을 이용해 비트라인의 데이터를 전달함으로써 데이터 전달의 오류를 줄일 수 있다.
도 1은 쓰기 동작시 데이터가 메모리 셀에 입력되는 경로와 읽기 동작시 데이터가 출력되는 경로를 설명하기 위한 도면,
도 2는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면,
도 3은 도 2의 컬럼 디코딩부(240)의 구성도,
도 4는 도 3의 신호 구동부(320)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 쓰기 동작시 데이터가 메모리 셀에 입력되는 경로와 읽기 동작시 데이터가 출력되는 경로를 설명하기 위한 도면이다.
메모리 내에는 수천 만개 이상의 메모리 셀이 설계되고 있으며, 설명의 편의를 위하여 일부 메모리 셀들을 도시하고, 여기에 'CELL_0' ~ 'CELL_B'라는 도면 부호를 부여했다.
도 1을 참조하여 먼저 반도체 메모리 장치의 읽기 동작에 대해서 살펴보기로 한다.
우선, 액티브 커맨드(active command)와 함께 로우 어드레스(row address)를 디코딩하여 선택된 워드라인(Word Line, WL)이 활성화되면, 메모리 셀들(CELL_0 ~ CELL_B)의 셀 트렌지스터(cell transistor, T_0)가 턴 온(turn on)되고, 셀 커패시터(cell capacitor, C_1)와 정/부 비트라인(BL, /BL)가 전하를 공유함으로써 메모리 셀들(CELL_0 ~ CELL_B)에 저장된 데이터가 자신에게 대응하는 정/부 비트라인(BL, /BL)으로 전달된다. 전하를 공유하는 동작에 의해 메모리 셀(CELL_0 ~ CELL_B)의 데이터가 정/부 비트라인(BL, /BL)으로 전달되면, 정 비트라인(BL)과 부 비트라인(/BL)은 미소한 전위 차이를 가지게 된다. 참고로 프리차지된 정/부 비트라인(BL, /BL)의 전압은 내부전압인 코어(core) 전압의 ½ 전압 레벨을 갖는다.
이어서, 각 정/부 비트라인(BL, /BL) 쌍에 대응하는 비트라인 감지 증폭부들(bit line sense amplifier, SA_0 ~ SA_B)은 정 비트라인(BL)과 부 비트라인(/BL)의 미소한 전위 차이를 감지하여 이를 증폭한다. 더욱 자세히 살펴보면, 정 비트라인(BL)의 전위가 부 비트라인(/BL)의 전위보다 높은 경우 비트라인 감지 증폭부는 정 비트라인(BL)을 풀업 전압(RTO)으로 증폭하고, 부 비트라인(BL)은 풀다운 전압(SB)으로 증폭한다. 반대로, 비트라인 감지 증폭부는 정 비트라인(BL)의 전위가 부 비트라인(/BL)의 전위보다 낮은 경우 정 비트라인(BL)을 풀다운 전압(SB)으로 증폭하고 부 비트라인(/BL)을 풀업 전압(RTO)으로 증폭된다.
한편, 리드 커맨드와 함께 입력되는 컬럼 어드레스(column address)를 디코딩하여 다수의 컬럼선택신호(YI<0:B>) 중 선택된 컬럼선택신호가 활성화되면 다수의 컬럼선택 스위치(YISW_0 ~ YISW_B) 중 활성화된 컬럼선택신호에 대응하는 컬럼선택 스위치에 포함된 트랜지스터가 턴 온 되어, 정/부 비트라인(BL, /BL)과 정/부 세그먼트 라인(SIO, /SIO)가 전기적으로 연결된다. 따라서 정 비트라인(BL)과 정 세그먼트 라인(SIO) 사이에 전류가 흐르고, 부 비트라인(/BL)과 부 세그먼트 라인(/SIO) 사이에 전류가 흘러 정/부 비트라인(BL, /BL)의 데이터가 정/부 세그먼트 라인(SIO, /SIO)으로 전달된다.
여기서 정/부 비트라인(BL, /BL)과 정/부 세그먼트 라인(SIO, /SIO) 사이에 흐르는 전류는 컬럼 선택 스위치에 포함된 트랜지스터의 게이트(gate)와 소스(source)의 전압 차이에 따라 달라질 수 있다. 엔모스 트랜지스터의 경우 게이트와 소스의 전압차이가 엔모스 트랜지스터의 문턱전압보다 큰 경우 턴온되어 드레인과 소스 사이에 전류를 흘린다. 이때 게이트와 소스의 전압차이가 클수록 전류를 잘흘린다. 데이터 리드시 정/부 비트라인(BL, /BL)과 정/부 세그먼트 라인(SIO, /SIO) 사이에 전류가 잘 흐를수록 정/부 비트라인(BL, /BL)의 데이터가 효과적으로 세그먼트 라인(SIO, /SIO)으로 전달된다.
이어서, 입력된 컬럼 어드레스에 대응하는 로컬 스위치(CTR_IO)에 응답하여 로컬 스위치(110)의 트랜지스터가 턴 온 되고 정/부 세그먼트 라인(SIO, /SIO)과 정/부 로컬 라인(LIO, /LIO)이 전기적으로 연결된다. 따라서 위와 비슷하게, 정 세그먼트(SIO) 라인과 정 로컬라인(LIO) 사이에 전류가 흐르고, 부 세그먼트 라인(/SIO)과 부 로컬라인(/LIO) 사이에 전류가 흘러 정/부 세그먼트 라인(SIO, /SIO)의 데이터가 정/부 로컬라인(LIO, /LIO)으로 전달된다.
마지막으로, 읽기 드라이빙부(120)는 정/부 로컬라인(LIO, /LIO)을 통해 전달된 데이터에 따라 글로벌 라인(GIO)을 구동한다. 참고로 비트라인, 세그먼트 라인, 로컬라인은 정 데이터와 부 데이터를 함께 전달하지만 글로벌 라인부터는 정 데이터만을 전달한다.
결국, 다수의 메모리 셀(CELL_0 ~ CELL_B) 중 선택된 메모리 셀에 저장된 데이터는 정/부 비트라인(BL, /BL), 정/부 세그먼트 라인(SIO, /SIO), 정/부 로컬라인(LIO, /LIO) 및 글로벌 라인(GIO)을 거쳐 최종적으로 글로벌 라인(GIO)에 대응하는 해당하는 입출력 패드(도 1에 도시되지 않음)를 통해 외부로 출력된다.
한편, 쓰기 동작시 외부에서 인가되는 데이터는 읽기 동작과 반대 방향으로 전달된다. 즉, 입출력 패드를 통해 인가된 데이터는 글로벌 입출력 라인(GIO)에서 쓰기 드라이빙부(160)를 통해 정/부 로컬라인(LIO, /LIO)으로, 정/부 로컬라인(LIO, /LIO)에서 정/부 세그먼트 라인(SIO, /SIO)으로 전달된다. 그리고 정/부 세그먼트 라인(SIO, /SIO)의 데이터는 다수의 컬럼선택신호(YI<0:B>) 중 컬럼 어드레스에 의해 활성화되는 컬럼선택신호에 응답하여 턴온되는 컬럼선택 스위치에 대응하는 정/부 비트라인(BL, /BL)로 전달되고, 이렇게 전달된 데이터는 최종적으로 메모리 셀에 저장된다.
이때도 읽기 동작시와 마찬가지로 정/부 비트라인(BL, /BL)과 정/부 세그먼트 라인(SIO, /SIO) 사이에 흐르는 전류는 컬럼 선택 스위치에 포함된 트랜지스터의 게이트(gate)와 소스(source)의 전압 차이에 따라 달라질 수 있다. 엔모스 트랜지스터의 경우 게이트와 소스의 전압차이가 엔모스 트랜지스터의 문턱전압보다 큰 경우 턴온되어 드레인과 소스 사이에 전류를 흘린다. 이때 게이트와 소스의 전압차이가 클수록 전류를 잘흘린다. 데이터 리드시 정/부 비트라인(BL, /BL)과 정/부 세그먼트 라인(SIO, /SIO) 사이에 전류가 잘 흐를수록 세그먼트 라인(SIO, /SIO)의 데이터가 효과적으로 정/부 비트라인(BL, /BL)으로 전달된다.
도 2는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2에 도시된 바와 같이, 반도체 장치는 제1패드(PAD1)로 입력되는 제1전압(VDD)에 응답하여 제1전원전압(VDDI)을 생성하는 제1전원회로(210), 제2패드(PAD2)로 입력되는 제1전압(VDD)보다 레벨이 높은 제2전압(VPP)에 응답하여 제1내부전압(VDDI)보다 레벨이 높은 제2전원전압(VPPI)을 생성하는 제2전원회로(220), 라이트 커맨드(WT) 또는 리드 커맨드(RD)에 응답하여 소정의 펄스폭을 가지는 소스 신호(AYP)를 생성하는 소스신호 생성부(230), 다수의 컬럼선택신호(YI<0:B>) 중 어드레스(ADD<0:A>)에 의해 선택된 컬럼선택신호를 소스신호(AYP)의 펄스폭에 대응하는 구간 동안 활성화하되, 라이트 커맨드(WT)가 인가된 경우 제1전원전압(VDDI)을 사용하여 선택된 컬럼선택신호(AYP)를 제1레벨로 활성화하고 리드 커맨드(RD)가 인가된 경우 제2전원전압(VPPI)을 사용하여 선택된 컬럼선택신호를 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부(240)를 포함한다.
도 2를 참조하여 반도체 장치에 대해 설명한다.
반도체 장치는 제1패드(PAD1) 및 제2패드(PAD2)로 입력되는 전압을 반도체 장치 내부에서 전원전압으로 사용한다. 일반적으로 반도체 장치 외부에서 입력되는 전압은 여러 가지 노이즈 성분을 포함할 수 있으므로 반도체 장치 내부에서 전원전압으로 사용하기 위해서는 노이즈 성분을 제거하고 안정한 전압으로 만들어야 한다. 제1전원회로(210) 및 제2전원회로(220)는 제1패드(PAD1) 및 제2패드(PAD2)로 입력된 제1전압(VDD) 및 제2전압(VPP)에 포함된 노이즈를 제거하고 전압을 안정화시켜 제1전원전압(VDDI) 및 제2전원전압(VPPI)을 생성한다. 이때 제1전원회로(210) 및 제2전원회로(220)는 상술한 동작을 수행하기 위해 전압 클램핑(clamping)회로, 전압 레귤레이팅(regulating) 회로, 리저버 캐패시터(reservior capacitor) 및 ESD(Electrostatic Discharge) 회로 중 하나 이상의 회로를 포함할 수 있다.
이때 본 발명에 따른 반도체 장치는 제1전원전압(VDDI)보다 높은 레벨을 가지는 제2전원전압(VPPI)을 생성하기 위해 제1전원전압(VDDI)을 승압하는 내부전압 생성회로(전압펌프)를 사용하지 않으므로 소모 전류, 소모 전력을 줄이고, 나아가서는 내부전압 생성회로를 포함하지 않아 반도체 장치의 면적을 줄일 수 있다.
반도체 장치는 제1전원전압(VDDI) 및 제2전원전압(VPPI)을 전원으로 사용하여 컬럼선택신호(YI<0:B>)를 생성하는 컬럼선택신호 생성부(230,및 240을 포함함)를 포함한다. 컬럼선택신호 생성부(230)는 라이트 커맨드(WT) 또는 리드 커맨드(RD)에 응답하여 소스신호(AYP)를 생성하는 소스신호 생성부(230) 및 다수의 컬럼선택신호(YI<0:B>) 중 어드레스(ADD<0:A>)에 의해 선택된 컬럼선택신호를 활성화하는 컬럼 디코딩부(240)를 포함한다.
소스신호 생성부(230)는 외부에서 반도체 장치로 인가되는 외부 커맨드에 따라 쓰기 동작시 활성화되는 라이트 커맨드(WT)와 읽기 동작시 활성화되는 리드 커맨드(RD)에 응답하여 소정의 펄스 폭을 가지는 소스신호(AYP) 생성한다. 일반적으로, 소스신호(AYP)의 펄스 폭은 외부에서 입력된 클럭신호(도 1에 미도시 됨)를 기반으로 생성되며 라이트 커맨드(WT) 또는 리드 커맨드(RD)와 동일한 펄스폭을 가지거나 라이트 커맨드(WT) 또는 리드 커맨드(RD)보다 넓은 펄스폭을 가질 수 있다. 또한 소스신호(AYP)의 위상은 라이트 커맨드(WT) 또는 리드 커맨드(RD)보다 약간 지연될 수 있다. 소스신호(AYP)를 생성하는 방법에 대하여, 한국특허출원 제10-2011-0002303호(발명의 명칭: "반도체 메모리 장치 및 그 구동 방법")나 한국특허출원 제10-2010-0064103호(발명의 명칭:"반도체 메모리 장치 및 그 구동방법")(본 출원의 명세서들은 그 전체로서 본 명세서에 편입된 것으로 간주되어야 함) 등을 참조할 수 있다.
컬럼 디코딩부(240)는 다수의 컬럼선택신호(YI<0:B>)를 생성하되 어드레스(ADD<0:A>)에 의해 선택되는 컬럼선택신호를 소스신호(AYP)의 펄스폭에 대응하는 구간만큼 활성화한다. 이때 어드레스(ADD<0:A>)에 의해 선택된 컬럼선택신호의 활성화 상태의 전압레벨은 라이트 커맨드(WT) 및 리드 커맨드(RD) 중 어떤 커맨드가 인가되었는지에 따라서 결정된다. 라이트 커맨드(WT)가 인가된 경우 선택된 컬럼선택신호는 제1전원전압(VDDI)에 대응하는 제1레벨로 활성화되고, 리드 커맨드(RD)가 인가된 경우 선택된 컬럼선택신호는 제2전원전압(VPPI)에 대응하는 제1레벨보다 높은 제2레벨로 활성화된다.
도 1의 설명에서 상술한 바와 같이, 컬럼선택신호의 활성화 상태에서 전압레벨을 높일 경우 컬럼선택 스위치에 포함된 트랜지스터의 게이트 전압과 소스전압의 차이가 커져서 정/부 비트라인(BL, /BL) 및 정/부 세그먼트 라인(BL, /BL) 사이에 데이터가 더욱 잘 전달되도록 할 수 있다. 그러나 컬럼선택신호의 활성화 상태의 전압 레벨을 높이면 반도체 장치 전체적으로 더 많은 전류가 흘러 전류 소모가 증가한다는 단점이 있다. 따라서 정/부 비트라인(BL, /BL)의 데이터를 더욱 정확하게 전달해야 하는 읽기 동작시에는 컬럼선택신호의 활성화 상태의 전압레벨을 높이고, 상대적으로 데이터가 잘못 전달될 확률이 낮은 쓰기 동작의 경우 컬럼선택신호의 활성화 상태의 전압레벨을 그대로 두어 전류 소모는 최적화하면서 데이터 전달의 정확성을 높일 수 있다. 여기서 컬럼선택신호의 활성화 상태의 전압레벨은 쓰기 동작의 경우 제1전원전압(VDDI)의 전압레벨과 같고, 읽기 동작의 경우 제2전원전압(VPPI)의 전압레벨과 같다.
상술한 예에서는 읽기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 높인 경우에 대해서 설명하였으나 위와 반대로 읽기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 제1레벨로 하고, 쓰기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 제2레벨이 되도록 선택할 수 있다. 이러한 반도체 장치의 경우 컬럼 디코딩부(240)는 다수의 컬럼선택신호(YI<0:B>)를 생성하되 어드레스(ADD<0:A>)에 의해 선택되는 컬럼선택신호를 소스신호(AYP)의 펄스폭에 대응하는 구간만큼 활성화한다. 이때 어드레스(ADD<0:A>)에 의해 선택된 컬럼선택신호의 활성화 상태의 전압레벨은 라이트 커맨드(WT) 및 리드 커맨드(RD) 중 어떤 커맨드가 인가되었는지에 따라서 결정된다. 리드 커맨드(RD)가 인가된 경우 선택된 컬럼선택신호는 제1전원전압(VDDI)에 대응하는 제1레벨로 활성화되고, 라이트 커맨드(WT)가 인가된 경우 선택된 컬럼선택신호는 제2전원전압(VPPI)에 대응하는 제1레벨보다 높은 제2레벨로 활성화된다.
본 발명에 따른 반도체 장치에서 컬럼선택신호를 생성하는 컬럼선택신호 생성부(230, 240)는 읽기 동작과 쓰기 동작시 어드레스(ADD<0:A>)의 선택된 컬럼선택신호의 활성화 레벨을 달리함으로써 전류소모는 줄이면서 데이터의 정확한 전달을 할 수 있다. 컬럼선택신호 생성부(230, 240)는 독립적인 회로로 컬럼선택신호 생성회로로 지칭할 수 있다.
종래의 메모리는 일반적인 레벨을 가지는 전원전압 외에 전원전압보다 레벨이 높은 고전압을 사용해 동작하는 경우가 있다. 이러한 고전압은 메모리 외부에서 인가되는 것이 아니므로 메모리 내부에서 자체적으로 생성하여 사용한다. 이러한 고전압을 생성하기 위한 전압 생성회로는 많은 전력을 소모한다. 본 발명의 경우 고전압을 패드로부터 받아서 사용하므로 소모 전력을 줄이면서 고전압을 사용할 수 있다는 장점이 있다.
도 3은 도 2의 컬럼 디코딩부(240)의 구성도이다.
도 2에 도시된 바와 같이, 컬럼 디코딩부(240)는 다수의 예비신호(YI_PRE<0:B>)를 생성하되, 다수의 예비신호(YI_PRE<0:B>) 중 상기 어드레스(ADD<0:A>)에 의해 선택된 예비신호를 소스신호(AYP)의 펄스폭에 대응하는 구간 동안 활성화하는 신호 디코딩부(310) 및 다수의 예비신호(YI_PRE<0:B>)를 다수의 컬럼선택신호(YI<0:B>)로 전달하되, 라이트 커맨드(WT)가 인가된 경우 다수의 컬럼선택신호(YI<0:B>) 중 상기 활성화된 예비신호에 대응하는 컬럼선택신호를 제1전원전압(VDDI)으로 구동하고, 리드 커맨드(RD)가 인가된 경우 다수의 컬럼선택신호 중 상기 활성화된 예비 신호에 대응하는 컬럼선택신호를 제2전원전압(VPPI)으로 구동하는 신호 구동부(320)를 포함한다.
도 3을 참조하여 컬럼 디코딩부(240)에 대해 설명한다.
신호 디코딩부(310)는 다수의 예비신호(YI_PRE<0:B>) 중 어드레스(ADD<0:A>)에 의해 선택된 예비신호를 소스신호(AYP)의 펄스폭에 대응하는 구간 동안 활성화할 수 있다. 이때 어드레스(ADD<0:A>)는 컬럼 어드레스일 수 있고, 예비신호 소스신호(AYP)의 펄스폭과 동일한 구간 동안 활성화될 수 있다. 다수의 예비신호(YI_PRE<0:B>)의 활성화 레벨은 '하이'일수도 있고 '로우'일수도 있으며 이는 설계에 따라 달라질 수 있다. 이하에서는 다수의 예비신호(YI_PRE<0:B>)의 활성화 레벨이 '로우'인 경우에 대해 설명한다. 이때 예비신호의 '하이'상태에서의 전압레벨은 제1전원전압(VDDI)의 전압레벨과 같을 수 있다.
신호 디코딩부(310)에서 어드레스(ADD<0:A>)를 디코딩하여 다수의 예비신호(YI_PRE<0:B>) 중 활성화될 예비신호가 선택되고, 소스신호(AYP)에 의해 예비신호가 소정의 구간 동안 활성화된다. 신호 디코딩부(310)에서 생성된 다수의 예비신호(YI_PRE<0:B>)는 신호 구동부(320)로 전달된다. 이때 다수의 예비신호(YI_PRE<0:B>)는 반전되어 신호 구동부(320)로 전달될 수도 있고, 반전되지 않고 신호 구동부(320)로 전달될 수도 있다.
신호 구동부(320)는 다수의 예비신호(YI_PRE<0:B>)를 다수의 컬럼선택신호(YI<0:B>)로 전달한다. 신호 구동부(320)는 다수의 예비신호(YI_PRE<0:B>)를 반전하여 다수의 컬럼선택신호(YI<0:B>)로 전달할 수도 있고, 다수의 예비신호(YI_PRE<0:B>)를 반전하지 않고 다수의 컬럼선택신호(YI<0:B>)로 전달할 수도 있다. 이하에서는 신호 구동부(320)가 다수의 예비신호(YI_PRE<0:B>)를 반전하여 다수의 컬럼선택신호(YI<0:B>)로 전달하는 경우에 대해 설명한다.
신호 디코딩부(310)에서 생성된 다수의 예비신호(YI_PRE<0:B>) 중 어드레스(ADD<0:A>)에 의해 선택된 예비신호는 '로우'로 활성화된 상태이며 따라서 신호 구동부(320)는 다수의 컬럼선택신호 중 선택된 예비신호에 대응하는 컬럼선택신호를 '하이'로 활성화한다. 이때 컬럼선택신호의 '하이'의 전압레벨은 쓰기 동작의 경우 제1전원전압(VDDI)의 전압레벨(제1레벨)과 같고 읽기 동작의 경우 '하이'의 전압레벨은 제2전원전압(VPPI)의 전압레벨(제2레벨)과 같다. 이러한 동작을 위해 신호 구동부(320)는 라이트 커맨드(WT)가 인가되면 다수의 컬럼선택신호(YI<0:B>) 중 선택된 예비신호에 대응하는 컬럼선택신호를 제1전원전압(VDDI)로 구동하고, 리드 커맨드(RD)가 인가되면 다수의 컬럼선택신호(YI<0:B>) 중 선택된 예비신호에 대응하는 컬럼선택신호를 제2전원전압(VPPI)로 구동한다.
상술한 예에서는 읽기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 높인 경우에 대해서 설명하였으나 위와 반대로 읽기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 제1레벨로 하고, 쓰기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 제2레벨이 되도록 선택할 수 있다. 이러한 경우 신호 구동부(320)는 다수의 컬럼선택신호 중 선택된 예비신호에 대응하는 컬럼선택신호를 '하이'로 활성화한다. 이때 컬럼선택신호의 '하이'의 전압레벨은 읽기 동작의 경우 제1전원전압(VDDI)의 전압레벨(제1레벨)과 같고 쓰기 동작의 경우 '하이'의 전압레벨은 제2전원전압(VPPI)의 전압레벨(제2레벨)과 같다. 이러한 동작을 위해 신호 구동부(320)는 리드 커맨드(RD)가 인가되면 다수의 컬럼선택신호(YI<0:B>) 중 선택된 예비신호에 대응하는 컬럼선택신호를 제1전원전압(VDDI)로 구동하고, 라이트 커맨드(WT)가 인가되면 다수의 컬럼선택신호(YI<0:B>) 중 선택된 예비신호에 대응하는 컬럼선택신호를 제2전원전압(VPPI)로 구동한다.
도 4는 도 3의 신호 구동부(320)의 구성도이다.
도 4에 도시된 바와 같이, 신호 구동부(320)는 전원전압단(PWNO)과 기저전압단(403) 사이에 연결되며 다수의 예비신호(YI_PRE<0:B>) 중 자신에게 대응하는 예비신호를 다수의 컬럼선택신호(YI<0:B>) 중 하나로 구동하는 다수의 단위 구동부(DRV_0 ~ DRV_B) 및 라이트 커맨드(WT)가 인가된 경우 전원전압단(PWNO)에 제1전원전압(VDDI)이 인가되도록 하고, 리드 커맨드(RD)가 인가된 경우 전원전압단(PWNO)에 제2전원전압(VPPI)이 인가되도록 하는 전압 선택부(410)를 포함한다.
도 4를 참조하여 신호 구동부(320)에 대해 설명한다.
전압 선택부(410)는 다수의 구동부(DRV_0 ~ DRV_B)에 전원전압을 공급하는 전원전압단(PWNO)에 공급될 전원전압을 선택한다. 더욱 자세히 살펴보면 전압 선택부(410)는 라이트 커맨드(WT)가 인가된 경우 전원전압단(PWNO)에 제1전원전압(VDDI)가 인가되도록 하고, 리드 커맨드(RD)가 인가된 경우 전원전압(PWNO)에 제2전원전압(VPPI)가 인가되도록 한다.
이러한 동작을 위해 전압 선택부(410)는 라이트 커맨드(WT) 및 리드 커맨드(RD)에 응답하여 선택신호(SEL)를 생성하는 선택신호 생성부(411) 및 2개의 피모스 트랜지스터(P1, P2)를 포함할 수 있다. 선택신호 생성부(411)는 라이트 커맨드(WT)에 응답하여 선택신호(SEL)를 '로우'로 만든다. '로우'인 선택신호(SEL)는 반전되지 않고 양단이 각각 제1전원전압 공급단(401)과 전원전압단(PWNO)에 연결된 제1피모스 트랜지스터(P1)의 게이트로 입력되고, 반전되어 양단이 각각 제2전원전압 공급단(402)과 전원전압단(PWNO)에 연결된 제2피모스 트랜지스터(P2)의 게이트로 입력된다. 따라서 제1피모스 트랜지스터(P1)는 턴온되고 제2피모스 트랜지스터(P2)는 턴오프되어 전원전압단(PWNO)에는 제1전원전압(VDDI)이 인가된다. 선택신호 생성부(411)는 리드 커맨드(RD)에 응답하여 선택신호(SEL)를 '하이'로 만든다. 이때는 위와 반대로 제1피모스 트랜지스터(P1)가 턴오프되고 제2피모스 트랜지스터(P2)가 턴온되어 전원전압단(PWNO)에 제2전원전압(VPPI)이 인가된다.
다수의 단위 구동부(DRV_0 ~ DRV_B)는 자신에게 대응하는 예비신호에 응답하여 자신에게 대응하는 컬럼선택신호를 구동한다. 각각의 단위 구동부는 예비신호를 입력으로하고 컬럼선택신호를 출력으로 하는 인버터(inverter)일 수 있다.
단위 구동부가 컬럼선택신호를 활성화 상태(도 4의 경우 '하이')로 구동하는 경우 출력노드를 전원전압단(PWNO)으로 공급되는 전원전압으로 구동하는데 전원전압은 쓰기 동작시 제1전원전압(VDDI)이되고, 읽기 동작시 제2전원전압(VPPI)이 된다. 따라서 각 단위 구동부는 컬럼선택신호를 '하이'로 구동할 때 쓰기 동작시 제1전원전압(VDDI)으로 구동하고, 읽기 동작시 제2전원전압(VPPI)으로 구동한다. 따라서 활성화 상태의 컬럼선택신호의 전압레벨은 쓰기 동작시 제1전원전압(VDDI)의 전압레벨과 같아지고, 읽기 동작시 제2전원전압(VPPI)의 전압레벨과 같아진다. 반면에 단위 구동부가 컬럼선택신호를 비활성화 상태(도 4의 경우 '로우')로 구동하는 경우 출력노드를 기저전압단(403)으로 공급되는 기저전압으로 구동하는데 기저전압의 레벨을 일정하므로 쓰기 동작이나 읽기 동작에 관계없이 컬럼선택신호의 비활성화 상태의 전압레벨은 기저전압의 전압레벨로 동일하다.
상술한 예에서는 읽기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 높인 경우에 대해서 설명하였으나 위와 반대로 읽기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 제1레벨로 하고, 쓰기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 제2레벨이 되도록 선택할 수 있다. 이러한 경우 선택신호 생성부(411)는 리드 커맨드(RD)에 응답하여 선택신호(SEL)를 '로우'로 만든다. '로우'인 선택신호(SEL)는 반전되지 않고 양단이 각각 제1전원전압 공급단(401)과 전원전압단(PWNO)에 연결된 제1피모스 트랜지스터(P1)의 게이트로 입력되고, 반전되어 양단이 각각 제2전원전압 공급단(402)과 전원전압단(PWNO)에 연결된 제2피모스 트랜지스터(P2)의 게이트로 입력된다. 따라서 제1피모스 트랜지스터(P1)는 턴온되고 제2피모스 트랜지스터(P2)는 턴오프되어 전원전압단(PWNO)에는 제1전원전압(VDDI)이 인가된다. 선택신호 생성부(411)는 라이트 커맨드(WT)에 응답하여 선택신호(SEL)를 '하이'로 만든다. 이때는 위와 반대로 제1피모스 트랜지스터(P1)가 턴오프되고 제2피모스 트랜지스터(P2)가 턴온되어 전원전압단(PWNO)에 제2전원전압(VPPI)이 인가된다.
도 1 및 도 2를 다시 참조하며 본 발명에 따른 반도체 장치에 대해 설명한다.
도 1 및 도 2에 도시된 바와 같이, 반도체 장치는 반도체 장치는 제1패드(PAD1)로 입력되는 제1전압(VDD)에 응답하여 제1전원전압(VDDI)을 생성하는 제1전원회로(210), 제2패드(PAD2)로 입력되는 제1전압(VDD)보다 레벨이 높은 제2전압(VPP)에 응답하여 제1내부전압(VDDI)보다 레벨이 높은 제2전원전압(VPPI)을 생성하는 제2전원회로(220), 하나의 워드라인(WL)에 대응하는 다수의 메모리 셀(CELL_0 ~ CELL_B), 자신에게 대응하는 메모리 셀에서 액세스되는 데이터를 전달하는 다수의 비트라인(BL, /BL), 선택된 비트라인의 데이터를 글로벌 라인(GIO)로 전달하는 데이터 라인(SIO, /SIO 및 LIO, /LIO), 다수의 컬럼선택신호 (YI<0:B>)중 자신에게 대응하는 컬럼선택신호가 활성화되면 자신에게 대응하는 비트라인과 데이터 라인를 전기적으로 연결하는 다수의 컬럼선택 스위치(YISW_0 ~ YISW_B) 및 라이트 커맨드(WT) 또는 리드 커맨드(RD)에 응답하여 다수의 컬럼선택신호(YI<0:B>) 중 선택된 컬럼선택신호를 소정의 구간 동안 활성화하되, 라이트 커맨드(WT)가 인가된 경우 선택된 컬럼선택신호를 제1레벨로 활성화하고 리드 커맨드(RD)가 인가된 경우 선택된 컬럼선택신호를 제1레벨보다 높은 제2레벨로 활성화하는 컬럼선택신호 생성부(230 및 240을 포함함)를 포함한다.
이때 위와 반대로 읽기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 제1레벨로 하고, 쓰기 동작시 컬럼선택신호의 활성화 상태의 전압레벨을 제2레벨이 되도록 선택할 수도 있다.
반도체 장치의 각 구성의 동작은 도 1 내지 도 4의 설명에서 상술한 바와 동일하다.
도 1 내지 도 4에서는 선택된 컬럼선택신호의 활성화 상태의 전압레벨이 쓰기 동작의 경우 제1전원전압(VDDI)의 전압레벨이고, 읽기 동작의 경우 제2전원전압(VPPI)의 전압레벨인 경우에 대해서 설명하였으나 쓰기 동작 및 읽기 동작의 경우 모두 제2전원전압(VPPI)이 되도록 반도체 장치를 구성할 수도 있다. 이러한 경우 도 3 및 도 4의 신호 구동부(320)는 전원전압단(PWNO)에 제2전원전압(VPPI)을 인가하면 되며 도 4에서 선택신호 생성부(411)는 필요하지 않다. 상술한 실시예에서는 컬럼선택 스위치가 엔모스 트랜지스터를 포함하는 경우에 대해 설명하였으나 컬럼선택 스위치가 피모스 트랜지스터를 포함하도록 구성될 수도 있다. 이러한 경우 쓰기 동작시 어드레스(ADD<0:A>)에 의해 선택된 컬럼선택신호는 기저전압의 전압레벨로 활성화되고, 읽기 동작시 선택된 컬럼선택신호는 기저전압(또는 접지전압)보다 낮은 전압레벨로 활성화되도록 하거나 쓰기 동작 및 읽기 동작시에 모두 접지전압보다 낮은 전압레벨로 활성화되도록 할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (17)

  1. 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 및
    다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부
    를 포함하는 컬럼선택신호 생성회로.
  2. 제 1항에 있어서,
    상기 컬럼 디코딩부는
    다수의 예비신호를 생성하되, 상기 다수의 예비신호 중 상기 어드레스에 의해 선택된 예비신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하는 신호 디코딩부; 및
    상기 다수의 예비신호를 상기 다수의 컬럼선택신호로 전달하되, 상기 라이트 커맨드가 인가된 경우 상기 다수의 컬럼선택신호 중 상기 활성화된 예비신호에 대응하는 컬럼선택신호를 상기 제1레벨의 제1전원전압으로 구동하고, 상기 리드 커맨드가 인가된 경우 상기 다수의 컬럼선택신호 중 상기 활성화된 예비 신호에 대응하는 컬럼선택신호를 상기 제2레벨의 제2전원전압으로 구동하는 신호 구동부
    를 포함하는 컬럼선택신호 생성회로.
  3. 제 2항에 있어서,
    상기 신호 구동부는
    전원전압단과 기저전압단 사이에 연결되며 상기 다수의 예비신호 중 자신에게 대응하는 예비신호를 상기 다수의 컬럼선택신호 중 하나로 구동하는 다수의 단위 구동부;
    상기 라이트 커맨드가 인가된 경우 상기 전원전압단에 상기 제1전원전압이 인가되도록 하고, 상기 리드 커맨드가 인가된 경우 상기 전원전압단에 상기 제2전원전압이 인가되도록 하는 전압 선택부
    를 포함하는 컬럼선택신호 생성회로.
  4. 제1패드로 입력되는 제1전압에 응답하여 제1전원전압을 생성하는 제1전원회로;
    제2패드로 입력되는 상기 제1전압보다 레벨이 높은 제2전압에 응답하여 상기 제1내부전압보다 레벨이 높은 제2전원전압을 생성하는 제2전원회로;
    라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부;
    다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 제1전원전압을 사용하여 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 제2전원전압을 사용하여 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부
    를 포함하는 반도체 장치.
  5. 제 4항에 있어서,
    상기 컬럼 디코딩부는
    다수의 예비신호를 생성하되, 상기 다수의 예비신호 중 상기 어드레스에 의해 선택된 예비신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하는 신호 디코딩부; 및
    상기 다수의 예비신호를 상기 다수의 컬럼선택신호로 전달하되, 상기 라이트 커맨드가 인가된 경우 상기 다수의 컬럼선택신호 중 상기 활성화된 예비신호에 대응하는 컬럼선택신호를 상기 제1전원전압으로 구동하고, 상기 리드 커맨드가 인가된 경우 상기 다수의 컬럼선택신호 중 상기 활성화된 예비 신호에 대응하는 컬럼선택신호를 상기 제2전원전압으로 구동하는 신호 구동부
    를 포함하는 반도체 장치.
  6. 제 5항에 있어서,
    상기 신호 구동부는
    전원전압단과 기저전압단 사이에 연결되며 상기 다수의 예비신호 중 자신에게 대응하는 예비신호를 상기 다수의 컬럼선택신호 중 하나로 구동하는 다수의 단위 구동부;
    상기 라이트 커맨드가 인가된 경우 상기 전원전압단에 상기 제1전원전압이 인가되도록 하고, 상기 리드 커맨드가 인가된 경우 상기 전원전압단에 상기 제2전원전압이 인가되도록 하는 전압 선택부
    를 포함하는 반도체 장치.
  7. 제1패드로 입력되는 제1전압에 응답하여 제1전원전압을 생성하는 제1전원회로;
    제2패드로 입력되는 상기 제1전압보다 레벨이 높은 제2전압에 응답하여 상기 제1내부전압보다 레벨이 높은 제2전원전압을 생성하는 제2전원회로;
    상기 제1전원전압을 전원으로 사용하며 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 및
    상기 제1전원전압 및 상기 제2전원전압을 사용하며 다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 상기 제2전원전압의 레벨로 활성화하는 컬럼 디코딩부
    를 포함하는 반도체 장치.
  8. 제 7항에 있어서,
    상기 컬럼 디코딩부는
    다수의 예비신호를 생성하되, 상기 다수의 예비신호 중 상기 어드레스에 의해 선택된 예비신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하는 신호 디코딩부; 및
    상기 다수의 예비신호를 상기 다수의 컬럼선택신호로 전달하되, 상기 다수의 컬럼선택신호 중 상기 활성화된 예비신호에 대응하는 컬럼선택신호를 상기 제2전원전압으로 구동하는 신호 구동부
    를 포함하는 반도체 장치.
  9. 제 8항에 있어서,
    상기 신호 구동부는
    제2전원전압이 인가되는 전원전압단과 기저전압단 사이에 연결되며 상기 다수의 예비신호 중 자신에게 대응하는 예비신호를 상기 다수의 컬럼선택신호 중 하나로 구동하는 다수의 단위 구동부
    를 포함하는 반도체 장치.
  10. 하나의 워드라인에 대응하는 다수의 메모리 셀;
    자신에게 대응하는 메모리 셀에서 액세스되는 데이터를 전달하는 다수의 비트라인;
    선택된 비트라인의 데이터를 글로벌 라인로 전달하는 데이터 라인;
    다수의 컬럼선택신호 중 자신에게 대응하는 컬럼선택신호가 활성화되면 자신에게 대응하는 비트라인과 상기 데이터 라인를 전기적으로 연결하는 다수의 컬럼선택 스위치; 및
    라이트 커맨드 또는 리드 커맨드에 응답하여 상기 다수의 컬럼선택신호 중 의해 선택된 컬럼선택신호를 소정의 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼선택신호 생성부
    를 포함하는 반도체 장치.
  11. 제 10항에 있어서,
    상기 컬럼선택신호 생성부는
    상기 라이트 커맨드 또는 상기 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 및
    다수의 컬럼선택신호 중 어드레스에 응답하여 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부
    를 포함하는 반도체 장치.
  12. 제1패드로 입력되는 제1전압에 응답하여 제1전원전압을 생성하는 제1전원회로;
    제2패드로 입력되는 상기 제1전압보다 레벨이 높은 제2전압에 응답하여 상기 제1내부전압보다 레벨이 높은 제2전원전압을 생성하는 제2전원회로;
    하나의 워드라인에 대응하는 다수의 메모리 셀;
    자신에게 대응하는 메모리 셀에서 액세스되는 데이터를 전달하는 다수의 비트라인;
    선택된 비트라인의 데이터를 글로벌 라인로 전달하는 데이터 라인;
    다수의 컬럼선택신호 중 자신에게 대응하는 컬럼선택신호가 활성화되면 자신에게 대응하는 비트라인과 상기 데이터 라인를 전기적으로 연결하는 다수의 컬럼선택 스위치; 및
    상기 제1전원전압 및 상기 제2전압을 전원으로 사용하며 라이트 커맨드 또는 리드 커맨드에 응답하여 상기 다수의 컬럼선택신호 중 의해 선택된 컬럼선택신호를 소정의 구간 동안 활성화하되, 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1전원전압의 레벨로 활성화하고 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제2전원전압의 레벨로 활성화하는 컬럼선택신호 생성부
    를 포함하는 반도체 장치.
  13. 라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부; 및
    다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부
    를 포함하는 컬럼선택신호 생성회로.
  14. 제 13항에 있어서,
    상기 컬럼 디코딩부는
    다수의 예비신호를 생성하되, 상기 다수의 예비신호 중 상기 어드레스에 의해 선택된 예비신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하는 신호 디코딩부; 및
    상기 다수의 예비신호를 상기 다수의 컬럼선택신호로 전달하되, 상기 리드 커맨드가 인가된 경우 상기 다수의 컬럼선택신호 중 상기 활성화된 예비신호에 대응하는 컬럼선택신호를 상기 제1레벨의 제1전원전압으로 구동하고, 상기 라이트 커맨드가 인가된 경우 상기 다수의 컬럼선택신호 중 상기 활성화된 예비 신호에 대응하는 컬럼선택신호를 상기 제2레벨의 제2전원전압으로 구동하는 신호 구동부
    를 포함하는 컬럼선택신호 생성회로.
  15. 제 2항에 있어서,
    상기 신호 구동부는
    전원전압단과 기저전압단 사이에 연결되며 상기 다수의 예비신호 중 자신에게 대응하는 예비신호를 상기 다수의 컬럼선택신호 중 하나로 구동하는 다수의 단위 구동부;
    상기 리드 커맨드가 인가된 경우 상기 전원전압단에 상기 제1전원전압이 인가되도록 하고, 상기 라이트 커맨드가 인가된 경우 상기 전원전압단에 상기 제2전원전압이 인가되도록 하는 전압 선택부
    를 포함하는 컬럼선택신호 생성회로.
  16. 제1패드로 입력되는 제1전압에 응답하여 제1전원전압을 생성하는 제1전원회로;
    제2패드로 입력되는 상기 제1전압보다 레벨이 높은 제2전압에 응답하여 상기 제1내부전압보다 레벨이 높은 제2전원전압을 생성하는 제2전원회로;
    라이트 커맨드 또는 리드 커맨드에 응답하여 소정의 펄스폭을 가지는 소스 신호를 생성하는 소스신호 생성부;
    다수의 컬럼선택신호 중 어드레스에 의해 선택된 컬럼선택신호를 상기 소스신호의 펄스폭에 대응하는 구간 동안 활성화하되, 상기 리드 커맨드가 인가된 경우 상기 제1전원전압을 사용하여 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 라이트 커맨드가 인가된 경우 상기 제2전원전압을 사용하여 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼 디코딩부
    를 포함하는 반도체 장치.
  17. 하나의 워드라인에 대응하는 다수의 메모리 셀;
    자신에게 대응하는 메모리 셀에서 액세스되는 데이터를 전달하는 다수의 비트라인;
    선택된 비트라인의 데이터를 글로벌 라인로 전달하는 데이터 라인;
    다수의 컬럼선택신호 중 자신에게 대응하는 컬럼선택신호가 활성화되면 자신에게 대응하는 비트라인과 상기 데이터 라인를 전기적으로 연결하는 다수의 컬럼선택 스위치; 및
    라이트 커맨드 또는 리드 커맨드에 응답하여 상기 다수의 컬럼선택신호 중 의해 선택된 컬럼선택신호를 소정의 구간 동안 활성화하되, 상기 리드 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 제1레벨로 활성화하고 상기 라이트 커맨드가 인가된 경우 상기 선택된 컬럼선택신호를 상기 제1레벨보다 높은 제2레벨로 활성화하는 컬럼선택신호 생성부
    를 포함하는 반도체 장치.
KR1020120069693A 2012-06-28 2012-06-28 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치 KR20140002897A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120069693A KR20140002897A (ko) 2012-06-28 2012-06-28 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120069693A KR20140002897A (ko) 2012-06-28 2012-06-28 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20140002897A true KR20140002897A (ko) 2014-01-09

Family

ID=50139622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120069693A KR20140002897A (ko) 2012-06-28 2012-06-28 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치

Country Status (1)

Country Link
KR (1) KR20140002897A (ko)

Similar Documents

Publication Publication Date Title
US5859799A (en) Semiconductor memory device including internal power supply circuit generating a plurality of internal power supply voltages at different levels
US8779800B2 (en) Control signal generation circuit and sense amplifier circuit using the same
JP2007012244A (ja) 半導体メモリ装置のレイテンシ制御回路
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
JP2003258624A (ja) 入力バッファ回路及び半導体記憶装置
US20070195624A1 (en) Sense amplifier control circuit and semiconductor device using the same
TWI654616B (zh) 輸入緩衝電路
KR100700331B1 (ko) 셀프 리프레쉬 전류 제어 장치
US7532530B2 (en) Semiconductor memory device
US6304494B1 (en) Semiconductor device with decreased power consumption
US9136844B2 (en) Semiconductor device having level shifter
JP2011090750A (ja) 半導体装置及びその制御方法
KR20150080998A (ko) 셀프 바이어스 버퍼 회로 및 이를 포함하는 메모리 장치
KR100924331B1 (ko) 반도체 메모리 소자의 센스앰프 전원 공급 회로
KR100294450B1 (ko) 반도체메모리장치의어레이내부전원전압발생회로
CN116264091A (zh) 半导体器件
US8913452B2 (en) Semiconductor device and semiconductor memory device
US20080225610A1 (en) Write driver of semiconductor memory device and driving method thereof
KR100571645B1 (ko) 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치
JP2011096324A (ja) 半導体装置及びその制御方法
JP2007134037A (ja) 半導体メモリ装置
KR20140002897A (ko) 컬럼선택신호 생성회로 및 이를 포함하는 반도체 장치
JP2007293933A (ja) 半導体記憶装置
JP2005032404A (ja) 半導体記憶装置、半導体集積回路装置、および携帯機器
KR101052928B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination