KR100772721B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR100772721B1
KR100772721B1 KR1020060049003A KR20060049003A KR100772721B1 KR 100772721 B1 KR100772721 B1 KR 100772721B1 KR 1020060049003 A KR1020060049003 A KR 1020060049003A KR 20060049003 A KR20060049003 A KR 20060049003A KR 100772721 B1 KR100772721 B1 KR 100772721B1
Authority
KR
South Korea
Prior art keywords
input
driving
output
driver
output line
Prior art date
Application number
KR1020060049003A
Other languages
English (en)
Other versions
KR20070036632A (ko
Inventor
김동근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to TW095134511A priority Critical patent/TWI310566B/zh
Priority to US11/528,521 priority patent/US7532530B2/en
Publication of KR20070036632A publication Critical patent/KR20070036632A/ko
Application granted granted Critical
Publication of KR100772721B1 publication Critical patent/KR100772721B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 구동력을 향상시킨 반도체 메모리 장치의 라이트드라이버를 제공하기 위하여, 한 쌍의 비트라인에 연결된 비트라인감지증폭기, 제1 스위치에 의해 상기 비트라인과 연결된 한 쌍의 세그먼트입/출력라인, 제2 스위치에 의해 상기 세그먼트입/출력라인과 연결된 한 쌍의 로컬입/출력라인 및 글로벌입/출력라인의 라이트데이터를 상기 로컬입/출력라인으로 드라이빙할 때, 일정구간에서 오버드라이빙을 수행하는 라이트드라이버를 포함하는 반도체 메모리 장치를 제공한다.
세그먼트 입/출력 라인, 로컬 입/출력 라인, 글로벌 입/출력 라인, 비트라인 감지증폭기, 라이트 드라이버

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
도 1은 일반적인 반도체 메모리 장치를 나타낸 블록도.
도 2는 종래기술에 따른 도 1의 라이트드라이버를 나타낸 회로도.
도 3은 본 발명의 일실시예에 따른 도 1의 라이트드라이버의 개념도.
도 4는 도 3의 라이트드라이버를 더욱 자세하게 설명하기 위한 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
301 : 제1 구동제어부 303 : 제2 구동제어부
305 : 제1 구동부 307 : 제2 구동부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 메모리 장치의 라이트드라이버에 관한 것이다.
도 1은 일반적인 반도체 메모리 장치를 나타낸 블록도이다.
도 1을 참조하면, 복수개의 단위메모리셀(memory cell)을 포함하는 셀어레이(107, cell array), 비트라인(BL, BLb)에 인가된 데이터(전하)를 증폭하기 위한 비트라인 감지증폭기(109), 비트라인(BL, BLb)과 세그먼트 입/출력 라인(SIO, SIOb)을 연결하는 YI트랜지스터(YIT), 세크먼트 입/출력 라인(SIO, SIOb)과 로컬 입/출력 라인(LIO, LIOb)을 연결하는 SIO트랜지스터(SIOT), 단위메모리셀로부터 외부로 출력되는 데이터를 증폭시키기 위한 데이터버스감지증폭기(105, DBSA), 외부로부터 단위메모리셀로 입력되는 데이터를 라이트(write)하기 위한 라이트드라이버(103, WDRV), 라이트드라이버(103, WDRV)와 데이터버스감지증폭기(105, DBSA)와 연결되어 데이터를 전달하는 글로벌 입/출력 라인(GIO) 및 글로벌 입/출력 라인(GIO)에 연결되어 외부와 데이터를 주고 받는 입/출력 패드(101)를 구비한다.
이렇게 구비된 반도체 메모리 장치는 리드/라이트 동작을 수행하는데, 우선 라이트 동작은, 입/출력 패드(101)에 입력된 라이트데이터가 글로벌 입/출력 라인(GIO)을 거쳐 라이트 드라이버(103, WDRV)에 전송된다. 이후, 라이트데이터는 로컬 입/출력 라인(LIO, LIOb)을 겨쳐 세그먼트 입/출력 라인(SIO, SIOb)에 전송된다. 이어서, 라이트데이터는 YI트랜지스터(YIT)에 의해 비트라인(BL, BLb)으로 전송되어 최종적으로 단위메모리셀에 쓰여지게된다.
계속해서, 리드 동작은 라이트 동작의 역순으로 진행되되, 라이트드라이버(103) 대신 데이터버스감지증폭기(105, DBSA)에 의해 데이터가 패드(101)에 전달된다.
여기서, 외부로부터 인가되는 라이트데이터를 단위메모리셀에 라이트(write) 하기 위해 구비된 라이트드라이버(103)에 대해 설명하면 하기와 같다.
도 2는 종래기술에 따른 도 1의 라이트드라이버(103)를 나타낸 회로도이다.
도 2를 참조하면, 라이트드라이버(103)는 글로벌 입/출력 라인(GIO)에 래치(latch)된 라이트데이터의 논리레벨과 로컬 입/출력 라인(LIO, LIOb)을 리셋시키기 위한 로컬 입/출력 라인 리셋신호(LIORSTb)와 라이트드라이버(103)의 인에이블신호(BWEN)에 의해 제어되는 제1 구동제어부(201)과 제2 구동제어부(203), 제1 구동제어부(201)과 제2 구동제어부(203)의 출력신호를 입력으로 하여 코어전압(VCORE) 또는 접지전압(VSS)으로 로컬 입/출력 라인(LIO, LIOb)을 구동하는 제1 구동부(205)와 제2 구동부(207)를 구비한다.
여기서, 라이트데이터의 논리레벨이 하이인 것을 가정하여 간략하게 동작을 설명하면, 우선, 로컬 입/출력 라인 리셋신호(LIORSTb)가 논리레벨 하이로 비활성화되어 로컬 입/출력 라인(LIO, LIOb)의 전압레벨을 일치시키기 위한 이퀄라이저(미도시)를 디스에이블 시킴에 따라 로컬 입/출력 라인(LIO, LIOb)이 각각 격리된다. 그리고, 라이트드라이버(103)의 인에블신호(BWEN)가 논리레벨 하이로 활성화되어 라이트드라이버(103)를 구동시킨다.
이때, 글로벌 입/출력 라인 래치(GIO_latch)에서 논리레벨 하이인 출력신호즉, 논리레벨 하이인 라이트데이터가 출력되는데, 이는 제1 구동제어부(201)에 입력된다. 이에 따라 PU0단이 논리레벨 하이가 된다. 그리고, PU0단의 신호가 제2 구동부(207)의 제1 풀업트랜지스터(P4)를 구동시켜 로컬 입/출력 라인(LIOb)을 코어 전압(VCORE)으로 구동시킨다.
이어서, 글로벌 입/출력 라인 래치(GIO_latch)에서 논리레벨 로우인 출력 신호 즉, 논리레벨 로우인 라이트데이터가 출력되면, 이는 제2 구동제어부(203)에 입력되고, 이에따라 PD0단이 논리레벨 하이가 된다. 그리고, PD0단의 신호가 제1 구동부(205)의 제2 풀업트랜지스터(P2)를 구동시켜 로컬 입/출력 라인(LIO)을 코어 전압(VCORE)으로 구동시킨다.
이와 같은 단계를 수행하여, 로컬 입/출력 라인(LIO, LIOb)에 전위차가 인가되고, 이 전위차는 세그먼트 입/출력 라인(SIO, SIOb)을 통해 비트라인(BL, BLb)으로 전달된다.
이때, 라이트드라이버(103)에 의해 전달된 전압레벨이 비트라인(BL, BLb)의 전압레벨과 같은 경우는 전술한 방식으로도 구동상에 문제가 없으나, 비트라인(BL, BLb)과 반대인 경우는 복수의 비트라인감지증폭기{도 1의 (109)}의 래치트랜지스터의 구동력으로 비트라인(BL, BLb)의 전압 레벨을 반전시키고 있다.
그리고, 현재의 반도체 메모리 장치의 용량이 증가함에 따라 로컬 입/출력 라인(LIO, LIOb)의 길이가 길어지게 되고, 이에 따라 비트라인 감지증폭기로 충분한 전압 레벨을 전달시키기에 많은 시간이 소요된다. 따라서, 상기 시간을 확보하기 위해 로컬 입/출력 라인(LIO, LIOb)에서 비트라인(BL, BLb)으로의 데이터 전송을 제어하는 YI트랜지스터{도 1의 (YIT)}의 구동 시간이 증가되어야 하는 문제점이 발생된다.
또한, 비트라인(BL, BLb)의 캐패시턴스와 메모리셀과 비트라인(BL, BLb)에 각각 접속되는 스토리지노드의 저항까지 포함하면, 실제 메모리셀에 전달되는 시간 또한 길어지게 되어 데이터가 메모리셀에 쓰여지는 시간이 더욱 증가된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 구동력을 향상시킨 반도체 메모리 장치의 라이트드라이버를 제공하는 것을 제1 목적으로 한다.
그리고, YI트랜지스터의 인에이블 시간을 감소시킨 반도체 메모리 장치의 라이트드라이버를 제공하는 것을 제2 목적으로 한다.
또한, 라이트데이터 전달의 용이성을 향상시키는 반도체 메모리 장치의 라이트드라이버를 제공하는 것을 제3 목적으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따르면, 한 쌍의 비트라인에 연결된 비트라인감지증폭기, 제1 스위치에 의해 상기 비트라인과 연결된 한 쌍의 세그먼트입/출력라인, 제2 스위치에 의해 상기 세그먼트입/출력라인과 연결된 한 쌍의 로컬입/출력라인 및 글로벌입/출력라인의 라이트데이터를 상기 로컬입/출력라인으로 드라이빙할 때, 일정구간에서 오버드라이빙을 수행하는 라이트드라이버를 포함하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 도 1의 라이트드라이버(103)의 개념도이다.
도 3을 참조하면, 라이트드라이버(103)는 로컬 입/출력 라인(LIO)을 구동시키기 위한 제1 풀업구동부(403), 로컬 입/출력 라인(LIOb)을 구동시키기 위한 제2 풀업구동부(405), 라이트데이터(data)에 응답하여 제1 풀업구동부(403)와 제2 풀업구동부(405)를 제어하기 위한 구동제어부(401, IN)를 구비한다.
여기서 본 발명의 특징이 되는 부분은 제1 풀업구동부(403)와 제2 풀업구동부(405)에 있는데, 이를 설명하면, 제1 풀업구동부(403)에 구비되어 로컬 입/출력 라인(LIO)을 오버드라이빙 전압으로 구동시키기 위한 제1 오버드라이버(407, OVD1)와 제2 풀업구동부(405)에 구비되어 로컬 입/출력 라인(LIOb)을 오버드라이빙 전압으로 구동시키기 위한 제2 오버드라이버(411, OVD2)이다. 그리고, 제1 오버드라이버(407)와 제2 오버드라이버(411)와 함께 구비되는 제1 노멀드라이버(409, ND1)와 제2 노멀드라이버(413, ND2)는 일반적으로 각각 로컬 입/출력 라인(LIO)과 로컬 입/출력 라인(LIOb)을 노멀드라이빙 전압으로 구동하기 위한 드라이버이다. 또한, 오버드라이빙 전압은 전원전압(VDD)이고, 노멀드라이빙 전압은 코어전압(VCORE)이다.
이러한 라이트드라이버(103)의 개념을 바탕으로 각 구성요소를 회로적으로 구비한 회로도는 하기와 같다.
도 4는 도 3의 라이트드라이버(103)를 더욱 자세하게 설명하기 위한 회로도이다.
도 4를 참조하면, 라이트드라이버(103)는 글로벌 입/출력 라인(GIO)에 래치(latch)된 라이트데이터의 논리레벨과 로컬 입/출력 라인(LIO, LIOb)의 리셋신호인 로컬 입/출력 라인 리셋신호(LIORSTb)와 라이트드라이버(103)의 인에이블신호(BWEN)에 의해 제어되는 제1 구동제어부(301)와 제2 구동제어부(303), 제1 구동제어부(301)의 출력신호와 라이트드라이버(103)의 인에이블신호(BWEN)에 의해 제어받아 로컬 입/출력 라인(LIOb)을 전원전압(VDD) 또는 코어전압(VCORE)으로 구동시키기 위한 제2 구동부(307), 제2 구동제어부(303)의 출력신호와 라이트드라이버(103)의 인에이블신호(BWEN)에 의해 제어받아 로컬 입/출력 라인(LIO)을 전원전압(VDD) 또는 코어전압(VCORE)으로 구동시키기 위한 제1 구동부(305)를 구비한다.
여기서, 제1 구동부(305)와 제2 구동부(307)는 각각 로컬 입/출력 라인(LIO, LIOb)을 접지전압(VSS)으로 구동시키기 위한 풀다운드라이버(N9, N12)를 구비한다.
각 구성요소를 더욱 자세하게 설명하면 하기와 같다.
제1 구동부(305)는 라이트드라이버(103)의 인이에블신호(BWEN)를 반전시키는 제1 인버터(INV1), 제1 인버터(INV1)의 출력신호와 제2 구동제어부(303)의 출력신호를 입력으로 하여 제1 노멀드라이버(P7)를 구동시키는 제2 낸드게이트(NAND2), 라이트드라이버(103)의 인에이블신호(BWEN)와 제2 구동제어부(303)의 출력신호를 입력으로 하여 제1 오버드라이버(P6)를 구동시키는 제1 낸드게이트(NAND1)로 구현할 수 있다.
이어서, 제2 구동부(307)는 라이트드라이버(103)의 인이에블신호(BWEN)를 반전시키는 제2 인버터(INV2), 제2 인버터(INV2)의 출력신호와 제1 구동제어부(301) 의 출력신호를 입력으로 하여 제2 노멀드라이버(P10)를 구동시키는 제4 낸드게이트(NAND4), 라이트드라이버(103)의 인에이블신호(BWEN)와 제1 구동제어부(301)의 출력신호를 입력으로 하여 제2 오버드라이버(P9)를 구동시키는 제3 낸드게이트(NAND3)으로 구현할 수 있다.
그리고, 제1 구동제어부(301)는 로컬 입/출력 라인 리셋신호(LIORSTb)를 게이트 입력으로 하는 제1 피모스 트랜지스터(P5), 라이트드라이버(103)의 인에이블신호(BWEN)를 게이트 입력으로 하는 제1 엔모스 트랜지스터(N7), 글로벌 입/출력 라인 래치회로(GIO_latch)의 출력신호를 게이트 입력으로 하는 제2 엔모스 트랜지스터(N8) 및 제1 피모스 트랜지스터(P5)와 제1 엔모스 트랜지스터(N7)의 출력신호를 래치하는 제1 래치회로로 구현할 수 있다.
그리고, 제2 구동제어부(303)는 로컬 입/출력 라인 리셋신호(LIORSTb)를 게이트 입력으로 하는 제2 피모스 트랜지스터(P8), 라이트드라이버(103)의 인에이블신호(BWEN)를 게이트 입력으로 하는 제3 엔모스 트랜지스터(N10), 반전된 글로벌 입/출력 라인 래치회로(GIO_latch)의 출력신호를 게이트 입력으로 하는 제4 엔모스 트랜지스터(N11) 및 제2 피모스 트랜지스터(P8)와 제3 엔모스 트랜지스터(N10)의 출력신호를 래치하는 제2 래치회로로 구현할 수 있다.
이와 같이 구비된 라이트드라이버(103)의 동작을 간략하게 설명하면, 글로벌 입/출력 라인(GIO)에 데이터가 전달되고, 이를 라이트(write)하라는 라이트커맨드가 입력되면, 우선 로컬 입/출력 라인 리셋신호(LIORSTb)의 논리레벨이 하이(high)가 된다. 이에 따라 로컬 입/출력 라인(LIO, LIOb)이 서로 격리되고, 상기 라이트 드라이버(103)를 동작 시키기 위한 라이트드라이버(103)의 인에이블신호(BWEN)의 논리레벨이 하이가 된다. 동시에 글로벌 입/출력 라인(GIO)에 전달된 라이트데이터의 논리레벨에 따라 제1 구동제어부(301) 또는 제2 구동제어부(303)가 인에이블된다.
이때, 라이트데이터의 논리레벨이 하이라 가정하면, 제1 구동제어부(301)가 인에이블되어 PD단의 논리레벨이 하이가 된다. 이에 따라 제1 구동부(305)의 풀다운드라이버(N9)가 구동되어 로컬 입/출력 라인(LIO)을 접지전압(VSS)으로 구동시키게된다.
그리고, 제2 구동부(307)에서 라이트드라이버(103)의 인에이블신호(BWEN)와 PD단의 신호를 조합하여 로컬 입/출력 라인(LIOb)을 전원전압(VDD) 또는 코어전압(VCORE)으로 구동시키는데, 라이트드라이버(103)의 인에이블신호(BWEN)의 활성화 구간이 전원전압(VDD)으로 로컬 입/출력 라인(LIOb)을 구동하는 구간이되고, 이후 라이트드라이버(103)의 인에이블신호(BWEN)의 비활성화 구간이 코어전압(VC0RE)으로 로컬 입/출력 라인(LIOb)을 구동하는 구간이된다.
이때, 라이트드라이버(103)의 인에이블신호(BWEN)는 로컬 입/출력 라인 리셋신호(LIORSTb)의 펄스 폭 내에 존재하고, 제1 구동제어부(301)와 제2 구동제어부(303)의 래치회로의 래치 동작구간보다 넓지 않다.
이어서, 라이트데이터의 논리레벨이 로우라 가정하면, 제2 구동제어부(303)가 인에이블되어 PU단의 논리레벨이 하이가 된다. 이에 따라 제2 구동부(307)의 풀다운드라이버(N12)가 구동되어 로컬 입/출력 라인(LIOb)을 접지전압(VSS)으로 구동 시킨다.
그리고, 제1 구동부(305)에서 라이트드라이버(103)의 인에이블신호(BWEN)와 PU단의 신호가 조합되어, 라이트드라이버(103)의 인에이블신호(BWEN)의 논리레벨에 따라 로컬 입/출력 라인(LIO)을 전원전압(VDD) 또는 코어전압(VCORE)으로 구동시키는데, 라이트드라이버(103)의 인에이블신호(BWEN)의 활성화 구간이 전원전압(VDD)으로 로컬 입/출력 라인(LIOb)을 구동하는 구간이되고, 이후 라이트드라이버(103)의 인에이블신호(BWEN)의 비활성화 구간이 코어전압(VC0RE)으로 로컬 입/출력 라인(LIO)을 구동하는 구간이된다.
이때, 라이트드라이버(103)의 인에이블신호(BWEN)는 로컬 입/출력 라인 리셋신호(LIORSTb)의 펄스 폭 내에 존재하고, 제1 구동제어부(301)와 제2 구동제어부(303)의 래치회로의 래치 동작구간보다 넓지 않다.
전술한 바와 같이, 라이트드라이버(103)으로 라이트데이터를 로컬 입/출력 라인(LIO, LIOb)에 전달함에 있어서 본 발명에서는, 라이트드라이버(103) 구동시, 비트라인감지증폭기의 구동전압인 코어전압(VCORE)보다 높은 전압레벨인 전원전압(VDD)으로 소정의 시간 만큼 로컬 입/출력 라인(LIO, LIOb)을 구동시킴으로써, 로컬 입/출력 라인(LIO, LIOb)을 거쳐 라이트데이터가 비트라인 감지증폭기에 보다 빠르게 전달되도록 한다.
즉, 종래기술에서 로컬 입/출력 라인(LIO, LIOb)의 길이가 길어지게 되어 비트라인감지증폭기로 충분한 전압레벨(라이트데이터)을 전달시키기에 많은 시간이 소요되는 문제점을, 본 발명에서는 라이트드라이버(103)의 구동력을 향상(초반 구 동구간을 전원전압으로 구동시켜)시켜 이와 같은 문제점을 해결하는 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 사용된 로직의 종류 및 배치는 입력신호 및 출력 신호가 모두 하이 액티브 신호인 경우를 일례로 들어 구현한 것이므로, 신호의 액티브 극성이 바뀌면 로직의 구현예 역시 변화될 수 밖에 없으며, 이러한 구현예는 경우의 수가 너무나 방대하고, 또한 그 구현예의 변화가 본 발명이 속하는 기술분아에서 통상의 지식을 가진 자에게 있어 기술적으로 쉽게 유추될 수 있는 사항이므로 각각의 경우에 대해 직접적으로 언급하지는 않기로 한다.
또한, 전술한 실시예에서 제1 구동부(305) 및 제2 구동부(307)는 복수의 논리회로로 구현하는 경우를 일례로 들어 설명하였으나, 이 역시 하나의 구현예에 지나지 않는다.
이상에서 살펴본 바와 같이, 본 발명은 라이트드라이버의 구동력을 향상시켜 비트라인으로의 라이트데이터 전달의 용이성 및 비트라인감지증폭기의 구동력 향상이라는 효과를 획득한다.
또한, 세크먼드 입/출력 라인과 비트라인간의 데이터 전송을 제어하는 YI트랜지스터의 인에이블 시간을 감소시킬 수 있고, tWR(write recovery time)을 감소시킬 수 있어, 반도체 메모리 장치의 스피드가 향상되는 효과를 얻는다.

Claims (8)

  1. 한 쌍의 비트라인에 연결된 비트라인감지증폭기;
    제1 스위치에 의해 상기 비트라인과 연결된 한 쌍의 세그먼트입/출력라인;
    제2 스위치에 의해 상기 세그먼트입/출력라인과 연결된 한 쌍의 로컬입/출력라인; 및
    글로벌입/출력라인의 라이트데이터를 상기 로컬입/출력라인으로 드라이빙할 때, 일정구간에서 오버드라이빙을 수행하는 라이트드라이버
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 오버드라이빙은 상기 비트라인감지증폭기의 최고치 전압(코어전압)보다 높은 전압레벨을 갖는 구동전압(전원전압)으로 상기 로컬입/출력라인을 구동하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 라이트드라이버는 상기 오버드라이빙 동작이후, 상기 로컬입/출력라인을 코어전압으로 구동하는 노멀드라이빙 동작을 수행하는 것을 특징으로 하는 반도 체 메모리 장치.
  4. 제3항에 있어서,
    상기 라이트드라이버는,
    상기 라이트데이터의 논리레벨과 로컬입/출력라인 리셋신호와 라이트드라이버 인에이블신호에 의해 제어되는 제1 구동제어부와 제2 구동제어부;
    상기 제1 구동제어부의 출력신호와 라이트드라이버 인에이블신호에 의해 제어받아 로컬입/출력라인(LIOb)을 전원전압 또는 코어전압으로 구동시키기 위한 제2 구동부;
    상기 제2 구동제어부의 출력신호와 라이트드라이버 인에이블신호에 의해 제어받아 로컬입/출력라인(LIO)을 전원전압 또는 코어전압으로 구동시키기 위한 제1 구동부
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 제1 구동부는,
    상기 로컬입/출력라인(LIO)을 전원전압으로 구동하기 위한 제1 노멀드라이버;
    상기 로컬입/출력라인(LIO)을 코어전압으로 구동하기 위한 제1 오버드라이버;
    상기 라이트드라이버 인이에블신호를 반전시키는 제1 인버터;
    상기 제1 인버터의 출력신호와 상기 제2 구동제어부의 출력신호를 입력으로 하여 상기 제1 노멀드라이버를 구동시키는 제2 낸드게이트; 및
    상기 라이트드라이버의 인에이블신호와 상기 제2 구동제어부의 출력신호를 입력으로 하여 상기 제1 오버드라이버를 구동시키는 제1 낸드게이트
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제4항에 있어서,
    상기 제2 구동부는,
    상기 로컬입/출력라인(LIOb)을 전원전압으로 구동하기 위한 제2 노멀드라이버;
    상기 로컬입/출력라인(LIOb)을 코어전압으로 구동하기 위한 제2 오버드라이버;
    상기 라이트드라이버 인이에블신호를 반전시키는 제2 인버터;
    상기 제2 인버터의 출력신호와 상기 제1 구동제어부의 출력신호를 입력으로 하여 상기 제2 노멀드라이버를 구동시키는 제4 낸드게이트; 및
    상기 라이트드라이버 인에이블신호와 상기 제1 구동제어부의 출력신호를 입 력으로 하여 상기 제2 오버드라이버를 구동시키는 제3 낸드게이트
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 제1 구동제어부는,
    상기 로컬입/출력라인 리셋신호를 게이트 입력으로 하는 제1 피모스 트랜지스터;
    상기 라이트드라이버 인에이블신호를 게이트 입력으로 하는 제1 엔모스 트랜지스터;
    상기 라이트데이터를 게이트 입력으로 하는 제2 엔모스 트랜지스터; 및
    상기 제1 피모스 트랜지스터와 제1 엔모스 트랜지스터의 출력신호를 래치하는 제1 래치회로
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6항에 있어서,
    상기 제2 구동제어부는,
    상기 로컬입/출력라인 리셋신호를 게이트 입력으로 하는 제2 피모스 트랜지스터;
    상기 라이트드라이버 인에이블신호를 게이트 입력으로 하는 제3 엔모스 트랜지스터;
    상기 라이트데이터을 게이트 입력으로 하는 제4 엔모스 트랜지스터; 및
    상기 제2 피모스 트랜지스터와 제3 엔모스 트랜지스터의 출력신호를 래치하는 제2 래치회로
    를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020060049003A 2005-09-29 2006-05-30 반도체 메모리 장치 KR100772721B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095134511A TWI310566B (en) 2005-09-29 2006-09-19 Semiconductor memory device
US11/528,521 US7532530B2 (en) 2005-09-29 2006-09-28 Semiconductor memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050091545 2005-09-29
KR1020050091545 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036632A KR20070036632A (ko) 2007-04-03
KR100772721B1 true KR100772721B1 (ko) 2007-11-02

Family

ID=37959249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049003A KR100772721B1 (ko) 2005-09-29 2006-05-30 반도체 메모리 장치

Country Status (3)

Country Link
KR (1) KR100772721B1 (ko)
CN (1) CN100580807C (ko)
TW (1) TWI310566B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939118B1 (ko) * 2008-06-30 2010-01-28 주식회사 하이닉스반도체 상 변화 메모리 소자의 쓰기 드라이버
JP5760829B2 (ja) * 2011-08-09 2015-08-12 富士通セミコンダクター株式会社 スタティックｒａｍ
KR101882854B1 (ko) * 2011-12-21 2018-07-31 에스케이하이닉스 주식회사 데이터 전달회로 및 이를 포함하는 반도체 메모리 장치
KR102166731B1 (ko) * 2013-05-31 2020-10-16 에스케이하이닉스 주식회사 데이터 전달회로 및 이를 포함하는 메모리

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032394A (ko) * 2000-10-25 2002-05-03 박종섭 반도체 메모리 소자 및 그의 쓰기 구동 방법
KR20040102238A (ko) * 2003-05-27 2004-12-04 삼성전자주식회사 개선된 라이트 드라이버를 갖는 반도체 메모리 장치
KR20050041055A (ko) * 2003-10-29 2005-05-04 주식회사 하이닉스반도체 반도체 메모리 장치의 라이트 드라이버

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032394A (ko) * 2000-10-25 2002-05-03 박종섭 반도체 메모리 소자 및 그의 쓰기 구동 방법
KR20040102238A (ko) * 2003-05-27 2004-12-04 삼성전자주식회사 개선된 라이트 드라이버를 갖는 반도체 메모리 장치
KR20050041055A (ko) * 2003-10-29 2005-05-04 주식회사 하이닉스반도체 반도체 메모리 장치의 라이트 드라이버

Also Published As

Publication number Publication date
TWI310566B (en) 2009-06-01
TW200717537A (en) 2007-05-01
CN100580807C (zh) 2010-01-13
KR20070036632A (ko) 2007-04-03
CN1941187A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
US6172918B1 (en) Semiconductor memory device allowing high-speed operation of internal data buses
KR101053532B1 (ko) 반도체 메모리 장치 및 비트라인 감지증폭회로 구동방법
JP4982686B2 (ja) 半導体メモリ素子のオーバードライバ制御信号の生成回路
CN108109650B (zh) 半导体器件、包括其的半导体系统及读取和写入操作方法
KR100599213B1 (ko) 입출력 라인 프리차지 회로, 이를 구비한 반도체 메모리장치, 및 입출력 라인 프리차지 방법
KR100295048B1 (ko) 기입시간을최소화하는메모리장치및데이터기입방법
KR100772721B1 (ko) 반도체 메모리 장치
US7532530B2 (en) Semiconductor memory device
US7535777B2 (en) Driving signal generator for bit line sense amplifier driver
KR100306511B1 (ko) 반도체기억장치
KR20010048993A (ko) 반도체 메모리 장치의 프리페치/리스토어 방법 및 그 회로
KR100195633B1 (ko) 출력하한값에 대한 리미트기능을 갖는 증폭회로 및 상보형 증폭 회로
JPH09106680A (ja) 半導体メモリ装置
KR100322535B1 (ko) 소비전력을 최소화하는 메모리 장치 및 이를 이용한 데이터 기입 및 독출방법
KR0184480B1 (ko) 반도체 메모리 장치의 데이타 출력 버퍼 제어회로
KR100772561B1 (ko) 반도체 메모리 장치 및 비트라인감지증폭기드라이버드라이빙신호 생성회로
KR101024136B1 (ko) 반도체 메모리 장치의 글로벌 입출력 라인 드라이버
KR20100043490A (ko) 반도체 메모리 장치의 프리차지 제어 회로 및 프리차지 제어 방법
KR100356795B1 (ko) 라이트 드라이버 회로를 가지는 에스램
KR100818096B1 (ko) 라이트 드라이버 제어 회로를 포함하는 반도체 메모리 장치및 라이트 드라이버 제어 방법
KR100743621B1 (ko) 저 전력용 감지증폭기
KR100808599B1 (ko) 데이터 입출력 제어 회로
KR20010005089A (ko) 고속동작의 반도체메모리장치
KR20020025501A (ko) 반도체 메모리의 데이터 라이트 회로
KR100571641B1 (ko) 라이트 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 12