KR100939118B1 - 상 변화 메모리 소자의 쓰기 드라이버 - Google Patents

상 변화 메모리 소자의 쓰기 드라이버 Download PDF

Info

Publication number
KR100939118B1
KR100939118B1 KR1020080063153A KR20080063153A KR100939118B1 KR 100939118 B1 KR100939118 B1 KR 100939118B1 KR 1020080063153 A KR1020080063153 A KR 1020080063153A KR 20080063153 A KR20080063153 A KR 20080063153A KR 100939118 B1 KR100939118 B1 KR 100939118B1
Authority
KR
South Korea
Prior art keywords
control voltage
current
phase change
driving
memory cell
Prior art date
Application number
KR1020080063153A
Other languages
English (en)
Other versions
KR20100003054A (ko
Inventor
이종성
김택승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080063153A priority Critical patent/KR100939118B1/ko
Publication of KR20100003054A publication Critical patent/KR20100003054A/ko
Application granted granted Critical
Publication of KR100939118B1 publication Critical patent/KR100939118B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상 변화 메모리 셀에 제1 및 제2 동작제어신호에 대응하는 메인 동작전류를 공급해 주기 위한 메인 드라이빙수단과, 활성화신호에 응답하여 상기 상 변화 메모리 셀에 상기 제1 및 제2 동작제어신호에 대응하는 추가 동작전류를 추가로 공급해 주기 위한 보조 드라이빙수단을 구비하는 상 변화 메모리 소자의 쓰기 드라이버를 제공한다.
PRAM, 상 변화 물질, 동작전류

Description

상 변화 메모리 소자의 쓰기 드라이버{WRITE DRIVER OF PHASE CHANGE MEMORY DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 비휘발성 메모리, 특히 상 변화 물질(phase change material)을 이용한 상 변화 메모리 소자와 그의 구동 방법에 관한 것이다.
일반적으로, PRAM(Phase Ramdom Access Memory)을 비롯한 반도체 메모리 소자는 휘발성 메모리 소자인 DRAM(Dynamic Ramdom Access Memory)과 대비되는 비휘발성 메모리 소자로 분류되며, DRAM 에 비하여 전력소모가 더 적은 것을 특징으로 한다. 이러한 PRAM, 즉 상 변화 메모리 소자는 데이터를 저장하기 위한 단위 메모리 셀로서 상 변화 물질을 구비한다. 널리 알려진 상 변화 물질로는 게르마뉴(Ge), 안티몬(Sb), 및 텔루늄(Te)의 화합물인 GST(Ge-Sb-Te)가 있다. 이러한 상 변화 물질은 가해지는 열에 의하여 2 개의 안정된 상태로 전이된다. 즉, 비 정질 상태(amorphous state) 및 결정 상태(crystalline state)를 갖는다.
여기서, 비 정질 상태는 상 변화 물질을 용융온도(melting temperature)에 근접한 온도에서 짧은 시간 동안 가열한 후에 급격히 냉각시켜 주면 전이되는 상태이다. 이와 달리 결정 상태는 용융온도에 비하여 낮은 결정화 온도에서 장시간 동안 가열한 후에 서서히 냉각시켜 주면 전이되는 상태이다. 여기서, 비 정질 상태의 상 변화 물질은 결정 상태의 상 변화 물질에 비하여 높은 비저항을 갖게 된다. 단위 메모리 셀은 이러한 상 변화 물질의 성질을 이용하여 논리'로우(low)'의 데이터와 논리'하이(high)'의 데이터를 표현한다. 즉, 상 변화 물질은 전이 상태에 따라 비저항 상태가 달라져 상 변화 물질을 통해 흐르는 전류량이 달라진다. 때문에 이를 감지하여 단위 메모리 셀에 저장된 데이터를 판별할 수 있다. 일반적으로 비 정질 상태를 리셋(reset) 상태라 하며, 논리'하이' 데이터에 대응된다. 이와 반대로 결정를 셋(set) 상태라 하며, 논리'로우' 데이터에 대응된다.
상 변화 물질을 용융시키기 위해서는 상당히 높은 고온이 필요하며, 이를 위하여 공급되는 열로서 주울 열(Joule heat)을 사용한다. 다시 말하면, 상 변화 물질과 연결된 전극에 전류를 공급하여 전극으로부터 주울 열을 발생시키고, 이를 상 변화 물질에 공급한다. 즉, 공급되는 전류량에 따라 상 변화 물질에 공급되는 열의 온도가 달라지고, 상 변화 물질의 상태가 달라진다.
한편, 고집적화 상 변화 메모리 소자의 개발시 가장 중요한 사항 중 하나는 상 변화 물질과 연결된 전극에 공급되는 전류 즉, 동작전류를 확보하는 것이다. 요즈음에는 이를 위하여 상 변화 메모리 소자의 스위칭 소자로 PN 다이오드(PN diode)를 사용하고 있다. PN 다이오드는 MOS(Metal Oxide Semiconductor) 트랜지스 터 또는 바이폴라(bipolar) 트랜지스터에 비하여 동작전류를 효율적으로 높일 수 있으며, 집적도를 향상시켜 줄 수 있다.
도 1 은 일반적인 상 변화 메모리 소자의 쓰기 동작에 관련된 일부 구성을 설명하기 위한 도면이다.
도 1 을 참조하면, 상 변화 메모리 소자는 다수의 단위 메모리 셀(110)과, 다수의 쓰기드라이빙부(130), 및 다수의 스위칭부(150)를 구비한다. 설명의 편의를 위하여 다수의 단위 메모리 셀(110) 중 하나의 단위 메모리 셀(112)에 대응되는 쓰기 드라이빙부(132)와, 스위칭부(152)를 대표로 설명하기로 한다.
단위 메모리 셀(112)은 비트라인(Bit Line, BL)을 통해 인가되는 동작전류(I_WR)에 대응하는 데이터를 저장하기 위한 것으로, 상 변화 물질로 구성된 저항(R)과 PN 다이오드(D)를 구비한다. 상 변화 물질로 구성된 저항(R)은 동작전류(I_WR)에 따라 비정질 상태 또는 결정 상태로 전이된다.
쓰기 드라이빙부(132)는 단위 메모리 셀(112)에 동작전류(I_WR)를 공급해 준다. 여기서, 쓰기 드라이빙부(132)는 구동전원전압(V_WR)을 인가받는다. 이에 대한 보다 자세한 회로 구성 및 동작 설명은 도 2 를 통해 살펴보기로 한다.
스위칭부(152)는 스위칭 제어신호(CTR_SW)에 응답하여 쓰기 드라이빙부(132)에서 출력되는 동작전류(I_WR)를 비트라인(BL)을 통해 단위 메모리 셀(112)에 공급하기 위한 것으로, 비트라인(BL)과 쓰기 드라이빙부(132)의 출력단 사이에 소오스-드레인이 연결되고 스위칭 제어신호(CTR_SW)를 게이트로 입력받는 NMOS 트랜지스터를 구비한다.
이하, 상 변화 메모리 소자의 간단한 쓰기 동작을 살펴보기로 한다.
우선, 스위칭 제어신호(CTR_SW)가 활성화되면 스위칭부(152)의 NMOS 트랜지스터가 턴 온(turn on)되어, 쓰기 드라이빙부(132)의 출력단과 비트라인(BL)이 연결된다. 이때, 쓰기 드라이빙부(132)는 저장하고자 하는 데이터에 대응하는 동작전류(I_WR)를 단위 메모리 셀(112)에 공급해주고, 단위 메모리 셀(112)은 공급받은 동작전류(I_WR)에 따라 해당하는 데이터를 저장하게 된다.
도 2 는 도 1 의 쓰기 드라이빙부(132)를 설명하기 위한 회로도이다.
도 2 를 참조하면, 쓰기 드라이빙부(132)는 셋 제어전압 생성부(210)와, 리셋 제어전압 생성부(230), 및 드라이빙부(250)를 구비한다.
셋 제어전압 생성부(210)는 셋 동작제어신호(SET)에 응답하여 셋 동작에 대응하는 구동전류 제어전압(V_CTR)을 생성한다. 여기서, 셋 동작은 도 1 의 단위 메모리 셀(112)을 셋 상태로 만들어 주기 위한 동작이다. 리셋 제어전압 생성부(230)는 리셋 동작제어신호(RST)에 응답하여 리셋 동작에 대응하는 구동전류 제어전압(V_CTR)을 생성한다. 여기서, 리셋 동작은 도 1 의 단위 메모리 셀(112)을 리셋 상태로 만들어 주기 위한 동작이다. 드라이빙부(250)는 구동전류 제어전압(V_CTR)에 대응하는 동작전류(I_WR)를 출력한다.
다시 도 1 과 도 2 를 통해 쓰기 드라이빙부(132)의 간단한 회로 동작 설명을 살펴보기로 한다.
우선, 단위 메모리 셀(112)의 셋 동작을 알아보기로 한다. 셋 동작제어신호(SET)가 활성화되면, 구동전류 제어전압(V_CTR)은 그에 대응하는 전압 레벨과 활 성화 폭을 가진다. 이에 따라 드라이빙부(250)는 구동전류 제어전압(V_CTR)에 대응하는 동작전류(I_WR)를 출력한다. 단위 메모리 셀(112)은 이 동작전류(I_WR)에 응답하여 셋 상태로 전이된다.
다음으로, 단위 메모리 셀(112)의 리셋 동작을 알아보기로 한다. 리셋 동작제어신호(RST)가 활성화되면, 구동전류 제어전압(V_CTR)은 그에 대응하는 전압 레벨과 활성화 폭을 가진다. 이에 따라 드라이빙부(250)는 구동전류 제어전압(V_CTR)에 대응하는 동작전류(I_WR)를 출력한다. 단위 메모리 셀(112)은 이 동작전류(I_WR)에 응답하여 리셋 상태로 전이된다.
이렇듯, 단위 메모리 셀(112)은 공급받은 동작전류(I_WR)에 대응하여 셋 또는 리셋 상태로 전이된다. 때문에, 쓰기 드라이빙부(132)는 셋 동작제어신호(SET)와 리셋 동작제어신호(RST)에 대응하여 목표로 하는 동작전류(I_WR)가 흐를 수 있도록 설계된다. 하지만, 단위 메모리 셀(112)의 경우 공정, 전압, 온도(Process, Voltage, Temperature)에 따라 셋 상태 또는 리셋 상태로 전이되는데 필요로 하는 동작전류(I_WR)가 달라질 수 있다. 이는 셋 상태 또는 리셋 상태에 대응하여 목표로 하는 동작전류(I_WR)가 쓰기 드라이빙부(132)에서 출력되더라도, 단위 메모리 셀(112)은 이를 공급받아 원하는 상태로 전이되지 않을 수 있음을 의미한다. 즉, 원하는 데이터 쓰기 동작을 수행하지 못하는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 단위 메모리 셀에 공급되는 동작전류를 추가로 공급해 줄 수 있는 상 변화 메모리 소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 상 변화 메모리 소자의 쓰기 드라이버는 상 변화 메모리 셀에 제1 및 제2 동작제어신호에 대응하는 메인 동작전류를 공급해 주기 위한 메인 드라이빙수단과, 활성화신호에 응답하여 상기 상 변화 메모리 셀에 상기 제1 및 제2 동작제어신호에 대응하는 추가 동작전류를 추가로 공급해 주기 위한 보조 드라이빙수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 상 변화 메모리 소자의 쓰기 드라이버는 상 변화 메모리 셀의 상태를 결정하기 위한 제1 및 제2 동작제어신호에 응답하여 구동전류 제어전압를 생성하기 위한 제어전압 생성수단; 상기 제어전압 생성수단과 전류 미러 구조를 가지며, 상기 상 변화 메모리 셀에 상기 구동전류 제어전압에 대응하는 메인 동작전류를 공급해 주기 위한 메인 드라이빙수단; 및 상기 제어전압 생성수단과 전류 미러 구조를 가지며, 활성화신호에 응답하여 상기 상 변화 메모리 셀에 상기 구동전류 제어전압에 대응하는 추가 동작전류를 추가로 공급해 주기 위한 보조 드라이빙수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 상 변화 메모리 소자의 구동 방법은 상 변화 메모리 셀에 제1 및 제2 동작제어신호에 대응하는 목표 동작전류를 공급하여 해당하는 상태 전이 정상 유무를 판단하는 테스트 단계; 상기 테스트 단계의 결과를 토대로 활성화신호를 활성화시키는 단계; 및 상기 활성화신호에 응답하여 상기 상 변화 메모리 셀에 상기 제1 및 제2 동작제어신호에 대응하는 메인 동작전류 및 추가 동작전류를 공급하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 상 변화 메모리 소자의 쓰기 드라이버는 상 변화 메모리 셀의 상태를 결정하기 위한 제1 및 제2 동작제어신호에 응답하여 구동전류 제어전압를 생성하기 위한 제어전압 생성수단과, 상기 상 변화 메모리 셀에 상기 구동전류 제어전압에 대응하는 메인 동작전류를 공급하거나, 활성화신호에 응답하여 상기 메인 동작전류보다 많은 동작전류를 공급하기 위한 드라이빙수단을 구비한다.
기존의 상 변화 메모리 소자의 단위 메모리 셀은 공정, 전압, 온도에 따라 셋 상태 또는 리셋 상태로 전이하는데 필요로 하는 동작전류가 달라질 수 있기 때문에, 원하는 데이터를 저장하지 못하는 문제점이 발생한다. 본 발명은 이와 같은 문제점을 방지하기 위하여 단위 메모리 셀에 동작전류를 추가로 공급할 수 있다. 때문에, 단위 메모리 셀에 원하는 데이터를 안정적으로 저장할 수 있다.
본 발명은 단위 메모리 셀에서 필요로 하는 동작전류를 충분히 공급해 줌으로써, 단위 메모리 셀에 원하는 데이터를 안정적으로 저장할 수 있는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3 은 본 발명에 따른 쓰기드라이빙부를 설명하기 위한 회로도이다. 참고로, 본 발명에 따른 쓰기드라이빙부는 도 1 의 쓰기드라이빙부를 개선한 것이기 때문에 도 1 과 도 3 을 참조하여 설명하기로 한다.
도 3 을 참조하면, 본 발명에 따른 쓰기드라이빙부는 제어전압 생성부(310)와, 메인 드라이빙부(330), 및 보조 드라이빙부(350)를 구비할 수 있다.
제어전압 생성부(310)는 셋 동작제어신호(SET)와 리셋 동작제어신호(RST)에 응답하여 구동전류 제어전압(V_CTR)을 생성하기 위한 것으로, 셋 제어전압 생성부(312)와, 리셋 제어전압 생성부(314)를 구비할 수 있다. 여기서, 셋 동작제어신호(SET)는 도 1 의 단위 메모리 셀(112)을 셋 상태로 전이시켜 주기 위한 신호이고, 리셋 동작제어신호(RST)는 단위 메모리 셀(112)을 리셋 상태로 전이시켜 주기 위한 신호이다.
우선, 셋 제어전압 생성부(312)는 셋 동작제어신호(SET)에 대응하는 구동전 류 제어전압(V_CTR)을 생성하기 위한 것으로, 셋 제어전압 출력부(312A)와, 셋 제어전압 제어부(312B)를 구비할 수 있다.
셋 제어전압 출력부(312A)는 셋 제어전압 제어부(312B)의 제어에 따라 구동전류 제어전압(V_CTR)을 출력하기 위한 것으로, 구동전원전압(V_WR)을 인가받아 구동전류 제어전압(V_CTR)을 출력하는 PMOS 타입의 제1 다이오드(DI1)를 구비할 수 있다. 그리고, 셋 제어전압 제어부(312B)는 셋 동작제어신호(SET)에 응답하여 구동전류 제어전압(V_CTR)의 활성화 폭 및 전압 레벨을 제어하기 위한 것으로, 제1 다이오드(DI1)의 출력단과 접지전압단(VSS) 사이에 소오스-드레인 경로가 형성되고 셋 동작제어신호(SET)를 게이트로 입력받는 제1 NMOS 트랜지스터(NM1)를 구비할 수 있다. 설명의 편의를 위하여 셋 동작제어신호(SET)에 응답하여 생성되는 구동전류 제어전압(V_CTR)을 '셋 구동전류 제어전압'이라 칭하기로 한다.
다음으로, 리셋 제어전압 생성부(314)는 리셋 동작제어신호(RST)에 대응하는 구동전류 제어전압(V_CTR)을 생성하기 위한 것으로, 리셋 제어전압 출력부(314A)와, 리셋 제어전압 제어부(314B)를 구비할 수 있다.
리셋 제어전압 출력부(314A)는 리셋 제어전압 제어부(314B)의 제어에 따라 구동전류 제어전압(V_CTR)을 출력하기 위한 것으로, 구동전원전압(V_WR)을 인가받아 구동전류 제어전압(V_CTR)을 출력하는 PMOS 타입의 제2 다이오드(DI2)를 구비할 수 있다. 그리고, 리셋 제어전압 제어부(314B)는 리셋 동작제어신호(RST)에 응답하여 구동전류 제어전압(V_CTR)의 활성화 폭 및 전압레벨을 제어하기 위한 것으로, 제2 다이오드(DI2)의 출력단과 접지전압단(VSS) 사이에 소오스-드레인 경로가 형성 되고 리셋 동작제어신호(RST)를 게이트로 입력받는 제2 NMOS 트랜지스터(NM2)를 구비할 수 있다. 마찬가지로 설명의 편의를 위하여 리셋 동작제어신호(RST)에 응답하여 생성되는 구동전류 제어전압(V_CTR)을 '리셋 구동전류 제어전압'이라 칭하기로 한다.
여기서, 셋 동작제어신호(SET)와 리셋 동작제어신호(RST)의 활성화 폭은 서로 다를 수 있으며, 셋 동작제어신호(SET)를 입력받는 제1 NMOS 트랜지스터(NM1)와 리셋 동작제어신호(RST)를 입력받는 제2 NMOS 트랜지스터(NM2)의 사이즈(size)도 다를 수 있다. 때문에, 셋 동작제어신호(SET)의 제어를 받아 생성되는 셋 구동전류 제어전압과 리셋 동작제어신호(RST)의 제어를 받아 생성되는 리셋 구동전류 제어전압은 서로 다른 활성화 폭과 서로 다른 전압 레벨을 가지게 된다. 여기서는 셋 구동전류 제어전압이 리셋 구동전류 제어전압보다 낮은 전압레벨을 가지며, 넓은 활성화 폭을 가지는 것이 바람직하다.
한편, 메인 드라이빙부(330)는 단위 메모리 셀(112)에 구동전류 제어전압(V_CTR)에 대응하는 메인 동작전류(I1)를 공급해 주기 위한 것으로, 구동전원전압(V_WR)과 동작전류(I_WR)가 출력되는 출력단 사이에 소오스-드레인 경로가 형성되고 구동전류 제어전압(V_CTR)을 게이트로 입력받는 제1 PMOS 트랜지스터(PM1)를 구비할 수 있다. 메인 드라이빙부(330)는 제어전압 생성부(310)의 셋 제어전압 생성부(312)와 리셋 제어전압 생성부(314) 각각과 전류 미러(current mirror) 구조를 가지기 때문에, 메인 동작전류(I1)는 셋 동작제어신호(SET) 및 리셋 동작제어신호(RST)에 대응하는 전류 레벨 및 활성화 폭을 가질 수 있다. 여기서, 전류 레벨이란, 전류량을 의미한다.
보조 드라이빙부(350)는 활성화신호(EN)에 응답하여 단위 메모리 셀(112)에 구동전류 제어전압(V_CTR)에 대응하는 추가 동작전류(I2)를 추가로 공급해 주기 위한 것으로, 전류 드라이빙부(352)와, 활성화부(354)를 구비할 수 있다.
전류 드라이빙부(352)는 구동전류 제어전압(V_CTR)에 대응하는 추가 동작전류(I2)로 동작전류(I_WR)의 출력단을 구동하기 위한 것으로, 구동전원전압(V_WR)과 활성화부(354) 사이에 소오스-드레인 경로가 형성되고 구동전류 제어전압(V_CTR)을 게이트로 입력받는 제2 PMOS 트랜지스터(PM2)를 구비할 수 있다. 활성화부(354)는 활성화신호(EN)에 응답하여 전류 드라이빙부(352)를 활성화 동작시켜주기 위한 것으로, 전류 드라이빙부(352)와 동작전류(I_WR)가 출력되는 출력단 사이에 소오스-드레인 경로가 형성되고 활성화신호(EN)를 게이트로 입력받는 제3 PMOS 트랜지스터(PM3)를 구비할 수 있다.
여기서, 보조 드라이빙부(350)는 제어전압 생성부(310)의 셋 제어전압 생성부(312)와 리셋 제어전압 생성부(314) 각각과 전류 미러 구조를 가지기 때문에, 추가 동작전류(I2)는 셋 동작제어신호(SET) 및 리셋 동작제어신호(RST)에 대응하는 전류 레벨 및 활성화 폭을 가질 수 있다. 즉, 셋 동작제어신호(SET)에 대응하여 생성되는 추가 동작전류(I2)는 리셋 동작제어신호(RST)에 대응하여 생성되는 추가 동작전류(I2)보다 전류 레벨이 낮고, 활성화 폭이 넓게 될 수 있다.
결국, 본 발명에 따른 쓰기드라이빙부는 메인 동작전류(I1)와 추가 동작전류(I2)를 합한 동작전류(I_WR)를 단위 메모리 셀(112)에 공급할 수 있음으로 써, 공정, 전압, 온도에 따라 단위 메모리 셀(112)에서 필요로 하는 동작전류(I_WR)가 달라지더라도 이를 보완해 줄 수 있다.
전술한 바와 같이, 본 발명에 따른 쓰기드라이빙부는 메인 드라이빙부(330)와 보조 드라이빙부(350)를 구비할 수 있다. 메인 드라이빙부(330)는 단위 메모리 셀(112)에 셋 동작제어신호(SET)와 리셋 동작제어신호(RST)에 대응하는 메인 동작전류(I1)를 공급해 줄 수 있고, 보조 드라이빙부(350)는 활성화신호(EN)에 응답하여 셋 동작제어신호(SET)와 리셋 동작제어신호(RST)에 대응하는 추가 동작전류(I2)를 추가로 공급해 줄 수 있다. 여기서, 메인 동작전류(I1)와 추가 동작전류(I2)는 설계에 따라 달라질 수 있지만, 단위 메모리 셀(112)을 셋 상태로 만들어주거나 리셋 상태로 만들어 줄 수 있는 전류 특성은 유지하여야만 한다.
이어서, 단위 메모리 셀(112)은 메인 동작전류(I1)와 추가 동작전류(I2)를 합한 동작전류(I_WR)를 통해 셋 상태 또는 리셋 상태로 안전하게 전이될 수 있다. 다시 말하면, 활성화신호(EN)가 논리'하이'인 경우 단위 메모리 셀(112)에는 메인 동작전류(I1)가 공급되고, 활성화신호(EN)가 논리'로우'인 경우 단위 메모리 셀(112)에는 메인 동작전류(I1)보다 많은 즉, 메인 동작전류(I1)와 추가 동작전류(I2)를 합한 동작전류(I_WR)가 공급될 수 있다.
여기서, 보조 드라이빙부(350)의 활성화 동작을 제어하기 위한 활성화신호(EN)는 단위 메모리 셀(112)이 셋 상태 또는 리셋 상태로 전이하기 위한 전류가 부족한 경우 활성화시켜 줄 수 있는 신호로써, 테스트 이후 정상 동작을 수행하는 경우 전류 부족 문제가 있는 단위 메모리 셀에 대응하는 활성화신호(EN)를 상 변화 메모리 소자 내에 구비되는 퓨즈(fuse) 또는 모드 레지스터 셋(mode register set)을 통해 활성화시켜 사용할 수 있다. 다시 말하면, 테스트 단계에서 단위 메모리 셀(112)에 셋 동작제어신호(SET) 및 리셋 동작제어신호(RST)에 대응하는 목표 동작전류를 공급하여 셋 상태 또는 리셋 상태의 정상 동작 유무를 판단하고, 그 판단 결과를 토대로 정상으로 동작하는 단위 메모리 셀에 대응하는 활성화신호(EN)는 비활성화시켜 주고, 더 많은 전류를 필요로 하는 단위 메모리 셀에 대응하는 활성화신호(EN)는 활성화시켜 줄 수 있다. 이후에는 위에서 설명한 바와 같이, 셋 동작제어신호(SET)와 리셋 동작제어신호(RST)에 대응하는 동작전류(I_WR)를 단위 메모리 셀에 공급해 줄 수 있다.
전술한 바와 같이 본 발명에 따른 상 변화 메모리 소자는 단위 메모리 셀(112)에서 필요로 하는 동작전류(I_WR)를 충분히 공급해 줌으로써, 단위 메모리 셀(112)에 원하는 데이터를 안정적으로 저장할 수 있는 효과를 얻을 수 있다. 이어서, 이러한 동작을 통해 데이터가 제대로 저장되지 않던 단위 메모리 셀을 정상적으로 동작시켜 줄 수 있음으로써, 상 변화 메모리 소자를 생산하는데 있어서의 수율을 높여 줄 수 있는 효과를 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
또한, 전술한 실시 예에서는 테스트 이후에 활성화신호(EN)를 이용하는 경우를 일례로 들어 설명하였으나, 본 발명은 테스트 동작을 수행하는 경우도 여러 가지 특성을 알아보기 위하여 활성화신호(EN)를 이용하는 경우에도 적용할 수 있다. 즉, 테스트 동작시 단위 메모리 셀(112)에 목표로 하는 전류 레벨보다 더 많은 전류 레벨을 공급해 줌으로써, 단위 메모리 셀(112)이 어느 정도의 전류 레벨 범위에서 어떤 상태를 유지할 수 있는지에 대한 정보를 얻는 것이 가능할 수 있다.
또한, 전술한 실시 예에서는 보조 드라이빙부(350)의 구동전원전압을 메인 드라이빙부(330)와 동일하게 설계하는 경우를 일례로 설명하였으나, 본 발명은 보조 드라이빙부(350)의 구동전원전압을 메인 드라이빙부(330)와 다르게 설계하는 경우에도 적용될 수 있다. 이 경우 위에서 설명한 바와 같이 셋 동작과 리셋 동작에 대응하는 전류 특성은 유지되어야 하는 것이 바람직하다.
또한, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
도 1 은 일반적인 상 변화 메모리 소자의 쓰기 동작에 관련된 일부 구성을 설명하기 위한 도면.
도 2 는 도 1 의 쓰기 드라이빙부(132)를 설명하기 위한 회로도.
도 3 은 본 발명에 따른 쓰기드라이빙부를 설명하기 위한 회로도.
* 도면의 주요 부분에 대한 부호의 설명
310 : 제어전압 생성부
330 : 메인 드라이빙부
350 : 보조 드라이빙부

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 상 변화 메모리 셀의 상태를 결정하기 위한 제1 및 제2 동작제어신호에 응답하여 구동전류 제어전압를 생성하기 위한 제어전압 생성수단;
    상기 제어전압 생성수단과 전류 미러 구조를 가지며, 상기 상 변화 메모리 셀에 상기 구동전류 제어전압에 대응하는 메인 동작전류를 공급해 주기 위한 메인 드라이빙수단; 및
    상기 제어전압 생성수단과 전류 미러 구조를 가지며, 활성화신호에 응답하여 상기 상 변화 메모리 셀에 상기 구동전류 제어전압에 대응하는 추가 동작전류를 추가로 공급해 주기 위한 보조 드라이빙수단
    을 구비하는 상 변화 메모리 소자의 쓰기 드라이버.
  9. 제8항에 있어서,
    상기 보조 드라이빙수단은 상기 메인 드라이빙수단과 동일한 전원전압을 인가받는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  10. 제9항에 있어서,
    상기 보조 드라이빙수단은,
    상기 구동전류 제어전압에 대응하는 상기 추가 동작전류로 출력단을 구동하기 위한 전류 드라이빙부와,
    상기 활성화신호에 응답하여 상기 전류 드라이빙부를 활성화 동작시켜주기 위한 활성화부를 구비하는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  11. 제10항에 있어서,
    상기 전류 드라이빙부는,
    상기 전원전압과 상기 활성화부 사이에 소오스-드레인 접속되고, 상기 구동전류 제어전압을 게이트로 입력받는 MOS 트랜지스터를 구비하는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  12. 제10항에 있어서,
    상기 제어전압 생성수단은,
    상기 제1 동작제어신호에 대응하는 제1 구동전류 제어전압을 생성하기 위한 제1 제어전압 생성부와,
    상기 제2 동작제어신호에 대응하는 제2 구동전류 제어전압을 생성하기 위한 제2 제어전압 생성부를 구비하는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  13. 제12항에 있어서,
    상기 제1 구동전류 제어전압은 제2 구동전류 제어전압보다 낮은 전압레벨과 넓은 활성화 폭을 가지는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  14. 제12항에 있어서,
    상기 제1 제어전압 생성부는,
    상기 제1 동작제어신호에 응답하여 상기 제1 구동전류 제어전압의 활성화 폭 및 전압레벨을 제어하기 위한 제1 제어전압 제어부와,
    상기 전류 드라이빙부와 전류 미러 접속되고, 상기 제1 제어전압 제어부의 제어에 따라 상기 제1 구동전류 제어전압을 출력하기 위한 제1 제어전압 출력부를 구비하는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  15. 제12항에 있어서,
    상기 제2 제어전압 생성부는,
    상기 제2 동작제어신호에 응답하여 상기 제2 구동전류 제어전압의 활성화 폭 및 전압레벨을 제어하기 위한 제2 제어전압 제어부와,
    상기 전류 드라이빙부와 전류 미러 접속되고, 상기 제2 제어전압 제어부의 제어에 따라 상기 제2 구동전류 제어전압을 출력하기 위한 제2 제어전압 출력부를 구비하는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  16. 제8항에 있어서,
    상기 제1 및 제2 동작제어신호는 서로 다른 활성화 폭을 갖는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  17. 제8항에 있어서,
    상기 제1 동작제어신호는 상기 상 변화 메모리 셀의 셋(set) 상태에 대응되고, 상기 제2 동작제어신호는 상기 상 변화 메모리 셀의 리셋(reset) 상태에 대응되는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  18. 제8항에 있어서,
    상기 제1 동작제어신호에 대응되는 추가 동작전류는 상기 제2 동작제어신호에 대응되는 추가 동작전류보다 전류 레벨이 낮고, 활성화 폭이 넓은 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  19. 제10항에 있어서,
    상기 출력단과 상기 상 변화 메모리 셀을 연결하는 라인 상에 삽입되며, 스위칭 제어신호에 응답하여 상기 라인을 분리/연결하기 위한 스위칭수단을 더 구비하는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 상 변화 메모리 셀의 상태를 결정하기 위한 제1 및 제2 동작제어신호에 응답하여 구동전류 제어전압를 생성하기 위한 제어전압 생성수단과,
    상기 제어전압 생성수단과 전류 미러 구조를 가지며, 상기 상 변화 메모리 셀에 상기 구동전류 제어전압에 대응하는 메인 동작전류를 공급하거나, 활성화신호에 응답하여 상기 메인 동작전류보다 많은 동작전류를 공급하기 위한 드라이빙수단
    을 구비하는 상 변화 메모리 소자의 쓰기 드라이버.
  27. 제26항에 있어서,
    상기 제1 및 제2 동작제어신호는 서로 다른 활성화 폭을 갖는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
  28. 제26항에 있어서,
    상기 제1 동작제어신호는 상기 상 변화 메모리 셀의 셋(set) 상태에 대응되고, 상기 제2 동작제어신호는 상기 상 변화 메모리 셀의 리셋(reset) 상태에 대응되는 것을 특징으로 하는 상 변화 메모리 소자의 쓰기 드라이버.
KR1020080063153A 2008-06-30 2008-06-30 상 변화 메모리 소자의 쓰기 드라이버 KR100939118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080063153A KR100939118B1 (ko) 2008-06-30 2008-06-30 상 변화 메모리 소자의 쓰기 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080063153A KR100939118B1 (ko) 2008-06-30 2008-06-30 상 변화 메모리 소자의 쓰기 드라이버

Publications (2)

Publication Number Publication Date
KR20100003054A KR20100003054A (ko) 2010-01-07
KR100939118B1 true KR100939118B1 (ko) 2010-01-28

Family

ID=41813016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080063153A KR100939118B1 (ko) 2008-06-30 2008-06-30 상 변화 메모리 소자의 쓰기 드라이버

Country Status (1)

Country Link
KR (1) KR100939118B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120872B2 (en) 2019-10-01 2021-09-14 Samsung Electronics Co., Ltd. Resistive memory devices and methods of operating resistive memory devices
US11238927B2 (en) 2019-10-22 2022-02-01 Samsung Electronics Co., Ltd. Memory device having program current adjustible based on detected holding voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070755A (ko) * 2004-12-21 2006-06-26 주식회사 하이닉스반도체 내부전원 발생장치를 구비하는 반도체메모리소자
KR20070036632A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체 메모리 장치
KR20080001297A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 반도체 메모리 장치
KR20080028215A (ko) * 2006-09-26 2008-03-31 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070755A (ko) * 2004-12-21 2006-06-26 주식회사 하이닉스반도체 내부전원 발생장치를 구비하는 반도체메모리소자
KR20070036632A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 반도체 메모리 장치
KR20080001297A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 반도체 메모리 장치
KR20080028215A (ko) * 2006-09-26 2008-03-31 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120872B2 (en) 2019-10-01 2021-09-14 Samsung Electronics Co., Ltd. Resistive memory devices and methods of operating resistive memory devices
US11238927B2 (en) 2019-10-22 2022-02-01 Samsung Electronics Co., Ltd. Memory device having program current adjustible based on detected holding voltage

Also Published As

Publication number Publication date
KR20100003054A (ko) 2010-01-07

Similar Documents

Publication Publication Date Title
US7511993B2 (en) Phase change memory device and related programming method
US7436711B2 (en) Semiconductor memory device
US7283387B2 (en) Phase change random access memory device having variable drive voltage circuit
US20050117388A1 (en) Write driver circuit in phase change memory device and method for applying write current
US7787281B2 (en) Writing circuit for a phase change memory
US7499316B2 (en) Phase change memory devices and program methods
US7916525B2 (en) Phase-change memory device
US8767451B2 (en) Internal voltage generating circuit of phase change random access memory device and method thereof
JP2010067332A (ja) 相補型相変化メモリセル及びメモリ回路
US8243505B2 (en) Phase change memory device having write driving control signal corresponding to set/reset write time
KR20120020218A (ko) 반도체 메모리 장치
US8873322B2 (en) Nonvolatile memory apparatus
KR100939118B1 (ko) 상 변화 메모리 소자의 쓰기 드라이버
US8189373B2 (en) Phase change memory device using a multiple level write voltage
JP2011248987A (ja) 相変化メモリ装置
US7990790B2 (en) Write driver circuit of PRAM
US8325514B2 (en) Phase change memory device
US8134858B2 (en) Semiconductor device for supplying stable voltage to control electrode of transistor
US7317655B2 (en) Memory cell array biasing method and a semiconductor memory device
US7848162B2 (en) Semiconductor integrated circuit having write controlling circuit
US8027189B2 (en) Nonvolatile memory device
KR20050046041A (ko) 상변화 메모리 소자에서의 라이트 드라이버 회로 및 그에따른 상변화 방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee