KR20080028215A - 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치 - Google Patents

상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치 Download PDF

Info

Publication number
KR20080028215A
KR20080028215A KR1020060093727A KR20060093727A KR20080028215A KR 20080028215 A KR20080028215 A KR 20080028215A KR 1020060093727 A KR1020060093727 A KR 1020060093727A KR 20060093727 A KR20060093727 A KR 20060093727A KR 20080028215 A KR20080028215 A KR 20080028215A
Authority
KR
South Korea
Prior art keywords
phase change
change memory
memory cells
current
firing
Prior art date
Application number
KR1020060093727A
Other languages
English (en)
Other versions
KR100825777B1 (ko
Inventor
임기원
정원률
김영란
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060093727A priority Critical patent/KR100825777B1/ko
Priority to US11/902,727 priority patent/US8111545B2/en
Priority to TW096135761A priority patent/TW200832419A/zh
Publication of KR20080028215A publication Critical patent/KR20080028215A/ko
Application granted granted Critical
Publication of KR100825777B1 publication Critical patent/KR100825777B1/ko
Priority to US13/347,021 priority patent/US8248844B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/754—Dendrimer, i.e. serially branching or "tree-like" structure

Abstract

상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리 장치가 개시된다. 본 발명에 따른 상 변화 메모리 장치의 파이어링 방법은 상 변화 메모리 셀들로 기입 전류를 인가하는 단계; 상기 기입 전류에 대응되는 데이터가 상기 상 변화 메모리 셀들에 기입되었는지 확인하는 단계; 및 상기 데이터가 기입된 경우에, 상기 기입 전류에 추가 전류량을 더한 파이어링 전류를 상기 상 변화 메모리 셀들로 인가하는 단계를 구비한다.

Description

상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리 장치{Firing method of phase random memory device and phase random memory device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 파이어링 방법에 따라, 상 변화 메모리 셀들에 동일한 파이어링 전류가 인가된 다음의 상 변화 메모리 셀들의 모습을 나타내는 도면이다.
도 2는 본 발명의 제1실시예에 따른 파이어링 방법을 나타내는 순서도이다.
도 3은 본 발명에 따른 상 변화 메모리 장치를 나타내는 블록도이다.
도 4는 본 발명에 따른 파이어링 방법과 상 변화 메모리 장치의 동작을 나타내는 타이밍도이다.
도 5는 본 발명에 따른 파이어링 방법과 상 변화 메모리 장치에서 기입 전류와 파이어링 전류를 나타내는 그래프이다.
도 6은 본 발명의 제2실시예에 따른 파이어링 방법을 나타내는 순서도이다.
도 7은 본 발명의 제2실시예에 따른 파이어링 방법을 설명하는 도면이다.
도 8은 본 발명에 따른 파이어링 방법의 효과를 나타내는 도면이다.
본 발명은 상 변화 메모리 장치의 파이어링 방법에 관한 것으로써, 특히 기입 동작이 수행된 다음에, 기입 전류량에 추가 전류량을 더한 파이어링 전류를 이용하여, 파이어링을 수행하는 파이어링 방법 및 상 변화 메모리 장치에 관한 것이다.
상 변화 메모리 셀이 만들어 진 후에, 상 변화 메모리 셀에 포함되는 상 변화 물질 내에는 비정질(Amorphous), FCC(Face Center Cubic) 및 HCP(Hexagonal closed packed) 상태가 공존한다. 그런데, 상 변화 물질의 전이(transistion) 특성을 향상시키기 위해서는 상 변화 물질이 균일한 FCC 상태가 되는 것이 바람직하다. 여기에서, 상 변화 물질을 균일한 FCC 상태로 만들기 위해서 높은 에너지를 인가하는 동작을 파이어링(firing)이라고 한다.
일반적으로 파이어링은 상 변화 메모리 셀로 큰 전류량을 가지는 파이어링 전류를 인가함으로써 수행된다. 그럼으로써, 상 변화 물질들 사이의 접촉 계면에 충분한 열을 발생시켜서, 상 변화 물질들을 균일한 FCC 상태로 만든다. 그에 따라, 상 변화 물질들이 일정한 저항 분포를 가지도록 한다.
한편, 상 변화 메모리 셀들의 공정 산포로 인하여, 상 변화 물질들을 균일한 FCC 상태로 만들기 위해서는, 상 변화 메모리 셀들로 서로 다른 파이어링 전류를 인가해야 한다.
그런데, 일반적인 파이어링 방법은 모든 상 변화 메모리 셀들로 동일한 파이어링 전류를 인가한다. 그에 따라, 일반적인 파이어링 방법은 상 변화 물질들을 균 일한 FCC 상태로 만들 수 없는 문제가 생긴다.
도 1은 일반적인 파이어링 방법에 따라, 상 변화 메모리 셀들에 동일한 파이어링 전류가 인가된 다음에, 상 변화 메모리 셀들의 모습을 나타내는 도면이다.
도 1(A) 내지 도 1(C)는, 동일한 파이어링 전류가 인가된 경우에, 하부 전극(BEC)의 저항의 크기에 따라 PGM의 볼륨(Volumn)이 달라지는 모습을 나타낸다. 도 1(A)는 적정한 파이어링 전류보다 큰 파이어링 전류가 인가되어 상 변화 물질에 물리적인 결함이 발생한 모습을 나타낸다. 도 1(C)는 적정한 파이어링 전류보다 작은 파이어링 전류가 인가되어 상 변화 물질의 상 전이가 제대로 이루어지지 못할 우려가 있는 모습을 나타낸다. 도 1(B)는 적정한 파이어링 전류가 인가된 모습을 나타낸다.
본 발명이 이루고자 하는 기술적 과제는 기입 동작이 수행된 다음에, 기입 전류량에 추가 전류량을 더한 파이어링 전류를 이용하여, 파이어링을 수행하는 파이어링 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 기술적 과제는 기입 동작이 수행된 다음에, 기입 전류량에 추가 전류량을 더한 파이어링 전류를 이용하여, 파이어링을 수행하는 상 변화 메모리 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 상 변화 메모리 장치의 파이어링 방법은 상 변화 메모리 셀들로 기입 전류를 인가하는 단계; 상기 기입 전 류에 대응되는 데이터가 상기 상 변화 메모리 셀들에 기입되었는지 확인하는 단계; 및 상기 데이터가 기입된 경우에, 상기 기입 전류에 추가 전류량을 더한 파이어링 전류를 상기 상 변화 메모리 셀들로 인가하는 단계를 구비한다.
상기 파이어링 전류를 인가하는 단계는, 상기 각각의 상 변화 메모리 셀에 대하여, 상기 데이터를 상기 각각의 상 변화 메모리 셀로 기입시키는 최소 기입 전류량에 상기 추가 전류량을 더한 상기 파이어링 전류를 인가할 수 있다.
상기 파이어링 전류를 인가하는 단계는, 상기 각각의 상 변화 메모리 셀로, 상기 파이어링 전류를 반복적으로 인가할 수 있다.
상기 기입 전류를 인가하는 단계는, 상기 상 변화 메모리 셀들로, 순차적으로 증가하는 기입 전류량을 가지는 상기 기입 전류를 인가할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
이하에서, 본 발명에 따른 파이어링 방법의 기입 전류는 상 변화 메모리 셀들을 리셋 상태로 만드는 리셋 전류일 수 있고, 상 변화 메모리 셀들을 셋 상태로 만드는 셋 전류일 수 있다.
도 2는 본 발명의 제1실시예에 따른 파이어링 방법을 나타내는 순서도이다.
도 2를 참조하면, 본 발명의 제1실시예에 따른 파이어링 방법(200)은 상 변화 메모리 셀들로 기입 전류를 인가하는 단계(210), 기입 전류에 대응되는 데이터가 상 변화 메모리 셀들에 기입되었는지 확인하는 단계(220) 및 데이터가 기입된 경우에, 기입 전류에 추가 전류량을 더한 파이어링 전류를 상 변화 메모리 셀들로 인가하는 단계(290)를 구비한다.
파이어링 전류를 인가하는 단계(290)가 인가하는 파이어링 전류량은, 데이터를 각각의 상 변화 메모리 셀로 기입시키는 기입 전류량에 추가 전류량을 더한 전류량일 수 있다. 좀 더 설명하면, 상 변화 메모리 셀 별로 데이터를 기입시킬 수 있는 기입 전류량은 다르다. 또한, 상 변화 메모리 셀들을 파이어링 시키는 파이어링 전류량은 기입 전류량보다 크다. 이에 대해, 본 발명에 따른 파이어링 방법은 상 변화 메모리 셀 별로 파이어링 전류량을 다르게 한다. 구체적으로, 상 변화 메모리 셀 별로 다른 기입 전류량에 추가 전류량을 더하여, 상 변화 메모리 셀 별로 다르고 기입 전류량보다 큰 파이어링 전류량을 생성한다.
파이어링 전류를 인가하는 단계(290)가 인가하는 파이어링 전류량은, 데이터를 각각의 상 변화 메모리 셀로 기입시킬 수 있는 최소 기입 전류량에 추가 전류량을 더한 전류량일 수 있다. 여기에서, 최소 기입 전류량은, 상 변화 메모리 셀에 데이터를 정상적으로 기입할 수 있는 기입 전류량 중 가장 작은 전류량을 의미한다.
파이어링 전류를 인가하는 단계(290)는, 각각의 상 변화 메모리 셀로 파이어링 전류를 반복적으로 인가할 수 있다. 그에 따라, 본 발명에 따른 파이어링 방법 은 상 변화 메모리 셀들에 대한 파이어링 효과를 높일 수 있다.
파이어링 전류를 인가하는 단계(290)는, 각각의 상 변화 메모리 셀로, 동일한 전류량을 가지는 파이어링 전류를 반복적으로 인가할 수 있다. 즉, 하나의 상 변화 메모리 셀에 동일한 전류량을 가지는 파이어링 전류를 반복적으로 인가할 수 있다. 한편, 서로 다른 상 변화 메모리 셀들에는 서로 다른 전류량을 가지는 파이어링 전류를 인가한다.
파이어링 전류를 인가하는 단계(290)는, 파이어링 전류를 복수개의 상 변화 메모리 셀들에 동시에 인가할 수 있다. 나아가, 파이어링 전류를 동일한 뱅크에 포함되는 상 변화 메모리 셀들에 동시에 인가할 수 있다. 기입 전류를 인가하는 단계(210)도, 기입 전류를 복수개의 상 변화 메모리 셀들에 동시에 인가할 수 있다. 그에 따라, 본 발명에 따른 파이어링 방법은 기입 전류 또는 파이어링 전류를 인가하는 시간을 줄일 수 있다.
기입 전류를 인가하는 단계(210)가 인가하는 기입 전류는 순차적으로 증가하는 기입 전류량을 가질 수 있다. 예를 들어, 기입 전류는 순차적으로 전류량이 증가하는 복수개의 스테이지들을 구비할 수 있다. 이 경우, 파이어링 전류를 인가하는 단계(290)는 각각의 상 변화 메모리 셀에 대하여, 각각의 상 변화 메모리 셀을 리셋 상태로 만드는 스테이지의 전류량에 추가 전류량을 더한 파이어링 전류를 인가할 수 있다.
본 발명에 따른 파이어링 방법은, 기입 전류에 대응되는 데이터가 상 변화 메모리 셀들로 기입되었는지 확인하는 단계(220)를 더 구비할 수 있다. 이 경우, 기입 전류를 인가하는 단계(210)는, 데이터가 기입되지 않은 상 변화 메모리 셀들에만 기입 전류를 인가한다. 예를 들어, 본 발명에 따른 파이어링 방법은 상 변화 메모리 셀들이 리셋 상태가 되었는지 확인하고, 상 변화 메모리 셀들이 리셋 상태가 된 경우에만, 파이어링 전류를 인가할 수 있다.
본 발명에 따른 파이어링 방법은, 상 변화 메모리 셀들에 인가된 스테이지들의 개수가 최대 스테이지 개수에 도달하였는지 확인하는 단계(230)를 더 구비할 수 있다. 최대 스테이지 개수에 도달하였는지 확인하는 단계(230)는, 상 변화 메모리 셀들이 리셋 상태가 되지 않은 경우에 수행될 수 있다.
본 발명에 따른 파이어링 방법은, 상 변화 메모리 셀들에 인가된 스테이지들의 개수가 최대 스테이지 개수에 도달하지 않은 경우, 기입 전류량(예를 들어, 리셋 전류량)을 소정 값만큼 증가시키는 단계(240)를 더 구비할 수 있다.
본 발명에 따른 파이어링 방법은, 파이어링 모드인지 확인하는 단계(270)를 더 구비할 수 있다. 이 경우, 파이어링 전류를 인가하는 단계(290)는 파이어링 모드인 경우에만 수행될 수 있다.
파이어링 전류를 인가하는 단계(290)는 상 변화 메모리 셀들을 리셋 상태로 만들 수 있는 리셋 전압 레벨보다 높은 전압 레벨을 가지는 파이어링 전압을 상 변화 메모리 셀들에 인가할 수 있다.
도 3은 본 발명에 따른 상 변화 메모리 장치를 나타내는 블록도이다.
도 3을 참조하면, 본 발명에 따른 상 변화 메모리 장치(300)는 PRAM 셀 어레이(390), 드라이버(320) 및 제어부(310)를 구비한다.
PRAM 셀 어레이(390)는 다수의 상 변화 메모리 셀들을 포함한다. 드라이버(320)는 상 변화 메모리 셀들로 기입 전류 및 파이어링 전류를 인가한다. 제어부(310)는 기입 전류에 대응되는 데이터가 상 변화 메모리 셀들에 기입되었는지 확인하고, 기입 전류량 및 파이어링 전류량을 조절한다. 제어부(310)는 데이터가 상 변화 메모리 셀들에 기입된 경우, 기입 전류에 추가 전류량을 더한 파이어링 전류를 상 변화 메모리 셀들로 인가하도록 드라이버를 제어한다.
드라이버(320)는 기입 드라이버(322) 및 파이어링 드라이버(326)를 구비한다. 기입 드라이버(322)는 상 변화 메모리 셀들로 데이터를 기입하는 기입 모드에서, 상 변화 메모리 셀들로 기입 전류를 인가한다. 파이어링 드라이버(326)는 상 변화 메모리 셀들을 파이어링시키는 파이어링 모드에서, 상 변화 메모리 셀들로 추가 전류를 인가한다.
제어부(310)는 파이어링 제어부(314) 및 기입 제어부(312)를 구비한다. 파이어링 제어부(314)는 파이어링 드라이버(326)를 제어한다. 기입 제어부(312)는 데이터가 상기 상 변화 메모리 셀들에 기입되었는지 확인하고, 데이터가 상기 상 변화 메모리 셀들에 기입된 경우 파이어링 제어부(314)를 활성화시킨다.
본 발명에 따른 상 변화 메모리 장치(300)는 센스 앰프(370)를 더 구비할 수 있다. 센스 앰프(370)는 상 변화 메모리 셀들의 데이터를 독출하여, 기입 제어부(312)로 전달한다.
본 발명에 따른 상 변화 메모리 장치(300)는 전압 펌프(350)를 더 구비할 수 있다. 전압 펌프(350)는 기입 모드와 파이어링 모드에서, 상 변화 메모리 장치의 동작 전압(VPPX, VPPY, VPPW)을 출력한다.
도 4는 본 발명에 따른 파이어링 방법과 상 변화 메모리 장치의 동작을 나타내는 타이밍도이다.
본 발명에 따른 파이어링 방법과 상 변화 메모리 장치는 파이어링 모드신호(FIRE_MODE)에 응답하여 동작한다. Write Verify LOOP는 순차적으로 증가하는 기입 전류를 인가하는 동작을 반복하는 것을 의미한다. 첫 번째 루프에서는 모든 상 변화 메모리 셀에 기입 전류를 인가한다. 두 번째 루프에서는 데이터가 기입되지 않은 상 변화 메모리 셀에만 소정 값만큼 증가된 기입 전류를 인가한다. 이런 방식으로 모든 상 변화 메모리 셀에 데이터가 기입될 때까지 순차적으로 증가되는 기입 전류를 인가한다. 그 다음, 모든 상 변화 메모리 셀에 데이터가 기입되면, 파이어링 전류를 인가한다. 여기에서, 각각의 상 변화 메모리 셀에 데이터를 기입할 수 있는 전류량에 추가 전류량을 더한 파이어링 전류를 인가할 수 있다. 그에 따라, 상 변화 메모리 셀마다 다른 파이어링 전류가 인가될 수 있다. 또한, 파이어링 전류를 인가하기 위해서는, 전하 펌프를 계속 동작시켜야 한다. 이를 위하여, 본 발명에 따른 파이어링 방법과 상 변화 메모리 장치는 펌프 제어신호(PUMP_SUCCESS)를 파이어링 구간 동안에 계속 활성화시킨다.
도 5는 본 발명에 따른 파이어링 방법과 상 변화 메모리 장치에서 기입 전류와 파이어링 전류를 나타내는 그래프이다. 기입 전류는 순차적으로 증가하는 복수개의 스테이지들(IW1~IWm)을 구비한다. 파이어링 전류도 순차적으로 증가하는 복수개의 스테이지들(IF1~IFm)을 구비한다. 파이어링 전류의 스테이지들(IF1~IFm)은 기 입 전류의 스테이지들(IW1~IWm)보다 추가 전류량(IA)만큼 큰 전류량을 가진다.
여기에서, 상 변화 메모리 셀마다 서로 다른 기준 전류의 스테이지들(IW1~IWm)이 인가된다. 반면에, 하나의 상 변화 메모리 셀을 기준으로 보면, 동일한 파이어링 전류의 스테이지(IF1~IFm)가 반복적으로 인가된다.
도 6은 본 발명의 제2실시예에 따른 파이어링 방법을 나타내는 순서도이다.
본 발명의 제1실시예에 따른 파이어링 방법(200)과 달리, 본 발명의 제2실시예에 따른 파이어링 방법(700)은 데이터가 정상적으로 기입되지 않은 상 변화 메모리 셀에 대해서만 파이어링을 수행한다.
도 7은 본 발명의 제2실시예에 따른 파이어링 방법을 설명하는 도면이다. 본 발명의 제2실시예에 따른 파이어링 방법(700)은 상 변화 메모리 셀에 데이터가 기입되었는지 여부를 판단하기 위하여, 센싱 기준 전압을 VTH1에서 VTH2로 낮춘다. 그런 다음, 상 변화 메모리 셀의 센싱 전압이 VTH2보다 낮은 경우, 데이터가 기입되지 않은 것으로 판단한다. 그에 따라, 본 발명의 제2실시예에 따른 파이어링 방법은 저항이 낮은 상 변화 메모리 셀에 대하여 선택적으로 파이어링을 수행할 수 있다.
도 8은 본 발명에 따른 파이어링 방법의 효과를 나타내는 도면이다.
도 8의 A는 본 발명에 따른 파이어링 방법이 수행되기 이전의 상 변화 메모리 셀들의 셋 저항 분포를 나타내고, 도 8의 B는 본 발명에 따른 파이어링 방법이 수행된 이후의 상 변화 메모리 셀들의 셋 저항 분포를 나타낸다.
도 8을 참조하면, 본 발명에 따른 파이어링 방법이 수행된 이후의 센싱 마 진(SMB)은 본 발명에 따른 파이어링 방법이 수행되기 이전의 센싱 마진(SMA)보다 크다는 것을 알 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 파이어링 방법 및 상 변화 메모리 장치는 상 변화 메모리 셀들의 공정 산포를 고려하여, 최적의 파이어링 전류를 인가할 수 있는 장점이 있다.

Claims (27)

  1. 상 변화 메모리 셀들로 기입 전류를 인가하는 단계;
    상기 기입 전류에 대응되는 데이터가 상기 상 변화 메모리 셀들에 기입되었는지 확인하는 단계; 및
    상기 데이터가 기입된 경우에, 상기 기입 전류에 추가 전류량을 더한 파이어링 전류를 상기 상 변화 메모리 셀들로 인가하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  2. 제1항에 있어서, 상기 파이어링 전류를 인가하는 단계는,
    상기 각각의 상 변화 메모리 셀에 대하여, 상기 데이터를 상기 각각의 상 변화 메모리 셀로 기입시키는 기입 전류량에 상기 추가 전류량을 더한 상기 파이어링 전류를 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  3. 제2항에 있어서, 상기 파이어링 전류를 인가하는 단계는,
    상기 각각의 상 변화 메모리 셀에 대하여, 상기 데이터를 상기 각각의 상 변화 메모리 셀로 기입시키는 최소 기입 전류량에 상기 추가 전류량을 더한 상기 파이어링 전류를 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  4. 제2항에 있어서, 상기 파이어링 전류를 인가하는 단계는,
    상기 각각의 상 변화 메모리 셀로, 상기 파이어링 전류를 반복적으로 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  5. 제4항에 있어서, 상기 파이어링 전류를 인가하는 단계는,
    상기 각각의 상 변화 메모리 셀로, 동일한 전류량을 가지는 상기 파이어링 전류를 반복적으로 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  6. 제1항에 있어서, 상기 기입 전류를 인가하는 단계는,
    상기 상 변화 메모리 셀들로, 순차적으로 증가하는 기입 전류량을 가지는 상기 기입 전류를 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  7. 제6항에 있어서,
    상기 기입 전류에 대응되는 데이터가 상기 상 변화 메모리 셀들로 기입되었는지 확인하는 단계를 더 구비하고,
    상기 기입 전류를 인가하는 단계는, 상기 데이터가 기입되지 않은 상 변화 메모리 셀들에 상기 기입 전류를 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  8. 제1항에 있어서, 상기 파이어링 전류를 인가하는 단계는,
    상기 상 변화 메모리 셀들을 리셋 상태로 만들 수 있는 리셋 전압 레벨보다 높은 전압 레벨을 가지는 파이어링 전압을 상기 상 변화 메모리 셀들에 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  9. 제1항에 있어서,
    상기 추가 전류량을 결정하는 단계를 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  10. 제1항에 있어서, 상기 파이어링 전류를 인가하는 단계는,
    상기 파이어링 전류를 복수개의 상 변화 메모리 셀들에 동시에 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  11. 제1항에 있어서, 상기 기입 전류를 인가하는 단계는,
    상기 기입 전류를 복수개의 상 변화 메모리 셀들에 동시에 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  12. 제1항에 있어서, 상기 파이어링 전류를 인가하는 단계는,
    상기 파이어링 전류를 동일한 뱅크에 포함되는 상 변화 메모리 셀들에 동시 에 인가하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  13. 제1항에 있어서, 상기 기입 전류는,
    상기 상 변화 메모리 셀들을 리셋 상태로 만드는 리셋 전류인 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  14. 순차적으로 전류량이 증가하는 복수개의 스테이지들을 구비하는 리셋 전류를 상 변화 메모리 셀들에 인가하는 단계; 및
    상기 각각의 상 변화 메모리 셀에 대하여, 상기 각각의 상 변화 메모리 셀을 리셋 상태로 만드는 스테이지의 전류량에 상기 추가 전류량을 더한 상기 파이어링 전류를 인가하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  15. 제14항에 있어서,
    상기 상 변화 메모리 셀들이 리셋 상태가 되었는지 확인하는 단계를 더 구비하고,
    상기 상 변화 메모리 셀들이 리셋 상태가 된 경우에, 상기 파이어링 전류를 인가하는 단계를 수행하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  16. 제14항에 있어서,
    상기 리셋 전류의 각각의 스테이지를 상기 상 변화 메모리 셀들에 인가할 때마다, 상기 상 변화 메모리 셀들이 리셋 상태가 되었는지 확인하는 단계를 더 구비하고,
    상기 모든 상 변화 메모리 셀들이 리셋 상태가 된 경우에, 상기 파이어링 전류를 인가하는 단계를 수행하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  17. 제16항에 있어서,
    상기 상 변화 메모리 셀들이 리셋 상태가 되지 않은 경우에, 상기 상 변화 메모리 셀들에 인가된 스테이지들의 개수가 최대 스테이지 개수에 도달하였는지 확인하는 단계; 및
    상기 상 변화 메모리 셀들에 인가된 스테이지들의 개수가 최대 스테이지 개수에 도달하지 않은 경우, 마지막으로 인가된 스테이지의 전류량보다 소정 값만큼 큰 전류량을 가지는 스테이지를 상기 상 변화 메모리 셀들에 인가하는 단계를 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  18. 제14항에 있어서,
    파이어링 모드인지 확인하는 단계를 더 구비하고,
    파이어링 모드인 경우에, 상기 파이어링 전류를 인가하는 단계를 수행하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  19. 상 변화 메모리 셀들로 리셋 전류를 인가하는 단계;
    상기 상 변화 메모리 셀들이 리셋 상태가 되었는지 확인하는 단계; 및
    리셋 상태가 되지 않은 상 변화 메모리 셀들에 대하여, 상기 리셋 전류량에 추가 전류량을 더한 파이어링 전류를 인가하는 단계를 구비하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  20. 제19항에 있어서, 상기 상 변화 메모리 셀들이 리셋 상태가 되었는지 확인하는 단계는,
    상기 상 변화 메모리 셀들에 기입된 데이터를 센싱하여, 상기 센싱된 데이터의 전압 레벨이 센싱 기준 전압 레벨보다 큰 경우, 상기 상 변화 메모리 셀들이 리셋 상태가 되었다고 판정하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  21. 제20항에 있어서,
    상기 상 변화 메모리 셀들에 기입된 데이터를 센싱하는 센싱 기준 전압 레벨을 변경하는 단계를 더 구비하고,
    상기 상 변화 메모리 셀들이 리셋 상태가 되었는지 확인하는 단계는, 상기 센싱된 데이터의 전압 레벨과 상기 변경된 센싱 기준 전압 레벨을 비교하는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  22. 제21항에 있어서,
    상기 센싱 기준 전압 레벨을 변경하는 단계는, 상기 센싱 기준 전압 레벨을 소정 값만큼 낮추는 것을 특징으로 하는 상 변화 메모리 장치의 파이어링 방법.
  23. 다수의 상 변화 메모리 셀들을 포함하는 PRAM 셀 어레이;
    상기 상 변화 메모리 셀들로 기입 전류 및 파이어링 전류를 인가하는 드라이버; 및
    상기 기입 전류에 대응되는 데이터가 상기 상 변화 메모리 셀들에 기입되었는지 확인하고, 상기 기입 전류량 및 상기 파이어링 전류량을 조절하는 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 데이터가 상기 상 변화 메모리 셀들에 기입된 경우, 상기 기입 전류에 추가 전류량을 더한 파이어링 전류를 상기 상 변화 메모리 셀들로 인가하도록 상기 드라이버를 제어하는 것을 특징으로 하는 상 변화 메모리 장치.
  24. 제23항에 있어서, 상기 드라이버는,
    상기 상 변화 메모리 셀들로 데이터를 기입하는 기입 모드에서, 상기 상 변화 메모리 셀들로 상기 기입 전류를 인가하는 기입 드라이버; 및
    상기 상 변화 메모리 셀들을 파이어링시키는 파이어링 모드에서, 상기 상 변 화 메모리 셀들로 상기 추가 전류를 인가하는 파이어링 드라이버를 구비하는 것을 특징으로 하는 상 변화 메모리 장치.
  25. 제24항에 있어서, 상기 제어부는,
    상기 파이어링 드라이버를 제어하는 파이어링 제어부; 및
    상기 데이터가 상기 상 변화 메모리 셀들에 기입되었는지 확인하고, 상기 데이터가 상기 상 변화 메모리 셀들에 기입된 경우 상기 파이어링 제어부를 활성화시키는 기입 제어부를 구비하는 것을 특징으로 하는 상 변화 메모리 장치.
  26. 제25항에 있어서,
    상기 상 변화 메모리 셀들의 데이터를 독출하여, 상기 기입 제어부로 전달하는 센스 앰프를 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치.
  27. 제24항에 있어서,
    상기 기입 모드와 상기 파이어링 모드에서, 상기 상 변화 메모리 장치의 동작 전압을 출력하는 전압 펌프를 더 구비하는 것을 특징으로 하는 상 변화 메모리 장치.
KR1020060093727A 2006-09-26 2006-09-26 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치 KR100825777B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060093727A KR100825777B1 (ko) 2006-09-26 2006-09-26 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치
US11/902,727 US8111545B2 (en) 2006-09-26 2007-09-25 Phase-change memory device and firing method for the same
TW096135761A TW200832419A (en) 2006-09-26 2007-09-26 Phase-change memory device and firing method for the same
US13/347,021 US8248844B2 (en) 2006-09-26 2012-01-10 Phase-change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060093727A KR100825777B1 (ko) 2006-09-26 2006-09-26 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치

Publications (2)

Publication Number Publication Date
KR20080028215A true KR20080028215A (ko) 2008-03-31
KR100825777B1 KR100825777B1 (ko) 2008-04-29

Family

ID=39224756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093727A KR100825777B1 (ko) 2006-09-26 2006-09-26 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치

Country Status (3)

Country Link
US (2) US8111545B2 (ko)
KR (1) KR100825777B1 (ko)
TW (1) TW200832419A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939118B1 (ko) * 2008-06-30 2010-01-28 주식회사 하이닉스반도체 상 변화 메모리 소자의 쓰기 드라이버
US8830728B2 (en) 2011-08-22 2014-09-09 Samsung Electronics Co., Ltd. Resistance change memory device and current trimming method thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8346160B2 (en) * 2010-05-12 2013-01-01 Andrew Llc System and method for detecting and measuring uplink traffic in signal repeating systems
KR20120087720A (ko) * 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 상변화 메모리 장치
KR102594412B1 (ko) 2016-08-03 2023-10-30 삼성전자주식회사 임계 스위칭 소자를 갖는 반도체 소자 형성 방법
US10783981B1 (en) 2017-04-07 2020-09-22 SK Hynix Inc. Semiconductor memory capable of reducing an initial turn-on voltage of a memory cell using a stress pulse in a test mode, and method for driving the same
KR102641097B1 (ko) 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982656A (en) 1997-03-07 1999-11-09 Micron Technology, Inc. Method and apparatus for checking the resistance of programmable elements
TW487682B (en) * 2000-08-10 2002-05-21 Nat Science Council Rewritable phase-change type optical information recording composition and optical disk containing the same
US6667900B2 (en) * 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
KR20050046041A (ko) 2003-11-13 2005-05-18 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및 그에따른 상변화 방법.
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7923724B2 (en) * 2005-01-10 2011-04-12 Ovonyx, Inc. Phase change memory that switches between crystalline phases
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939118B1 (ko) * 2008-06-30 2010-01-28 주식회사 하이닉스반도체 상 변화 메모리 소자의 쓰기 드라이버
US8830728B2 (en) 2011-08-22 2014-09-09 Samsung Electronics Co., Ltd. Resistance change memory device and current trimming method thereof

Also Published As

Publication number Publication date
US8111545B2 (en) 2012-02-07
US20120106244A1 (en) 2012-05-03
US8248844B2 (en) 2012-08-21
KR100825777B1 (ko) 2008-04-29
TW200832419A (en) 2008-08-01
US20080074919A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
KR100825777B1 (ko) 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치
KR102131324B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR20170120741A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102251814B1 (ko) 메모리 장치, 그것의 동작 및 제어 방법
US20100128532A1 (en) Nonvolatile memory device and programming method
US9019773B2 (en) Nonvolatile memory device and method of operating the same
KR20120098164A (ko) 불휘발성 메모리 장치 및 그 동작방법
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
US20180166150A1 (en) Memory device including virtual fail generator and memory cell repair method thereof
US20130051139A1 (en) Resetting Phase Change Memory Bits
KR20150144177A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
US11520652B2 (en) Memory device and operating method of the same
US10839899B2 (en) Power on reset method for resistive memory storage device
TW201715525A (zh) 電阻式記憶體裝置及其寫入方法
JP5062251B2 (ja) 可変抵抗メモリ及びそのデータ書込み方法
CN105825891B (zh) 存储器装置与其操作方法
JP5968868B2 (ja) 少なくとも１つのマルチレベル相変化メモリ（ｐｃｍ）セルをプログラミングするための方法、コンピュータ・プログラム、および装置
CN111316362A (zh) 存储器装置上的可配置修整设置
TW201629967A (zh) 記憶體操作方法及相關的記憶體裝置
CN104992723A (zh) 一种高可靠sram编译器控制电路
TWI434288B (zh) 藉由動態切換感測放大器增進記憶體編程效能的方法與裝置
US9036429B2 (en) Nonvolatile memory device and operating method thereof
KR20120033511A (ko) 플래시 메모리 장치 및 프로그램 검증 방법
CN110047523B (zh) 电阻性内存单元的准定压降自我中止写入方法及其电路
KR20180062513A (ko) 반도체 장치, 그를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 12