TW200832419A - Phase-change memory device and firing method for the same - Google Patents

Description

200832419 九、發明說明： 【發明所屬之技術領域】 實施例係關於-種相位改變記憶體裝置之激發方法，且 更特定言之’係關於一種在執行一寫入操作後藉由使用一 激發電流（其中將一額外電流添加至-寫入電流）來執行一 激發操作的激發方法，及-種相位改變記憶體以。 【先前技術】

在形成相位改變記憶體單元後，非晶、面心立方(fcc) 及密排六方（HCP)狀態共存於包括於相位改變記憶體單元 中之相位.文變材#中q目位改變材料通常在結晶狀態(其 通常被定義為"設定”狀態或邏輯"〇")下展現相對較低之阻 值，且在非晶狀態（其通常被定義為"重設"狀態或邏輯”") 下展現相對較高之阻值。 為了改良相位改變材料之轉變性質，可使相位改變材料 處於均一 FCC狀態。施加高能量以使相位改變材料處於均 一FCC狀態的操作被稱為激發。 可藉由將具有高電流容量之激發電流施加至相位改變記 憶體單元來執行激發操作。因此，在相位改變材料之間的 接觸界面上可能產生足夠熱量，且因此，相位改變材料可 經配置以處於均一 FCC狀態。因此，相位改變材料可具有 均一阻值分布。 在一習知激發方法中，可將相同激發電流施加至所有相 位改變§己憶體單元。因此，使用該習知激發方法不可將相 位改變材料配置成均一 FCC狀態。 124506.doc 200832419 圖1A至圖1 C說明在將預設電流施加至相位改變記憶體 單元後的相位改變記憶體單元。 ^ 參看圖1A至圖1C，在已施加預設激發電流後，用諸如 硫屬化物合金（例如，鍺銻碲（GST)合金）之相位改變材料 • 的相位改變記憶體單元（PGM)之可程式化容積可根據底部 電極觸點（BEC)之阻值大小而變化。圖1 a說明當預設激發 電流高於一適當激發電流時導致實體缺陷的相位改變記憶 體單元100A。圖1C說明當預設激發電流低於適當激發電 參 流時導致未適當地執行相位轉變的相位改變記憶體單元 100C。圖1B說明當預設激發電流為適當時的相位改變記 憶體單元100B。 【發明内容】 實施例係針對一種激發方法及一種所得結構，其克服相 關技術之劣勢中的一或多者。 因此，一實轭例之一特徵為在執行寫入操作後藉由使用 # -激發電流（其中將—額外電流添加至一寫入電流）來執行 激發操作。 因此，一實施例之另一特徵為提供一種相位改變記憶體 裝置’其包括-使用一由一添加至一寫入電流之額外電流 構成的激發電流來執行一激發操作的控制單元。 可藉由提供用於—相位改變記憶體裝置之激發方法來實 現j述及其他特徵以及優勢中之至少-者’該方法包括： 將一寫入電流施加至相位改變記憶體單元；識別在施加該 寫入電流後相位改變記憶體單元的一狀態；及根據該狀態 124506.doc 200832419 將一激發電流（其中將一額外電流添加至該寫入電流）施加 至相位改變記憶體單元。 該寫入電流可為一可將資料寫入至相位改變記憶體單元 中之每一者的電流。施加激發電流可包括將該額外電流添 加至一最小寫入電流’其中該最小寫入電流為一可將資料 寫入至相位改變兄憶體單元中之每一者的最小電流。施加 激發電流可包括將激發電流重複地施加至相位改變記憶體 單元中之每一者。施加激發電流可包括將具有相同電流容 量之激發電流重複地施加至相位改變記憶體單元中之每一 者。 施加寫入電流可包括順序地增加一施加至相位改變記憶 體單元之寫入電流。該方法可進一步包括識別是否將對應 於寫入電流之資料寫入至相位改變記憶體單元，其中施加 寫入電流包括將寫入電流施加至未曾寫入資料的相位改變 記憶體單元。 加加激發電流可包括將一具有兩於一重設電壓之電壓位 準的電壓位準的激發電壓施加至相位改變記憶體單元，其 中該重設電壓為一可將相位改變記憶體單元重設至重設狀 態的電壓。 該方法可包括判定該額外電流。 施加激發電流可包括將激發電流同時施加至相位改變記 憶體單元中之複數個。施加寫入電流可包括將寫入電流同 時施加至相位改變記憶體單元中之複數個。施加激發電流 可包括將激發電流同時施加至包括於同一組中之相位改變 124506.doc 200832419 記憶體單元。 寫入電流可為一將相位改變記憶體單元重設至重設狀態 的重設電流。施加重設電流可包括在複數個階段順序地增 加重設電流。該方法可包括識別相位改變記憶體單元是否 處於重設狀態’其中當相位改變記憶體單元處於重設狀態 時執行施加激發電流。該方法可包括識別在將重設電流之 每一階段施加至相位改變記憶體單元後相位改變記憶體單 元是否處於重設狀態’其中當所有相位改變記憶體單元處 於重設狀態時執行施加激發電流。 該方法可包括識別當相位改變記憶體單元未皆處於重設 狀恶時施加至相位改變記憶體單元的階段之數目是否達到 階段之最大數目，及當施加至相位改變記憶體單元的階段 之數目未達到階段之农大數目時施加一比前一階段之值大 預定值的電流。 可對未處於重設狀態之相位改變記憶體單元執行施加激 發電流。識別相位改變記憶體單元之狀態可包括當可感測 寫入至相位改變記憶體單元之資料且所感測資料之電壓位 準大於一感測標準電壓位準時判定相位改變記憶體單元處 於重設狀態。 該方法可包括改變感測寫入至相位改變記憶體單元之資 料的感測標準電壓位準，且其中識別相位改變記憶體單元 之狀恶包括將所感測資料之電壓位準與經改變之感測標準 電壓位準相比。改變感測標準電壓位準可包括使感測標準 電壓位準減少預定值。 124506.doc 200832419 可藉由提供一相位改變記憶體裝置來實現上述及其他特 徵以及優勢中的至少一者，該相位改變記憶體裝置包括： . 一 PRAM單元陣列，其包括多個相位改變記憶體單元；一 驅動器’其經組態以將一寫入電流及一激發電流施加至相 位改變記憶體單元；及一控制單元，其經組態以識別相位 改變記憶體單元之一狀態，及控制該寫入電流及該激發電 流’其中該控制單元經組態以控制該驅動器根據該狀態將 一激發電流（其中將一額外電流施加至該寫入電流）施加至 • 相位改變記憶體單元。 該控制單元可包括：一激發控制單元，其經組態以控制 一激發驅動器；及一寫入控制單元，其經組態以識別是否 將資料寫入至相位改變記憶體單元且當已將資料寫入至相 位改變記憶體單元時啟動該激發控制單元。該相位改變記 憶體裝置可包括一感測放大器，該感測放大器經組態以自 相位改變記憶體單元讀取資料且將該資料傳輸至該寫入控 φ 制單元。 【實施方式】 於2006年9月26日在韓國智慧財產局申請且標題為： ”Phase-Change Memory Device and Firing Method for the • Same”的韓國專利申請案第10·2006_0093727號以引用的方 式全文併入本文中。 現將參看附圖在下文中更充分地描述本發明，本發明之 示範性實施例說明於附圖中。然而，本發明可以不同形式 來具體化且不應解釋為限於本文所陳述之實施例。相反， 124506.doc -10 - 200832419 提供此等實施例，使得本揭示案將為詳盡且完整的，且將 本發明之範♦充分地傳達給熟習此項技術者。 如下所述，根據本發明之激發方法之一寫入電流可為一 可將相位改變記憶體單元重設至重設狀態的重設電流或一 可將相位改變記憶體單元設定至設定狀態的設定電流。 圖2說明根據本發明之一實施例之激發方法2〇〇的流程 圖。

參看圖2 ’激發方法200可包括在操作210中將一寫入電 流施加至相位改變記憶體單元及在操作290中將一激發電 流（其中可將一額外電流添加至該寫入電流）施加至相位改 變記憶體單元。 在操作290中’該激發電流可包括一添加至該寫入電流 之額外電流，其中該寫入電流為一可將資料寫入至每一相 位改變記憶體單元之電流。對於每一相位改變記憶體單元 而S，該寫入電流可為不同的，且該激發電流可大於該寫 入電流。因此，在根據本發明之一實施例之激發方法中， 對於每一相位改變記憶體單元而言，該激發電流可為不同 的。更特定言之，由於可將一額外電流添加至相位改變記 憶體單元中之每一者的寫入電流，所以對於相位改變記憶 體單元中之每一者而言，激發電流可為不同的且大於寫入 電流。 … 在操作290中，該激發電流可包括一添加至可將資料寫 入至相位改變記憶體單元中之每一者的最小寫入電流的額 外電流。此處，可將該最小寫入電流定義為在可將資 124506.doc 11 200832419 “地寫入至相位改變$己憶體早元之寫入電流中的最小電 流。 在操作290中，可將激發電流重複地施加至相位改變記 憶體單元中之每一者。因此，根據本發明之一實施例之激 發方法可改良關於相位改變記憶體單元之激發效率。 在操作290中，可將一具有相同電流之激發電流重複地 施加至相位改變記憶體單元中之每一者。亦即，可將一具 有相同電流之激發電流重複地施加至一相位改變記憶體單 元。在此種情況下，可將一具有不同電流值之激發電流重 複地施加至每一不同相位改變記憶體單元。 在操作290中，可將一激發電流同時施加至複數個相位 改變記憶體單元。此外，可將一激發電流施加至包括於同 一組中之相位改變記憶體單元。又，在操作210中，可將 一寫入電流同時施加至相位改變記憶體單元中之複數個。 因此，根據本發明之一實施例之激發方法可減少施加一寫 入電流或一激發電流所需的時間。 在操作210中，可順序地增加寫入電流。舉例而言，寫 入電流可包括順序地增加電流的複數個階段。在此種情況 下，在操作290中，可將一激發電流(其中將一額外電流添 加至可將相位改變記憶體單元中之每一者重設至一重設狀 態的複數個階段的電流）施加至相位改變記憶體單元。 根據本發明之一實施例之激發方法可進一步包括在操作 220中識別疋否將對應於寫入電流之資料寫入至相位改變 記憶體單元。在此種情況下，在操作210中，可僅將寫入 124506.doc -12- 200832419 電流施加至未寫人資料之相位改變記憶體單元。舉例而 言，在根據本發明之-實施例之激發方法中，識別相位改 變記憶體單元是否處於重設狀態’且僅當相位改變記情體 單元處於重設狀態時，可施加一激發電流。 根據本發明之一實施例之激發方法可進一步包括在操作 230中識別施加至相位改變記憶體單元的階段之數目是否 已達到階段之最大數目。當如在操作22〇中判定相位改變

記憶體單元未處於重設狀態時，可執行操作23〇。 根據本發明之一實施例之激發方法可進一步包括當操作 230判定施加至相位改變記憶體單元的階段之數目未曾達 到階段之最大數目時在操作24〇中使一寫入電流（例如，重 設電流）增加預定值。若操作23〇判定施加至相位改變記憶 體單元的階段之數目已達到階段之最大數目，則可結束激 發方法。 根據本發明之一實施例之激發方法可進一步包括在操作 270中識別其是否處於一激發模式。在此種情況下，僅當 操作270判定激發方法處於激發模式時，可執行操作29〇。 若操作270判定激發方法不處於激發模式，則可結束激發 方法。 在操作290中，可將一具有高於一重設電壓位準之電壓 位準的激發電壓施加至相位改變記憶體單元，其中該重設 電壓位準為一可將相位改變記憶體單元重設至一重設狀態 的電壓位準。 圖3說明根據本發明之一實施例之相位改變記憶體裝置 124506.doc -13- 200832419 300的方塊圖。 參看圖3 ’根據本發明之一實施例之相位改變記憶體裝 置300可包括一相位改變隨機存取記憶體（pRA]V[)單元陣列 390、一驅動器320及一控制單元31〇。 PRAM單元陣列39〇可包括多個相位改變記憶體單元。驅 動器320可將一寫入電流及一激發電流施加至在PRAM單元 陣列390中之相位改變記憶體單元。控制單元3 1〇可識別是 否將對應於該寫入電流之資料寫入至相位改變記憶體單 元’且可控制該寫入電流及該激發電流。當將資料寫入至 相位改變記憶體單元時，控制單元3 10可控制驅動器320， 使得該激發電流（其中將一額外電流添加至該寫入電流）施 加至在PRAM單元陣列390中之相位改變記憶體單元。 驅動器320可包括一寫入驅動器322及一激發驅動器 326。在將資料寫入至相位改變記憶體單元之寫入模式 下’寫入驅動器322可將一寫入電流施加至相位改變記憶 體單元。在激發模式下，激發驅動器326可將一額外電流 施加至相位改變記憶體單元。 控制單元310可包括一激發控制單元314及一寫入控制單 元312。寫入控制單元312可將一重設控制信號 PWD-RESET或一設定控制信號PWD一SET輸出至寫入驅動 器322。寫入控制單元312可識別是否將資料寫入至相位改 變記憶體單元。當將資料寫入至相位改變記憶體單元時， 可藉由自寫入控制單元312輸出至激發控制單元314之旗標 PASS—FLAG來啟動激發控制單元314。反過來，激發控制 124506.doc •14- 200832419 單元314可將一激發差分電壓PWD_FIRD輸出至激發驅動 器326及寫入驅動器322。詳言之，當激發控制單元314接 收一激發模式信號FIRE—MODE時，激發控制單元314可將 激發控制信號PWD_FIRD輸出至激發驅動器326及寫入驅 動器322。當激發控制單元3 14接收一記憶體重設模式信號 MRS_MODE時，激發控制單元314不可輸出激發控制信號 PWD_FIRD。 相位改變記憶體裝置300可進一步包括一感測放大器 370。感測放大器370可讀取相位改變記憶體單元之資料且 將該資料傳輸至寫入控制單元3 12。 相位改變記憶體裝置300可進一步包括一電壓泵350。電 壓泵350在自控制單元310接收之寫入模式及激發模式下可 輸出相位改變記憶體裝置300之操作電壓VPPX、VPPY及 VPPW 〇 圖4說明根據本發明之一實施例之激發方法及相位改變 記憶體裝置的操作之時序圖。 在圖4所說明之激發方法中，可將一激發電流施加至已 施加一寫入電流之相位改變記憶體單元。藉由與寫入驗證 迴路相同之方式來執行寫入激發迴路。寫入激發迴路中之 每一者使用包括一添加至用於相應寫入驗證迴路中之寫入 電流的額外電流的激發電流。 回應於激發模式信號FIRE_MODE，可操作根據本發明 之當前實施例的激發方法及相位改變記憶體裝置。寫入驗 證迴路可指示重複施加順序地增加之寫入電流的操作。在 124506.doc -15- 200832419 一第一迴路中，可蔣一 析寫入電流施加至所有相位改變記憶 體單元。在一第-袖放a 一路中，可將一增加預定值之寫入電流 僅施加至未曾窝人咨 • 馬入貝枓的相位改變記憶體單元。可施加一 順序地增加之京人φ、去 . - 馬入電流，直至將資料寫入至所有相位改變 . 記憶體單元為止。接裟 ._ ^ fl ^ 接者’在將貧料寫入至所有相位改變記 憶體单元時，可腺_ ^ - 』將一激發電流施加至相位改變記憶體單 一匕處-激發電流可包括一添加至寫入電流之額外電 φ 机其中該寫入電流可將資料寫入至相位改變記憶體單元 母者因此’可將一不同激發電流施加至相位改變 圯fe體單7C中之每一者。另外，為了施加一激發電流，可 連續地操作電壓泵。為了進行此，在根據本發明之一實施 例之激發方法及相位改變記憶體裝置中，在激發期間可連 續地啟動泵控制信號PUMP_SUCCESS。 圖5說明根據本發明之另一實施例之激發方法及相位改 變記憶體裝置的操作之時序圖。 • 不同於在圖4所說明之激發方法中，在圖5所說明之激發 方法中，如在圖5中之WRITE DATA之‘16,所指示，將在激 發迴路中之每一者中之激發電流施加至所有相位改變記憶 體單元。然而，在圖4中之WRITE DATA之‘2,指示將激發 電流施加至相位改變記憶體單元中之一些。 回應於激發模式信號FIRE—MODE，可操作根據本發明 之一實施例之激發方法及相位改變記憶體裝置。寫入驗證 迴路可如結合圖4在上文論述而操作。接著，在將資料寫 入至所有相位改變記憶體單元時，可將一激發電流施加至 124506.doc • 16 - 200832419 相位改變記憶體單元。此處，激發電流可包括一添加至寫 入電流之額外電流，其中該寫入電流可將資料寫入至相位 _ 改變記憶體單元中之每一者。此處，可連續地且重複地施 加激發電流。因此，可將一不同激發電流施加至相位改變 記憶體單元中之每一者。為了重複地施加激發電流，可連 續地操作一電荷泵。為了進行此，在根據本發明之一實施 例之激發方法及相位改變記憶體裝置中，在激發期間當 PASS—FLAG為是時可啟動泵控制信號puMP_SUCCESS且 ® 當PASS-FLAG為否時可停用泵控制信號PUMPJUCCESS。 圖6說明在根據本發明之一實施例之激發方法及相位改 變記憶體裝置中的寫入電流及激發電流的圖表。寫入電流 可包括順序地增加之複數個階段IWl-IWm。激發電流亦可 包括順序地增加之複數個階段IF1_IFin。激發電流之階段 IFl-IFm各自可具有一比寫入電流之階段Iwl-IWni中之相 應一者大額外電流IA的電流。 φ 此處，可將每一階段IWl-IWm施加至相位改變記憶體單 元中之每一者。另一方面，可將相同激發電流之階段IF i _ IFm重複地施加至一相位改變記憶體單元。 圖7說明根據本發明之另一實施例之激發方法7〇〇的流程 圖。 不同於根據本發明之一實施例之激發方法2〇〇，在根據 本發明之另一實施例的激發方法7〇〇中，可僅為未適當地 寫入資料之相位改變記憶體單元執行激發操作。 詳言之，在於操作71〇中將一寫入電流施加至相位改變 124506.doc -17- 200832419 記憶體單元後，操作720可識別是否將對應於一寫入電流 之資料寫入至相位改變記憶體單元。若操作72〇判定已寫 • 入資料，則可結束激發操作700。若操作720判定未寫入資 料，則操作730可識別施加至相位改變記憶體單元的階段 _ 之數目是否已達到階段之最大數目。 若操作730判定階段之數目未達到階段之最大數目，則 在操作740中可使一寫入電流增加預定值，且激發方法7〇〇 φ 可返回至操作710。若操作730判定階段之數目已達到階段 之最大數目，則操作770判定激發方法7〇〇是否處於激發模 式。若否，則激發方法700可結束。若激發方法7〇〇處於激 發模式，則在操作790中可將激發電流（其中將額外電流順 序地添加至寫入電流）施加至相位改變記憶體單元。 圖8及圖9說明用於解釋激發方法7〇〇之圖式。在激發方 法7〇〇中，為了識別是否將資料寫入至相位改變記憶體單 兀’可使一感測標準電壓自VTH1減少至VTH2。接著，當 # 相位改變記憶體單元之一感測電壓低於VTH2時，可判定 未寫入資料。因此，在根據本發明之另一實施例之激發方 法700中，可為具有低阻值之相位改變記憶體單元選擇性 地執行一激發操作。 在圖8及圖9中，A及C表示在執行根據本發明之一實施 例之激發方法700之前相位改變記憶體單元的設定阻值分 布在圖9中，B表示在執行根據本發明之一實施例之激發 方法700之後相位改變記憶體單元的設定阻值分布。 如可在圖9中看出，在執行激發方法7〇〇後之感測裕度 124506.doc -18 - 200832419 的感測裕度SMA。 SMB可大於在執行激發方法7〇〇之前 如上所述’根據本發明之激發方法及相位改變記憶體裝 置考慮相㈣變記憶㈣元之—M程變化且將―最佳激發 電流施加至相位改變記憶體單元。

如本文所使用，單數形式"一"及，，該•，意欲亦包括複數形 式’除非本文另有清楚指示。應進一步理解，術語"包含” 包括"指定規定特徵、整數、步驟、操作、元件、組件 等的存在’但未排除—或多個其他特徵、整數、步驟、操 作、元件、組件、群組等的存在或添加。 除非另有定義，否則本文所用之所有術語（包括科技術 語)立具有與由-般熟習此項技術者所通㈣解之意義相同 的意義。應進一步理解，術語（諸如在常用詞典中定義的 術語）應被理解為具有與其在相關技術之背景中之意義一 致的意義’且除非本文中清楚地定義否則不以理想化或過 度正式之意義來理解。 在本文中已揭示本發明之示範性實施例，且雖然使用了 特疋術，吾，但其僅以通用及描述性意義來使用且欲僅以通 用及描述性意義來解釋且不用於達成限制目的。因此，一 般熟習此項技術者應理解，在不脫離如以下申請專利範圍 中陳述之本發明之精神及範疇的情況下，可在形式及細節 上做出各種改變。 【圖式簡單說明】 圖1A至圖1 c說明在將預設激發電流施加至相位改變記 憶體單元後的相位改變記憶體單元，· 124506.doc •19- 200832419 圖2說明根據本發明之一實施例之激發方法的流程圖； 圖3說明根據本發明之一實施例之相位改變記憶體裝置 的方塊圖； 圖4說明根據本發明之一實施例之激發方法及相位改變 記憶體裝置的操作之時序圖； 圖5說明根據本發明之另一實施例之激發方法及相位改 變記憶體裝置的操作之時序圖； 圖6說明在根據本發明之一實施例之激發方法及相位改 變記憶體裝置中的寫入電流及激發電流的圖表； 圖7說明根據本發明之另一實施例之激發方法的流程 圖； 圖8說明用於解釋根據本發明之另一實施例之激發方法 的圖式；及 圖9說明根據本發明之一實施例之激發方法的效應之圖 式0

相位改變記憶體單元 相位改變記憶體單元 相位改變記憶體單元 相位改變記憶體裝置 控制單元 寫入控制單元 激發控制單元 驅動器 【主要元件符號說明】 100A 100B 100C 300 310 312 314 320 124506.doc -20- 200832419

322 326 350 370 390 FIREJMODE IF 1 -Ifm IW1 -Iwm MRS__MODE PASSJFLAG PUMP_SUCCESS PWD__FIRD PWD^RESET PWD_SET VPPW VPPX VPPY 寫入驅動器 激發驅動器 電壓泵 感測放大器 相位改變隨機存取記憶體（PRAM) 單元陣列 激發模式信號 階段 階段 記憶體重設模式信號 旗標 泵控制信號 激發差分電壓/激發控制信號 重設控制信號 設定控制信號 操作電壓 操作電壓 操作電壓 124506.doc -21 -

Claims (1)

1. 200832419 十、申請專利範圍： 1 · 種用於一相位改變記憶體裝置之激發方法，該方法包 含： 將一寫入電流施加至相位改變記憶體單元； . 識別在施加該寫入電流後該等相位改變記憶體單元的 一狀態；及 根據该狀態將一激發電流施加至該等相位改變記憶體 單兀’在該激發電流中將一額外電流添加至該寫入電 ⑩ 流。 2·如明求項1之方法，其中該寫入電流為一可將資料寫入 至該等相位改變記憶體單元中之每一者的電流。 3·如請求項2之方法，其中施加該激發電流包括將該額外 電流添加至一最小寫入電流，其中該最小寫入電流為一 了將 > 料寫入至該等相位改變記憶體單元中之每一者的 最小電流。 φ 4·如請求項2之方法，其中施加該激發電流包括將該激發 電流重複地施加至該等相位改變記憶體單元中之每一 者。 ' 5·如请求項4之方法，其中施加該激發電流包括將具有相 - 同電流容量之該激發電流重複地施加至該等相位改變記 憶體單元中之每一者。 … 月求項1之方法，其中施加該寫入電流包括順序地增 加一施加至該等相位改變記憶體單元之寫入電流。 7·如清求項6之方法，其進—步包含識別是否將對應於該 124506.doc 200832419 寫入電流之資料寫入至該等相位改變記憶體單元，其中 施加忒寫入電流包括將該寫入電流施加至未曾寫入資料 的該等相位改變記憶體單元。 8·如请求項1之方法，其中施加激發電流包括將一具有一 回於重设電壓之電壓位準的電壓位準的激發電壓施加 至凜等相位改變記憶體單元，其中該重設電壓為一可將 〜專相位改變$己彳思體單元重設至一重設狀態的電壓。 9.如凊求項1之方法，其進一步包含判定該額外電流。 I 〇·如明求項丨之方法，其中施加該激發電流包括將該激發 電流同時施加至該等相位改變記憶體單元中之複數個。 II ·如凊求項1之方法，其中施加該寫入電流包括將該寫入 電流同時施加至該等相位改變記憶體單元中之複數個。 12 ·如咕求項1之方法’其中施加該激發電流包括將該激發 電流同時施加至包括於一相同組中之該等相位改變記憶 體單元。 u 13·如請求項丨之方法，其中該寫入電流為一將該等相位改 變記憶體單元重設至一重設狀態的重設電流。 14·如請求項13之方法，其中施加該重設電流包括在複數個 階段中順序地增加該重設電流。 15·如請求項14之方法，其進一步包含識別該等相位改變記 憶體單元是否處於一重設狀態，其中當該等相位改變記 憶體單元處於一重設狀態時執行施加該激發電流。 16·如請求項14之方法，其進一步包含識別在將該重設電流 之每一階段施加至該等相位改變記憶體單元後該等相位 124506.doc 200832419 改變S己憶體早元疋否處於一重設狀態，其中當所有相位 改變記憶體單元處於一重設狀態時執行施加該激發電 , 流。 17.如請求項16之方法，其進一步包含： 識別當該等相位改變記憶體單元未皆處於一重設狀態 時，施加至該等相位改變記憶體單元的階段之數目是否 已達到階段之最大數目；及 _ 當施加至該等相位改變記憶體單元的階段之數目未達 到階段之該最大數目時，施加一比一先前階段之值大一 預定值的電流。 18·如請求項13之方法，其中對未處於一重設狀態之該等相 位改變記憶體單元執行施加該激發電流。 19·如請求項18之方法，其中識別該等相位改變記憶體單元 之一狀態包括當可感測寫入至該等相位改變記憶體單元 之資料且該所感測資料之一電壓位準大於一感測標準電 • 壓位準時判定該等相位改變記憶體單元處於一重設狀 態。 20.如巧求項19之方法，其進一步包含改變感測寫入至該等 相位改變記憶體單元之資料的該感測標準電壓位準，且 其中識別該等相位改變記憶體單元之一狀態包括將該所 感測貝料之該電壓位準與該經改變之感測標準電壓位準 相比。 如月求項20之方法’其中改變該感測標準電壓位準包括 使該感測標準電壓位準減少一預定值。 124506.doc 200832419 22· —種相位改變記憶體裝置，其包含·· PRAM單το陣列，纟包括多個相位改變記憶體單 元； -驅動器，其經組態以將一寫入電流及一激發電流施 加至該等相位改變記憶體單元；及 控制單元，其經組態以識別該等相位改變記憶體單 几之一狀態，及控制該寫入電流及該激發電流， 其中該控制單元經組態以控制該驅動器根據該狀態來 將一激發電流施加至該等相位改變記憶體單元，在該激 發電流中將一額外電流添加至該寫入電流。 23·如請求項22之相位改變記憶體裝置，其中該控制單元包 含： I 一激發控制單元，其經組態以控制—激發驅動器；及 一寫入控制單元，其經組態以識別是否將該資料寫入 至該等相位改變記憶體單元及當將該資料 ^ 只丁寸馬入至該等 位改變記憶體單元時啟動該激發控制單元。 24·如請求項23之相位改變記憶體裝置，复 — 、 "^ 步包含一感 測放大器，其經組態以自該等相位改變記憶 。" _旱及*言買取^ >料且將該資料傳輸至該寫入控制單元。 124506.doc