TWI492229B - 相變隨機存取記憶體裝置以及相關的操作方法 - Google Patents

相變隨機存取記憶體裝置以及相關的操作方法 Download PDF

Info

Publication number
TWI492229B
TWI492229B TW096131919A TW96131919A TWI492229B TW I492229 B TWI492229 B TW I492229B TW 096131919 A TW096131919 A TW 096131919A TW 96131919 A TW96131919 A TW 96131919A TW I492229 B TWI492229 B TW I492229B
Authority
TW
Taiwan
Prior art keywords
stylized
loop
phase change
random access
stylization
Prior art date
Application number
TW096131919A
Other languages
English (en)
Other versions
TW200820255A (en
Inventor
Hye-Jin Kim
Kwang-Jin Lee
Du-Eung Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200820255A publication Critical patent/TW200820255A/zh
Application granted granted Critical
Publication of TWI492229B publication Critical patent/TWI492229B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

相變隨機存取記憶體裝置以及相關的操作方法
本發明之實施例大體係關於相變隨機存取記憶體(PRAM)裝置及相關的操作方法。更特定言之，本發明之實施例係關於PRAM裝置及相關的用於執行程式化操作之方法。
相變記憶體裝置使用能夠穩定轉變於非晶相位與結晶相位之間的諸如硫族化物之相變材料而儲存資料。非晶相位與結晶相位(或狀態)展現用於區別記憶體裝置中記憶體單元之不同邏輯狀態的不同電阻值。詳言之，非晶相位展現一相對高的電阻，而結晶相位展現一相對低的電阻。
至少一類型之相變記憶體裝置－PRAM－使用非晶狀態以表示一邏輯'1'而使用結晶狀態以表示一邏輯'0'。在PRAM裝置中，結晶狀態被稱為"設定狀態"而非晶狀態被稱為"重設狀態"。因此，一PRAM中之一記憶體單元藉由設定記憶體單元中之相變材料至結晶狀態而儲存邏輯'0'，且記憶體單元藉由設定相變材料至非晶狀態而儲存邏輯'1'。各種PRAM裝置揭示於(例如)美國專利第6,487,113號及第6,480,438號中。
一PRAM中之相變材料係藉由加熱該材料至一高於預定熔融溫度之第一溫度且接著快速冷卻該材料而被轉換至非晶狀態。相變材料係藉由以一低於熔融溫度但高於一結晶溫度之第二溫度加熱該材料歷時一持續時間週期而被轉換至結晶狀態。因此，資料係藉由使用如上述之加熱及冷卻於非晶狀態與結晶狀態之間轉換PRAM之記憶體單元中的相變材料而程式化至PRAM中之記憶體單元。
PRAM中之相變材料通常包含一包括鍺(Ge)、銻(Sb)、及碲(Te)之化合物，意即，一"GST"化合物。GST化合物良好適合於PRAM，因為其可藉由加熱及冷卻而快速轉變於非晶狀態與結晶狀態之間。除了GST化合物之外或作為GST化合物之替代，多種其他化合物可用於相變材料中。其他化合物之實例包括(但不限於)諸如GaSb、InSb、InSe、Sb2 Te3 及GeTe之二元化合物，諸如GeSbTe、GaSeTe、InSbTe、SnSb2 Te4 及InSbGe之三元化合物，或諸如AglnSbTe、(GeSn)SbTe、GeSb(SeTe)及Te81 Ge15 Sb2 S2 之四元化合物。
PRAM中之記憶體單元被稱為"相變記憶體單元"。一相變記憶體單元通常包含一頂部電極、一相變材料層、一底部電極接觸點、一底部電極及一存取電晶體。一讀取操作藉由測量相變材料層之電阻而對相變記憶體單元執行，且一程式化操作藉由如上述之加熱及冷卻相變材料層而對相變記憶體單元執行。
不幸地，習知PRAM裝置可同時接收若干位元之輸入但不能同時程式化該等位元至相應記憶體單元中。舉例而言，一PRAM可經由複數個插腳而接收16個輸入，但PRAM可能不能同時存取16個相變記憶體單元。此缺點之一原因在於，若需要1 mA之電流來程式化一相變記憶體單元，則將需要16 mA之電流來同時程式化16個相變記憶體單元。此外，若提供電流之驅動器電路之效率為10%，則實際上，將需要160 mA之電流來同時程式化16個記憶體單元。然而，習知PRAM裝置通常未被裝備以提供具有此等高量值之電流。
由於一PRAM裝置中之一程式驅動器僅可提供一有限量之電流，因此若干相變記憶體單元之一程式化操作可被分成若干"片段程式化操作"，其各僅需要被需要以程式化若干相變記憶體單元之全部的總電流之一部分。在每一片段程式化操作中，一更大群組中之記憶體單元之一子集(意即，一片段)被程式化。舉例而言，十六個相變記憶體單元之群組可藉由將十六個相變記憶體單元分成每群組中兩個之八群組(意即，片段)而程式化且於八個循序片段程式化操作中同時程式化具有兩個相變記憶體單元之每一群組中的兩個記憶體單元。
為防止不必要之電流消耗及程式化失敗，PRAM裝置亦可執行一驗證讀取操作以驗證每一選定記憶體單元的程式化狀態。為執行該驗證讀取操作，選定之記憶體單元中待程式化之程式資料被儲存於諸如程式緩衝器之暫時儲存位置。接著，程式質料被程式化至選定之單元中。接著，儲存於選定之記憶體單元中之資料被讀取並與儲存於暫時儲存位置之程式資料比較。在儲存於暫時儲存位置中之資料不同於儲存於選定記憶體單元中之資料的情況下，驗證讀取操作指示一程式化失敗。否則，驗證讀取操作指示一程式化成功。
不幸地，在使用片段程式化操作之PRAM裝置中，驗證讀取程序傾向於顯著增加程式化時間。因此，即使驗證讀取操作傾向於改良PRAM裝置之可靠性，其亦可能損害PRAM裝置之總體效能。
本發明之選定實施例提供能夠執行暫時中止與重新開始操作及相關操作方法的相變隨機存取記憶體裝置。
根據本發明之一實施例，提供一操作一包含複數個相變隨機存取記憶體單元之相變隨機存取記憶體裝置的方法。該方法包含執行一程式化操作以儲存資料於複數個相變隨機存取記憶體單元中之選定相變隨機存取記憶體單元中，其中程式化操作包含複數個循序程式化迴圈，於程式化操作中間暫時中止程式化操作，且在暫時中止程式化操作之後，回應於一重新開始命令而重新開始程式化操作。
根據本發明之另一實施例，提供一操作一包含被分成複數個單元群組之複數個相變隨機存取記憶體單元之相變隨機存取記憶體裝置的方法。該方法包含執行一程式化操作以儲存資料於複數個相變隨機存取記憶體單元中之選定相變隨機存取記憶體單元中，其中程式化操作包含複數個循序程式化迴圈，其中程式化迴圈中之每一者包含複數個片段程式化操作，且其中片段程式化操作中之每一者將資料程式化至複數個單元群組中的一或多者中，於程式化操作之一當前迴圈中間暫時中止程式化操作，且在暫時中止程式化操作之後，回應於一重新開始命令而重新開始程式化操作。
根據本發明之又一實施例，提供一相變隨機存取記憶體裝置。該裝置包含：複數個相變隨機存取記憶體單元；及一程式化電路，其經調適以使用複數個循序程式化迴圈執行一程式化操作以將資料程式化至該複數個相變隨機存取記憶體單元中之選定記憶體單元中，其中程式化操作被暫時中止於程式化操作中間，且其後重新開始。
根據本發明之另一實施例，提供一相變隨機存取記憶體裝置。該裝置包含：複數個相變隨機存取記憶體單元，其經分成複數個單元群組；及一程式化電路，其經調適以使用複數個循序程式化迴圈執行一程式化操作以將資料程式化至該複數個相變隨機存取記憶體單元中之選定記憶體單元中，其中程式化迴圈中之每一者包含複數個片段程式化操作，其中片段程式化操作中之每一者將資料程式化至複數個單元群組中的一或多者中，且其中程式化操作被暫時中止於程式化操作中間，且其後回應於一重新開始命令而重新開始。
參看隨附圖式於下文描述本發明之例示性實施例。此等實施例作為教示實例而存在，而本發明之範疇由下文之申請專利範圍定義。
圖1繪示根據本發明之一實施例之一種操作一PRAM裝置之方法的概念時序圖。
參看圖1，藉由提供程式資料至PRAM裝置且儲存用於驗證讀取操作之程式資料的複本，而於該裝置中執行一程式化操作。接著，使用複數個程式化迴圈(L＝1至11)將程式資料程式化至PRAM裝置之選定相變記憶體單元中。
在每一程式化迴圈開始之前，執行一驗證讀取操作(VERIFY_READ)，以判定是否已成功程式化選定之記憶體單元。在每一程式化迴圈中，根據驗證讀取操作而對未成功程式化之選定記憶體單元執行一片段程式化操作。
為達成解釋之目的，假定用於程式化操作之程式資料包含待程式化於被分成八對之16個選定記憶體單元中的16位元資料。程式資料經由16個輸入/輸出(IO)插腳而轉移至PRAM裝置且於八個相應片段程式化操作中被接連程式化為八對或群組。作為一實例，表1展示自經由相應的標記有0至15之IO插腳接收之位元提取的八對。每一對位元可被稱為一"片段程式化單元"。
為達成解釋之目的，假定程式化操作之一第一程式化迴圈(L＝1)前，八個群組中之所有記憶體單元均未經成功程式化。因此，第一程式化迴圈之前的一第一讀取驗證操作將偵測到所有記憶體單元均未經成功程式化。結果，在第一程式化迴圈中，將對第一群組至第八群組中之每一者中的記憶體單元執行一片段程式化操作。
一記憶體單元群組(其中至少一記憶體單元未經成功程式化)將被稱為一"失敗群組"。在一群組於一驗證讀取操作中被偵測為一失敗群組之情況下，一片段程式化操作對彼群組中之兩個記憶體單元而執行。
假定第二迴圈之前的一第二讀取驗證操作偵測到記憶體單元之第一至第五及第七與第八群組為失敗群組。因此，在第二迴圈(L＝2)中，一片段程式化操作將對圖1中表示為至、及之此等群組中的每一者執行。
在圖1之實例中，一暫時中止命令在片段程式化操作已對PRAM中之第一至第四群組中的每一者執行之後於第二迴圈中間被輸入至PRAM。稍後，一重新開始命令輸入至PRAM且第二迴圈再次開始。然而，在第二迴圈再次開始之前，一驗證讀取操作對選定之記憶體單元執行以偵測第一至第八群組中的哪些為失敗群組。假定在圖1說明之重新開始命令之後，第一、第二、第五、第七及第八群組為失敗群組。因此，在第二迴圈再次開始之後，一片段程式化操作對表示為、、、及之失敗群組中的每一者執行。因為在重新開始命令之後一片段程式化操作未對第三及第四群組執行，因此PRAM中節省了大量功率。
如圖2所示，設定及重設脈衝電流之各別量值於循序程式化迴圈中增加，例如，自第一程式化迴圈中之0.5 mA至第十一程式化迴圈中的1.0 mA。然而，在一程式化迴圈之部分被重複之情況下(諸如圖1之第二程式化迴圈)，程式化迴圈之部分於相同條件下被重複。舉例而言，在暫時中止命令及重新開始命令之前及之後，以具有量值0.65 mA之設定與重設脈衝電流執行第二程式化迴圈。
暫時中止命令通常發送至PRAM以允許一讀取操作於程式化操作被執行之同一記憶體區塊內被執行。重新開始命令在讀取操作完成之後發送至PRAM。藉由允許程式化操作由讀取操作中斷，PRAM之平均讀取潛時傾向於減少。
在圖1說明之實施例中，十一個程式化迴圈被執行。然而，PRAM可經修改以執行更少或更多之程式化迴圈。
圖3係說明圖1之方法之一實施的流程圖。在下文之描述中，例示性方法步驟由圓括號表示(SXX)。
參看圖1及圖3，待於一PRAM裝置之選定記憶體單元中程式化的寫入資料WDATA(亦稱為"程式資料")輸入至裝置(S10)。接著，一程式化迴圈計數器經設定為L＝1且一片段程式化操作計數器經設定為C＝1(S12)。
接著，儲存於選定記憶體單元中之資料作為驗證資料VDATA而被讀出(S20)。驗證資料將用於一驗證讀取操作(VERIFY_READ)中。將下一驗證資料VDATA與寫入資料WDATA比較(S30)。在驗證資料VDATA與寫入資料WDATA相同(S30＝是)之情況下，該方法成功終止(S92)。否則(S30＝否)，PRAM執行一片段程式化操作(標記為"片段寫入")(S40)。片段程式化操作對對應於片段程式化操作計數器"C"之一群組或片段之選定記憶體單元而執行。在片段程式化操作之後，PRAM將片段程式化操作計數器"C"與一最大片段程式計數"Cmax"比較(S50)。在片段程式化操作計數器"C"之值與最大片段程式計數"Cmax"之值相同(S50＝是)的情況下，該方法繼續至一步驟S80。另一方面，在片段程式化操作計數器"C"之值不同於最大片段程式計數"Cmax"的值(S50＝否)之情況下，該方法增量片段程式化操作計數器"C"的值(S52)。
在增量片段程式化操作計數器"C"之值之後，該方法判定一暫時中止命令是否已被接收。在無暫時中止命令被接收(S60＝否)之情況下，該方法返回至步驟S40。否則(S60＝是)，該方法等待直至一重新開始命令在繼續之前被接收(S70＝是)為止。在接收重新開始命令後，該方法即重設片段程式化操作計數器"C"至一(S72)並返回至步驟S20。
在步驟S80中，該方法將程式化迴圈計數器"L"與一最大程式化迴圈計數"Lmax"比較(S80)。在程式化迴圈計數器"L"等於最大程式化迴圈計數"Lmax"(S80＝是)之情況下，該方法不成功地終止(S94)。否則(S80＝否)，該方法增量程式化迴圈計數器"L"(S82)，重設片段程式化操作計數器"C"至一(S83)，並返回至步驟S20。
圖4係根據本發明之另一實施例說明一操作一PRAM裝置之方法的概念時序圖，且圖5係說明圖4之方法之一實施的例示性流程圖。圖4及圖5之方法類似於圖1及圖3之方法。因此，為避免冗餘而將已參看圖1及圖3描述之步驟的詳細描述省略。
圖4及圖5之方法類似於圖1及圖3之方法，除了在圖4及圖5之方法中，程式化迴圈計數器"L"在暫時中止命令及重新開始命令被接收之後被增量(S84)。因此，如圖4中可見，在暫時中止命令及重新開始命令被接收之後，一第三程式化迴圈(L＝2)而非圖1中所說明之第二程式化迴圈(L＝2)經執行。
圖5中所示之結構與圖3中所示之結構之間的不同之處將被主要描述。若重新開始命令被輸入，則片段程式化操作C再次設定為一(S72)，1加至程式化迴圈L(S84)，且重新開始程式化操作。
圖6係根據本發明之另一實施例說明一操作一PRAM裝置之方法的概念時序圖，且圖7係說明圖6之方法之一實施的流程圖。圖6及圖7之方法類似於圖1及圖3之方法。因此，為避免冗餘而將已參看圖1及圖3描述之步驟的詳細描述省略。
圖6及圖7之方法類似於圖1及圖3之方法，除了在圖6及圖7之方法中，在一重新開始命令被接收(S70＝是)之後，步驟S72、S20及S30被跳過。因此，在選定之記憶體單元之第一至第m群組在暫時中止命令被接收之前被程式化(例如，圖6中m＝4)之情況下，該方法在重新開始命令被接收後立即程式化第(m＋1)群組。另外，驗證資料VDATA僅在程式化迴圈計數器"L"達到最大程式化迴圈計數"Lmax"(S80＝是)之後被讀出並與寫入資料WDATA比較。
圖8係根據本發明之另一實施例說明一操作一PRAM裝置之方法的概念時序圖，且圖9係說明圖8之方法之一實施的流程圖。圖8及圖9之方法類似於圖1及圖3之方法。因此，為避免冗餘而將已參看圖1及圖3描述之步驟的詳細描述省略。
圖8及圖9之方法類似於圖1及圖3之方法，除了在圖8及圖9之方法中，暫時中止命令直至一程式化迴圈之結束才被執行。因此，直至片段程式化操作計數器"C"達到最大片段程式計數"Cmax"(S50＝是)，循序片段程式化操作才被執行(S40)且片段程式化操作計數器"C"被增量(S52)。
在圖8所示之實例中，暫時中止命令在選定之記憶體單元之第四群組被程式化之後接收於PRAM中。然而，暫時中止命令直至第二程式化迴圈完成之後才被執行。以更為通用之術語，在圖8及圖9之方法中，若一暫時中止命令於一第n程式化迴圈期間經接收，則該暫時中止命令執行於該第n程式化迴圈與一第(n＋1)程式化迴圈的之間。藉由使用圖8及圖9之方法，可相對於諸如上文描述之方法的其他方法而改良程式化操作之穩定性。另一方面，暫時命令之接收與諸如一讀取命令之下一命令的接收之間的一恢復時間可於圖8及圖9之方法中被增加。
圖10繪示根據本發明之一實施例之一PRAM裝置的方塊圖。圖10之PRAM裝置可經調適以實施圖1至圖9中所說明之方法中的任一者。圖11係說明圖10之PRAM裝置中之控制單元的例示性方塊圖。
參看圖10，PRAM裝置包含一記憶體單元陣列110、一列解碼器124、一行解碼器126、一位址緩衝器128及一程式化電路130。
記憶體單元陣列110包含可被分成複數個單元群組之複數個相變記憶體單元。儘管未展示於圖式中，但每一相變記憶體單元包含一相變電阻材料及一諸如電晶體或二極體之存取元件。存取元件用於控制在程式化、讀取及抹除操作期間至相變電阻材料之電流供應。
列解碼器124具備一由位址緩衝器128輸出之列位址XA，解碼列位址XA，且選擇待程式化之複數個相變記憶體單元之一列。行解碼器126具備一由位址緩衝器128輸出之行位址YA，解碼行位址YA，且基於經解碼之行位址YA而選擇待程式化之複數個相變隨機存取記憶體單元的行。
程式化電路130在屬於如上述之"失敗群組"之選定記憶體單元中程式化資料。此程式化係使用複數個循序程式化迴圈而執行，每一程式化迴圈被分成複數個片段程式化操作。程式化電路130可在執行程式化操作時暫時中止或重新開始程式化操作。關於暫時中止及重新開始程式化電路130之程式化操作的各種例示性操作係參看圖1至圖9於上文中描述。
在圖10之實施例中，程式化電路130包含一比較單元140、一驗證感測放大器142、一資料輸入緩衝器144、一程式脈衝產生單元160、一程式驅動器170、一控制單元180及一命令緩衝器186。
比較單元140比較由驗證感測放大器142自選定之相變隨機存取記憶體單元讀取之資料驗證資料VDATA與由資料輸入緩衝器144輸入之寫入資料WDATA，並輸出比較信號PASS。比較信號PASS指示複數個不同失敗相變隨機存取記憶體單元[k：0]之相應驗證資料VDATA不同於相應寫入資料WDATA。此外，比較單元140將一旗標信號PASS_FLAG供應至控制單元180。在驗證資料VDATA及寫入資料WDATA相互相等之情況下，旗標信號PASS_FLAG假定一第一位準(例如，邏輯位準"高")，且在經驗證之資料VDATA及寫入資料WDATA彼此不同之情況下，旗標信號PASS_FLAG假定一第二位準(例如，邏輯位準"低")。
控制單元180控制驗證感測放大器142、程式驅動器170及程式脈衝產生單元160以執行程式化操作。控制單元180接收一程式命令WT，以啟用一指示預定程式化迴圈之程式化迴圈信號WT_LOOP，以使得在屬於"失敗群組"之選定之相變隨機存取記憶體單元中程式化資料，並且接收暫時中止命令以停用程式化迴圈信號WT_LOOP。此外，控制單元180接收重新開始命令以重新啟用程式化迴圈信號WT_LOOP。此外，控制單元180接收第一位準之旗標信號PASS_FLAG，並控制驗證感測放大器142以暫時中止程式化操作。
在圖11中藉由實例而說明控制單元180之一更特定實施例。圖11所示之控制單元180對應於一用於實施在圖1及圖3中說明之驅動方法的電路方塊。在圖11之實例中，控制單元180包含一驗證計數器182及一暫存器184。驗證計數器182接收程式命令WT以經啟用，並供應一計數信號CNT。驗證計數器182接收暫時中止命令以經停用，並接收重新開始命令以經重新啟用，並產生計數信號CNT。暫存器184接收計數信號CNT，並產生程式化迴圈信號WT_LOOP。舉例而言，驗證計數器182供應一指示2之計數信號CNT，且暫存器184儲存指示2之計數信號CNT並使用計數信號CNT供應指示第二程式化迴圈(L＝2)之程式化迴圈信號WT_LOOP。在此狀態下，驗證計數器182及暫存器184接收一暫時中止命令並暫時中止操作。接著，若提供重新開始命令，則暫存器184藉由使用指示儲存於其中之2之計數信號CNT而提供指示第二程式化迴圈(L＝2)的程式化迴圈信號WT_LOOP。
再次參看圖10，程式脈衝產生單元160接收比較信號PASS及寫入迴圈信號，並供應一設定脈衝控制信號PWD_SET及一重設脈衝控制信號PWD_RESET用於定時複數個片段程式化操作。
程式驅動器170接收寫入資料WDATA、設定脈衝控制信號PWD_SET及重設脈衝控制信號PWD_RESET，將一設定脈衝或一重設脈衝供應至該複數個失敗相變隨機存取記憶體單元，並程式化寫入資料WDATA。
根據本發明之選定實施例之相變記憶體隨機存取記憶體裝置採用片段程式化操作及驗證讀取操作，但本發明不限於此。舉例而言，在選定之替代實施例中，片段程式化操作可在無程式驗證操作之情況下被使用，或片段程式化操作及程式驗證操作兩者均可省略。
如上所述，在本發明之選定實施例中，相變隨機存取記憶體裝置及相關聯之系統可使用相對於習知裝置及系統具有增加之可靠性的片段程式化操作及程式驗證操作。此外，為了在一程式化操作進行至一預定記憶體區塊中時讀取儲存於其他記憶體區塊中的資料，預定記憶體區塊中之程式化操作可在預定記憶體區塊中之程式化操作被暫時中止且另一記憶體區塊中之讀取操作完成之後重新開始。
前述例示性實施例作為教示實例而存在。熟習此項技術者應瞭解，在不脫離如由所附之申請專利範圍界定之本發明之範疇的情況下，可對實施例進行形式及細節上之各種改變。
110．．．記憶體單元陣列
124．．．列解碼器
126．．．行解碼器
128．．．位址緩衝器
130．．．程式化電路
140．．．比較單元
142．．．驗證感測放大器
144．．．資料輸入緩衝器
160．．．程式脈衝產生單元
170．．．程式驅動器
180．．．控制單元
182．．．驗證計數器
184．．．暫存器
186．．．命令緩衝器
圖1繪示根據本發明之一實施例之一操作一PRAM裝置之方法的概念時序圖；圖2係根據本發明之選定實施例說明用於程式化PRAM裝置之不同類型之設定及重設脈衝的圖；圖3係說明圖1之方法之一實施的流程圖；圖4係根據本發明之另一實施例說明一操作一PRAM裝置之方法的概念時序圖；圖5係說明圖4之方法之一實施的流程圖；圖6係根據本發明之另一實施例說明一操作一PRAM裝置之方法的概念時序圖；圖7係說明圖6之方法之一實施的流程圖；圖8係根據本發明之另一實施例說明一操作一PRAM裝置之方法的概念時序圖；圖9係說明圖8之方法之一實施的流程圖；圖10繪示根據本發明之一實施例之一PRAM裝置的方塊圖；及圖11係說明圖10之PRAM之控制單元的方塊圖。
(無元件符號說明)

Claims (26)

  1. 一種操作一包含複數個相變隨機存取記憶體單元之相變隨機存取記憶體裝置的方法，該方法包含：執行一程式化操作以儲存資料於該複數個相變隨機存取記憶體單元中之選定相變隨機存取記憶體單元中，其中該程式化操作包含複數個循序程式化迴圈與複數個驗證讀取，該等循序程式化迴圈之每一者與該等驗證讀取之每一者被交替地執行；於該程式化操作中間暫時中止該程式化操作；及在暫時中止該程式化操作之後，回應於一重新開始命令而重新開始該程式化操作。
  2. 如請求項1之方法，其進一步包含：於一當前程式化迴圈中間暫時中止該程式化操作；及自該當前程式化迴圈之開始而重新開始該程式化操作。
  3. 如請求項1之方法，其進一步包含：於一當前程式化迴圈中間暫時中止該程式化操作；及自繼該當前程式化迴圈之後的一下一程式化迴圈之開始而重新開始該程式化操作。
  4. 如請求項1之方法，其進一步包含：於一當前程式化迴圈中間之一暫時中止點處暫時中止該程式化操作；及自該暫時中止點重新開始該程式化操作。
  5. 如請求項1之方法，其進一步包含： 於該程式化操作之一當前程式化迴圈中間接收一暫時中止命令；在該當前程式化迴圈完成後但在一下一程式化迴圈之前暫時中止該程式化操作；及以該下一程式化迴圈重新開始該程式化操作。
  6. 如請求項1之方法，其中該等選定相變隨機存取記憶體單元係一或多個失敗相變隨機存取記憶體單元。
  7. 一種操作一包含被分成複數個單元群組之複數個相變隨機存取記憶體單元之相變隨機存取記憶體裝置的方法，該方法包含：執行一程式化操作以儲存資料於該複數個相變隨機存取記憶體單元中之選定相變隨機存取記憶體單元中，其中該程式化操作包含複數個循序程式化迴圈，其中該等程式化迴圈中之每一者包含複數個片段程式化操作，且其中該等片段程式化操作中之每一者程式化資料至該複數個單元群組中的一或多者中；於該程式化操作之一當前程式化迴圈中間暫時中止該程式化操作；及在暫時中止該程式化操作之後，回應於一重新開始命令而重新開始該程式化操作。
  8. 如請求項7之方法，其中該程式化操作內之該等片段程式化操作中之每一者程式化資料至該複數個單元群組中的一或多個失敗群組中。
  9. 如請求項7或8之方法，其進一步包含： 於該當前程式化迴圈之一第m(m係一自然數)片段程式化操作與該當前程式化迴圈之一第(m+1)片段程式化操作之間暫時中止該程式化操作；及回應於該重新開始命令，於該當前程式化迴圈之開始而重新開始該程式化操作。
  10. 如請求項7或8之方法，其進一步包含：於該當前程式化迴圈之一第m(m係一自然數)片段程式化操作與該當前程式化迴圈之一第(m+1)片段程式化操作之間暫時中止該程式化操作；及回應於該重新開始命令，於繼該當前程式化迴圈之後的一下一程式化迴圈之開始而重新開始該程式化操作。
  11. 如請求項7或8之方法，其進一步包含：於該當前程式化迴圈之一第m(m係一自然數)片段程式化操作與該當前程式化迴圈之一第(m+1)片段程式化操作之間暫時中止該程式化操作；及回應於該重新開始命令，以該第(m+1)片段程式化操作開始而重新開始該程式化操作。
  12. 如請求項7或8之方法，其進一步包含：於該當前程式化迴圈中間接收一暫時中止命令；在該當前程式化迴圈完成之後但在一下一程式化迴圈之前暫時中止該程式化操作；及回應於該重新開始命令，以該下一程式化迴圈重新開始該程式化操作。
  13. 一種相變隨機存取記憶體裝置，其包含： 複數個相變隨機存取記憶體單元；及一程式化電路，其經調適以使用複數個循序程式化迴圈與複數個驗證讀取執行一程式化操作以程式化資料至該複數個相變隨機存取記憶體單元中之選定記憶體單元中，該等循序程式化迴圈之每一者與該等驗證讀取之每一者被交替地執行，其中該程式化操作於該程式化操作中間被暫時中止，且其後重新開始。
  14. 如請求項13之相變隨機存取記憶體裝置，其中該程式化操作於一當前程式化迴圈中間被暫時中止；且該程式化操作係自該當前程式化迴圈之開始而重新開始。
  15. 如請求項13之相變隨機存取記憶體裝置，其中該程式化操作於一當前程式化迴圈中間被暫時中止；且該程式化操作係自繼該當前程式化迴圈之後的一下一程式化迴圈開始而重新開始。
  16. 如請求項13之相變隨機存取記憶體裝置，其中該程式化操作於該程式化操作之一當前程式化迴圈中間之一暫時中止點被暫時中止；且該程式化操作係自該暫時中止點重新開始。
  17. 如請求項13之相變隨機存取記憶體裝置，其中該程式化電路於該程式化操作之一當前程式化迴圈中間接收一暫時中止命令且該程式化操作在該當前程式化迴圈之後回應於該暫時中止命令被暫時中止；且該程式化操作係自繼該當前程式化迴圈之後的一下一 程式化迴圈而重新開始。
  18. 如請求項13之相變隨機存取記憶體裝置，其中該等選定相變隨機存取記憶體單元係一或多個失敗相變隨機存取記憶體單元。
  19. 一種相變隨機存取記憶體裝置，其包含：複數個相變隨機存取記憶體單元，其分成複數個單元群組；及一程式化電路，其經調適以使用複數個循序程式化迴圈執行一程式化操作以程式化資料至該複數個相變隨機存取記憶體單元中之選定記憶體單元中，其中該等程式化迴圈中之每一者包含複數個片段程式化操作，其中該等片段程式化操作中之每一者程式化資料至該複數個單元群組中的一或多者中，且其中該程式化操作於該程式化操作中間被暫時中止，且其後回應於一重新開始命令而重新開始。
  20. 如請求項19之相變隨機存取記憶體裝置，其中該程式化操作內之該等片段程式化操作中之每一者程式化資料至該複數個單元群組中的一或多個失敗群組中。
  21. 如請求項19或20之相變隨機存取記憶體裝置，其中該程式化操作於一當前程式化迴圈之一第m(m係一自然數)片段程式化操作與該當前程式化迴圈之一第(m+1)片段程式化操作之間被暫時中止；且回應於該重新開始命令，該程式化操作於該當前程式化迴圈之開始而重新開始。
  22. 如請求項19或20之相變隨機存取記憶體裝置，其中該程式化操作於一當前程式化迴圈之一第m(m係一自然數)片段程式化操作與該當前程式化迴圈之一第(m+1)片段程式化操作之間被暫時中止；且回應於該重新開始命令，該程式化操作係自繼該當前程式化迴圈之後的一下一程式化迴圈之開始而重新開始。
  23. 如請求項19或20之相變隨機存取記憶體裝置，其中該程式化操作於一當前程式化迴圈之一第m(m係一自然數)片段程式化操作與該當前程式化迴圈之一第(m+1)片段程式化操作之間被暫時中止；且回應於該重新開始命令，該程式化操作係自該第(m+1)片段程式化操作而重新開始。
  24. 如請求項19或20之相變隨機存取記憶體裝置，其中該程式化操作於一當前程式化迴圈中間接收一暫時中止命令，並在該當前程式化迴圈完成之後即回應於該暫時中止命令被暫時中止；且回應於該重新開始命令，該程式化操作係自繼該當前程式化迴圈之後的一下一程式化迴圈之開始而重新開始。
  25. 如請求項19之相變隨機存取記憶體裝置，其中該程式化電路包含：一比較單元，其比較自該複數個相變隨機存取記憶體單元讀出之驗證資料與待程式化至該複數個相變隨機存 取記憶體單元中之程式資料，且進一步經調適以輸出基於該比較而指示該複數個相變隨機存取記憶體單元中之未經成功程式化之記憶體單元的比較信號；一控制單元，其接收一程式命令以啟用一指示一用於程式化該等資料至該等選定記憶體單元中之程式化迴圈的程式化迴圈信號，進一步經調適以接收一暫時中止命令來停用該程式化迴圈信號，且進一步經調適以接收該重新開始命令以重新啟用該程式化迴圈信號；一程式脈衝產生單元，其接收該等比較信號及該待被啟用或停用之程式化迴圈信號，並根據該等片段程式化操作所需要之時序而產生一設定脈衝控制信號及一重設脈衝控制信號；及一程式驅動器，其接收該等程式資料、該設定脈衝控制信號及該重設脈衝控制信號，並基於該等程式資料選擇性地供應設定脈衝及重設脈衝至該複數個相變隨機存取記憶體單元。
  26. 如請求項25之相變隨機存取記憶體裝置，其中該控制單元包含：一驗證計數器，其接收該程式命令並經啟用，且回應於該程式命令而供應一計數信號，接收該暫時中止命令並回應於該暫時中止命令而經停用，並接收該重新開始命令並經重新啟用，且回應於該重新開始命令而供應該計數信號；及一暫存器，其接收該計數信號並產生該程式化迴圈信號。
TW096131919A 2006-08-31 2007-08-28 相變隨機存取記憶體裝置以及相關的操作方法 TWI492229B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083544A KR100834738B1 (ko) 2006-08-31 2006-08-31 상변화 메모리 장치의 구동 방법 및 그 방법을 사용하는상변화 메모리 장치

Publications (2)

Publication Number Publication Date
TW200820255A TW200820255A (en) 2008-05-01
TWI492229B true TWI492229B (zh) 2015-07-11

Family

ID=39151268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096131919A TWI492229B (zh) 2006-08-31 2007-08-28 相變隨機存取記憶體裝置以及相關的操作方法

Country Status (4)

Country Link
US (4) US7701757B2 (zh)
KR (1) KR100834738B1 (zh)
CN (1) CN101140801B (zh)
TW (1) TWI492229B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10445226B2 (en) 2010-08-10 2019-10-15 Rambus Inc. Verify before program resume for memory devices
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
JP5892000B2 (ja) * 2012-08-24 2016-03-23 ソニー株式会社 記憶制御装置、不揮発性メモリ、および、メモリ制御方法
US8913425B2 (en) * 2013-03-12 2014-12-16 Intel Corporation Phase change memory mask
JP2014186787A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 不揮発性半導体記憶装置、メモリコントローラ、及びメモリシステム
KR102144779B1 (ko) 2014-02-04 2020-08-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
KR102126760B1 (ko) 2014-04-07 2020-06-25 삼성전자 주식회사 비휘발성 메모리 장치의 구동 방법
KR20150140921A (ko) * 2014-06-09 2015-12-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 그 동작 방법
CN104318956B (zh) 2014-09-30 2018-05-15 西安紫光国芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
KR20160094789A (ko) * 2015-02-02 2016-08-10 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
CN104733047B (zh) 2015-03-30 2018-05-08 西安紫光国芯半导体有限公司 一种包括参考单元的rram子阵列结构
KR20180009246A (ko) * 2016-07-18 2018-01-26 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법
JP6783682B2 (ja) * 2017-02-27 2020-11-11 キオクシア株式会社 半導体記憶装置及びメモリシステム
CN112466384B (zh) * 2020-11-12 2023-02-28 苏州浪潮智能科技有限公司 一种闪存编程挂起特性的测试方法、测试装置及测试设备
WO2022197307A1 (en) * 2021-03-19 2022-09-22 Crossbar, Inc. Methods and apparatus for facilitated program and erase of two-terminal memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201739B1 (en) * 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
US6707712B2 (en) * 2001-08-02 2004-03-16 Intel Corporation Method for reading a structural phase-change memory
US20040246808A1 (en) * 2003-06-03 2004-12-09 Samsung Electronics Co., Ltd. Writing driver circuit of phase-change memory
US20050024922A1 (en) * 2003-07-31 2005-02-03 Bae Systems Information And Electronic Systems Integration, Inc. Read/write circuit for accessing chalcogenide non-volatile memory cells

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US7032081B1 (en) * 2000-07-31 2006-04-18 M-Systems Flash Disk Pioneers Ltd. System and method for enabling non-volatile memory to execute code while operating as a data storage/processing device
KR100463197B1 (ko) * 2001-12-24 2004-12-23 삼성전자주식회사 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
DE60323202D1 (de) 2003-02-21 2008-10-09 St Microelectronics Srl Phasenwechselspeicheranordnung
KR100546328B1 (ko) 2003-06-03 2006-01-26 삼성전자주식회사 상 변화 메모리 장치로 인가되는 펄스 폭 자동 제어 방법및 장치
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR100674983B1 (ko) * 2005-07-13 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100757410B1 (ko) * 2005-09-16 2007-09-11 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201739B1 (en) * 1996-09-20 2001-03-13 Intel Corporation Nonvolatile writeable memory with preemption pin
US6707712B2 (en) * 2001-08-02 2004-03-16 Intel Corporation Method for reading a structural phase-change memory
US20040246808A1 (en) * 2003-06-03 2004-12-09 Samsung Electronics Co., Ltd. Writing driver circuit of phase-change memory
US20050024922A1 (en) * 2003-07-31 2005-02-03 Bae Systems Information And Electronic Systems Integration, Inc. Read/write circuit for accessing chalcogenide non-volatile memory cells

Also Published As

Publication number Publication date
US8320168B2 (en) 2012-11-27
US20100220521A1 (en) 2010-09-02
US7701757B2 (en) 2010-04-20
KR100834738B1 (ko) 2008-06-05
US20130039124A1 (en) 2013-02-14
US20110213922A1 (en) 2011-09-01
US7961504B2 (en) 2011-06-14
CN101140801A (zh) 2008-03-12
CN101140801B (zh) 2012-08-29
TW200820255A (en) 2008-05-01
US8526223B2 (en) 2013-09-03
US20080055971A1 (en) 2008-03-06
KR20080020268A (ko) 2008-03-05

Similar Documents

Publication Publication Date Title
TWI492229B (zh) 相變隨機存取記憶體裝置以及相關的操作方法
TWI492227B (zh) 非揮發性記憶體裝置及相關操作方法
US7791935B2 (en) Method for driving a phase change memory device using various write conditions
US8159867B2 (en) Phase change memory devices and systems, and related programming methods
TWI447730B (zh) 相位變化隨機存取記憶體以及相關的操作方法
US7907437B2 (en) Resistance variable memory device and method of writing data
TWI428913B (zh) 相位改變記憶體裝置以及相關的程式化方法
US7746688B2 (en) PRAM and method of firing memory cells
US7791934B2 (en) Method for driving multi-level data to a phase change memory device
US7768823B2 (en) Phase change memory device and operating method thereof
CN108305655B (zh) 包括阻变材料的存储设备及其驱动方法
US9111605B2 (en) Semiconductor storage apparatus or semiconductor memory module
TWI543168B (zh) 半導體記憶體裝置及其連續程式控制電路與程式方法
KR20150116270A (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
TW200822111A (en) Phase-change random access memory device
KR102646755B1 (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US8194440B2 (en) Phase change memory device having multiple reset signals and operating method thereof
KR101993180B1 (ko) 비휘발성 메모리 장치의 동작 방법
US20190267084A1 (en) Method of operating resistive memory device capable of reducing write latency