TWI428913B - 相位改變記憶體裝置以及相關的程式化方法 - Google Patents

相位改變記憶體裝置以及相關的程式化方法 Download PDF

Info

Publication number
TWI428913B
TWI428913B TW096117083A TW96117083A TWI428913B TW I428913 B TWI428913 B TW I428913B TW 096117083 A TW096117083 A TW 096117083A TW 96117083 A TW96117083 A TW 96117083A TW I428913 B TWI428913 B TW I428913B
Authority
TW
Taiwan
Prior art keywords
selected memory
memory cells
phase change
program
bit
Prior art date
Application number
TW096117083A
Other languages
English (en)
Other versions
TW200816196A (en
Inventor
Yu-Hwan Ro
Kwang-Jin Lee
Sang-Beom Kang
Woo-Yeong Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200816196A publication Critical patent/TW200816196A/zh
Application granted granted Critical
Publication of TWI428913B publication Critical patent/TWI428913B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

相位改變記憶體裝置以及相關的程式化方法
本發明各實施例一般而言係關於半導體記憶體裝置。更特定而言，本發明各實施例係關於相位改變記憶體裝置及相關之程式化方法。
主張對2006年9月27日申請之韓國專利申請案第10－2006－0094155號之優先權，此申請案之揭示內容以全文引用的方式併入本文中。
相位改變記憶體裝置使用相位改變材料儲存資料，例如，能夠在非晶相與結晶相之間穩定轉換之硫屬化合物。非晶相與結晶相(或狀態)呈現不同之電阻值，從而可用於分辨記憶體裝置中記憶體單元之不同邏輯狀態。特定而言，非晶相呈現相對高之電阻，而結晶相呈現相對低之電阻。
相位改變記憶體裝置通常使用非晶狀態來表示邏輯"1"而結晶狀態表示邏輯"0"。結晶狀態通常稱作"設定狀態"，而非晶狀態稱作"重設狀態"。因此，相位改變記憶體裝置中之相位改變記憶體單元藉由將記憶體單元中之相位改變材料"設定"成結晶狀態來儲存邏輯"0"，而相位改變記憶體單元藉由將相位改變材料"重設"成非晶狀態來儲存邏輯"1"。舉例而言，第6,487,113及6,480,438號美國專利揭示了各種相位改變記憶體裝置。
相位改變記憶體裝置中之相位改變材料通常係藉由將該材料加熱至一預定熔化溫度以上且隨後快速冷卻該材料而轉變成非晶狀態。相位改變材料通常係藉由在低於熔化溫度之另一預定溫度下加熱該材料達一時間週期而轉變成結晶狀態。因此，如上所述，可藉由使用加熱及冷卻使相位改變記憶體裝置之記憶體單元內之相位改變材料在非晶狀態與結晶狀態之間轉變將資料寫入至相位改變記憶體裝置內之記憶體單元。
相位改變記憶體裝置中之相位改變材料通常包括包含鍺(Ge)、銻(Sb)及碲(Te)之複合物，亦即，"GST"複合物。GST複合物最適用於相位改變記憶體裝置，此乃因其可藉由加熱及冷卻而在非晶狀態與結晶狀態之間快速地轉換。
至少一種類型之相位改變記憶體單元包括頂電極、硫屬化合物層、底電極觸點、底電極及存取電晶體或二極體，其中硫屬化合物層係相位改變記憶體單元之相位改變材料。因此，如上所述，可藉由量測硫屬化合物層之電阻對相位改變記憶體單元實施一讀取作業，且藉由加熱及冷卻硫屬化合物層對相位改變記憶體單元實施一程式作業。相位改變記憶體單元通常進一步包括開關元件，其用於控制針對程式作業供應至相位改變材料之電流。
一般而言，不同相位改變記憶體單元中相位改變材料之電阻往往會因過程條件、程式化及讀取條件的小差異及各種其它因素而變化。作為一結果，相位改變記憶體單元之"設定狀態"及"重設狀態"之特徵通常在於諸如圖1中所圖解闡釋之鐘形曲線之電阻分佈。換言之，處於"設定狀態"或"重設狀態"中之相位改變記憶體單元可呈現一寬廣範圍之不同電阻值。
圖1係一圖解闡釋分別處於"設定狀態"及"重設狀態"中之相位改變記憶體單元之電阻分佈之圖表。於圖1中，相位改變記憶體單元中GST複合物之電阻"R"係沿x軸所量測，而相位改變記憶體裝置中各自具有特定電阻值之相位改變記憶體單元之數量係沿y軸所量測。
於圖1中，標有"S1"之第一分佈表示處於"設定狀態"中之相位改變記憶體單元而標有"R1"之第二分佈表示處於"重設狀態"中之相位改變記憶體單元。於圖1中，第一分佈之最大值與第二分佈之最小值之間存在一感測裕度"SM"。同樣於圖1中，一對相對長虛線之間的距離表示第一及第二分佈之間的一所要之感測裕度。
由於圖1中之感測裕度明顯小於所要之感測裕度，因此存在以下非所要之高可能性：具有圖1中所圖解闡釋分佈之相位改變記憶體單元將會因讀取及程式化條件之小變化而經歷讀取或程式錯誤。舉例而言，由於圖1中所圖解闡釋之相對小感測裕度，參考讀取電阻之小變化或所選記憶體單元之所量測電阻值之微小擾動可導致對所選記憶體單元之狀態之錯誤讀取。
根據本發明之一實施例，提供一種在包括複數個相位改變記憶體單元之相位改變記憶體裝置中實施程式作業之方法。該方法包括(a)在複數個相位改變記憶體單元中選擇多個記憶體單元；(b)將一程式資料位元程式化至所選記憶體單元之每一者，其中每一程式資料位元包括一設定資料位元或一重設資料位元；(c)對所選記憶體單元實施一驗證讀取作業，該驗證讀取作業包括將每一所選記憶體單元內所儲存之一讀取資料位元與程式資料中之一對應位元相比較；(d)藉由確定所選記憶體單元內所儲存之每一讀取資料位元是否與程式資料中之對應位元相同，識別所選記憶體單元中之任何失敗單元；(e)在識別所選記憶體單元中之至少一個失敗單元後，確定任一失敗單元之對應程式資料位元是否包括一設定資料位元，及確定任一失敗單元之對應程式資料位元是否包括一重設資料位元；(f)在確定任一失敗單元之對應程式資料位元包括一設定資料位元後，再程式化對應程式資料位元包括一用於其之設定資料位元之所有所選記憶體；及(g)在確定任一失敗單元之對應程式資料位元包括一重設資料位元後，再程式化對應程式資料位元包括一用於其之重設資料位元之每一失敗單元，而不再程式化已藉助重設資料位元成功地程式化之所選記憶體單元。
根據本發明之另一實施例，提供一種在包括複數個相位改變記憶體單元之相位改變記憶體裝置中實施程式作業之方法。該方法包括(a)在複數個相位改變記憶體單元中選擇多個記憶體單元；(b)將一程式資料位元程式化至每一所選記憶體單元，其中每一程式資料位元包括一設定資料位元或一重設資料位元；(c)對所選記憶體單元實施一驗證讀取作業，該驗證讀取作業包括將每一所選記憶體單元內所儲存之一讀取資料位元與程式資料中之一對應位元相比較；(d)藉由確定所選記憶體單元中所儲存之每一讀取資料位元是否與程式資料中之對應位元相同，識別所選記憶體單元中之任一失敗單元；及(e)在識別所選記憶體單元中之至少一個失敗單元後，再程式化全部所選記憶體單元。
根據本發明之再一實施例，提供一種在包括複數個相位改變記憶體單元之相位改變記憶體裝置中實施程式作業之方法。該方法包括(a)在複數個相位改變記憶體單元中選擇多個記憶體單元；(b)將一程式資料位元程式化至每一所選記憶體單元，其中每一程式資料位元包括一設定資料位元或一重設資料位元；(c)對所選記憶體單元實施一驗證讀取作業，該驗證讀取作業包括將每一所選記憶體單元內所儲存之一讀取資料位元與程式資料中之一對應位元相比較；(d)藉由確定所選記憶體單元中所儲存之每一讀取資料位元是否與程式資料中之對應位元相同，識別所選記憶體單元中之任一失敗單元；及(e)在識別所選記憶體單元中之至少一個失敗單元後，再程式化所選記憶體單元中之所有失敗單元。
以下將參照對應圖式闡述本發明之實例性實施例。提供此等實施例作為教示實例。本發明之實際範圍由以下申請專利範圍所界定。
圖2係一根據本發明之一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業(例如，於圖式中亦將其稱為"寫入作業")之方法之流程圖。於圖2之實例中且亦於其他實例中，假定相位改變記憶體裝置包括複數個相位改變記憶體單元，其中每一相位改變記憶體單元使用GST複合物作為相位改變材料。於此書面說明中，由括號(SXX)表示實例性方法步驟。
參照圖2，該方法首先在相位改變記憶體裝置中選擇複數個相位改變記憶體單元(S20)。可將所選記憶體單元稱作"寫入記憶體單元"或"程式記憶體單元"，此乃因所選記憶體單元在圖2之程式作業中被程式化。
在步驟S20之後，該方法實施一驗證讀取作業以偵測每一所選記憶體單元是否具有一所要之邏輯狀態(S22)。通常，該驗證讀取作業讀取儲存於所選記憶體單元中之資料("讀取資料")並將每一讀取資料位元與欲在所選記憶體單元中程式化之對應資料("寫入資料"或"程式資料")位元相比較。
基於在該驗證讀取作業中實施之比較，該方法確定任一所選記憶體單元之讀取資料是否不同於對應之程式資料(S24)。若在該驗證讀取作業中讀取資料與程式資料之間的一次或一次以上比較指示所選記憶體單元中一特定記憶體單元之讀取資料不同於所選記憶體單元中該特定記憶體單元之程式資料，則該方法產生一"程式失敗"指示。否則，該方法產生一"程式通過"指示。其讀取資料經偵測不同於對應程式資料之記憶體單元將稱作"失敗單元"。
若該方法產生"程式通過"指示(S24＝"通過")，則該方法終止。否則，若該方法產生"程式失敗"指示(S24＝"失敗")，則該方法藉由將對應之程式資料程式化至失敗單元中而繼續(S26)。每當實施步驟S26時，對失敗單元重複步驟S22及S24，每當該方法產生"程序失敗"指示時，重複步驟S26。
出於解釋目的，在此書面說明通篇中假定具有"設定狀態"(亦即，儲存邏輯狀態"0")之所選記憶體單元往往會呈現介於10 kΩ與20 kΩ之間的電阻，而具有"重設狀態"(亦即，儲存邏輯狀態"1")之所選記憶體單元往往會呈現介於40 kΩ與50 kΩ之間的電阻。在此等假定下，可將一30 kΩ之電阻值用作參考電阻值以在一般讀取作業中偵測所選記憶體單元之邏輯狀態，且將約為20 kΩ及40 kΩ之電阻值用作參考驗證電阻值以便偵測所選記憶體單元是否已分別適當地程式化成設定及重設狀態。
如圖2中所圖解闡釋之方法之一實例，假設16個資料位元欲程式化於相位改變記憶體裝置之16個記憶體單元中。舉例而言，可經由複數個輸入/輸出(IO)線將16個資料位元提供至相位改變記憶體裝置。然後選擇16個記憶體單元(S20)。在步驟S20與S22之間，可藉助相應之16個位元程式化16個記憶體單元，雖然程式化步驟並非明確地圖解闡釋於圖2中。類似地，於本發明之其他實施例中，可在用於選擇記憶體單元之步驟與用於對所選記憶體單元實施驗證讀取作業之佈置之間實施一程式化步驟。
接下來，假設除一單個記憶體單元外，16個記憶體單元之每一者皆成功地程式化。驗證讀取作業方法將對應於16個記憶體單元之每一者之讀取資料與經由複數個IO線接收之16個位元相比較(S22)。接下來，該方法會因一個記憶體單元未曾成功地程式化而產生"程式失敗"指示(S24)。然後，再程式化該一個未曾成功地程式化之記憶體單元(S26)。最後，假定該重新程式作業係成功，則重複步驟S22及S24，該方法產生"程式通過"指示，且隨後該方法終止。
圖3係一圖表，其圖解闡釋在已使用圖2中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈。於圖3中，相位改變記憶體單元中GST複合物之電阻"R"係沿x軸所量測，而相位改變記憶體裝置中各自具有特定電阻值之相位改變記憶體單元之數量係沿y軸所量測。
於圖3中，標有"S3"之第一分佈表示處於"設定狀態"中之相位改變記憶體單元而標有"R3"之第二分佈表示處於"重設狀態"中之相位改變記憶體單元。於圖3中，在第一分佈之最大值與第二分佈之最小值之間存在一感測裕度"SM"。與圖1之感測裕度"SM"相比，圖3之感測裕度"SM"相對大。
於圖3中，虛線表示用於確定相位改變記憶體裝置之相位改變記憶體單元中所儲存資料之相應邏輯狀態之驗證電阻位凖。特定而言，標有"為'0'之驗證參考"之虛線表示一用於確定相位改變記憶體單元是否儲存邏輯"0"之第一驗證電阻位凖。類似地，標有"為'1'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"1"之第二驗證電阻位凖。
若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一小於第一驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"0"。另一方面，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一大於第二驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"1"。最後，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一介於第一與第二驗證電阻位凖之間的電阻，則該特定相位改變記憶體單元不儲存任何資料。
如圖3中所示，在實施圖2之方法後，相當大數量之記憶體單元具有接近於第一及第二驗證電阻位凖之電阻。此一緣由係諸多相位改變記憶體單元具有重疊第一與第二驗證電壓位凖之間的區域之個別電阻分佈(藉由重複之程式作業)。作為一結果，若採取重複之程式化步驟(亦即，藉由步驟S26)，則顯著數量之諸多記憶體單元(其具有重疊第一與第二驗證電壓位凖之間的區域之分佈)可最終具有接近於第一及第二驗證電阻位凖之電阻。
雖然圖3中所圖解闡釋之電阻分佈具有比圖1中所圖解闡釋之電阻分佈大的感測裕度，但仍可能非所要地具有相當大數量之具有接近於第一及第二驗證電阻位凖之電阻之記憶體單元。舉例而言，若大量記憶體單元具有極接近於第一及第二驗證電阻位凖之電阻，則用於實施讀取作業之參考讀取電阻之小變化可導致顯著數量之讀取錯誤。
圖4係一根據本發明之另一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖。
參照圖4，該方法首先在相位改變記憶體裝置中選擇複數個相位改變記憶體單元(S40)。在步驟S40之後，該方法實施一驗證讀取作業以偵測每一所選記憶體單元是否具有一所要之邏輯狀態(S42)。基於在該驗證讀取作業中實施之比較，該方法確定任一所選記憶體單元之讀取資料是否不同於對應之程式資料(S44)。若在該驗證讀取作業中讀取資料與程式資料之間的一次或一次以上比較指示所選記憶體單元中一特定記憶體單元之讀取資料不同於所選記憶體單元中該特定記憶體單元之程式資料，則該方法產生一程式失敗指示。否則，該方法產生一程式通過指示。
若該方法產生"程式通過"指示(S44＝"通過")，則該方法終止。否則，若該方法產生"程式失敗"指示(S44＝"失敗")，則再程式化所有的所選記憶體單元(S46)。每當實施步驟S46時，重複步驟S42及S44，而每當該方法產生"程式失敗"指示時，重複步驟S46。
圖5係一圖表，其圖解闡釋在已使用圖4中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈。於圖5中，相位改變記憶體單元中GST複合物之電阻"R"係沿x軸所量測，而相位改變記憶體裝置中各自具有特定電阻值之相位改變記憶體單元之數量係沿y軸所量測。
於圖5中，標有"S5"之第一分佈表示處於"設定狀態"中之相位改變記憶體單元而標有"R5"之第二分佈表示處於"重設狀態"中之相位改變記憶體單元。於圖5中，第一分佈之最大值與第二分佈之最小值之間存在一感測裕度"SM"。圖5之感測裕度"SM"類似於圖3之感測裕度"SM"而與圖1之感測裕度"SM"相比相對大。
於圖5中，虛線表示用於確定相位改變記憶體裝置之相位改變記憶體單元中所儲存資料之相應邏輯狀態之驗證參考電壓位凖。特定而言，標有"為'0'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"0"之第一驗證電阻位凖。類似地，標有"為'1'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"1"之第二驗證電阻位凖。
若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有小於第一驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"0"。另一方面，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一大於第二驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"1"。最後，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一介於第一與第二驗證電阻位凖之間的電阻，則該特定相位改變記憶體單元不儲存任何資料。
不同於圖3中之第一及第二分佈，圖5中之第一及第二分佈未顯示相當大數量之具有極接近於第一及第二驗證電阻位凖之電阻之記憶體單元。然而，圖5中第二分佈之一部分與一"過重設"區域重疊，此意味著某些使用圖4之方法程式化之記憶體單元具有非所要之大電阻值。具有此等非所要之大電阻值之相位改變記憶體單元可保持在重設狀態中，即使當實施進一步程式化以改變其邏輯狀態時亦如此。換言之，過重設區域中之相位改變記憶體單元可丟失其再程式化之能力，從而仍保持於非晶狀態中。
圖6係一根據本發明之再一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖。圖6之方法類似於圖4之方法，除在圖6之方法中，若偵測為失敗單元，則僅再程式化欲程式化至重設狀態之所選單元。
參照圖6，該方法首先在相位改變記憶體裝置中選擇複數個相位改變記憶體單元(S60)。在步驟S60之後，該方法實施一驗證讀取作業以偵測每一所選記憶體單元是否具有一所要之邏輯狀態(S62)。基於在驗證讀取作業中實施之比較，該方法確定任一所選記憶體單元之讀取資料是否不同於對應之程式資料(S64)。若該驗證讀取作業中讀取資料與程式資料之間的一次或一次以上比較指示所選記憶體單元中一特定記憶體單元之讀取資料不同於所選記憶體單元中該特定記憶體單元之程式資料，則該方法產生一程式失敗指示。否則，該方法產生一程式通過指示。
若該方法產生"程式通過"指示(S64＝"通過")，則該方法終止。否則，若該方法產生"程式失敗"指示(S64＝"失敗")，則該方法隨後確定將每一所選記憶體單元程式化至"重設狀態"還是"設定狀態"(S68)。在步驟S68之後，再程式化欲程式化至"設定狀態"之所選記憶體單元(S69)。然而，在欲程式化至"重設狀態"之所選記憶體單元中，僅再程式化失敗單元(S66)。
每當實施步驟S66及S69中之任一步驟時，重複步驟S62及S64，且每當圖6之方法產生"程式失敗"指示時，重複步驟S66及S69中之至少一個步驟。
由於圖6之方法並不再程式化欲程式化至重設狀態之非失敗單元，因此可避免"過重設"區域中所選記憶體單元之電阻值問題，如圖7中所圖解闡釋。
圖7係一圖表，其圖解闡釋在已使用圖6中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈。於圖7中，相位改變記憶體單元中GST複合物之電阻"R"係沿x軸所量測，而相位改變記憶體裝置中各自具有特定電阻值之相位改變記憶體之數量係沿y軸所量測。
於圖7中，標有"S7"之第一分佈表示處於"設定狀態"中之相位改變記憶體單元而標有"R7"之第二分佈表示處於"重設狀態"中之相位改變記憶體單元。於圖7中，第一分佈之最大值與第二分佈之最小值之間存在一感測裕度"SM"。圖7之感測裕度"SM"類似於圖3及5之感測裕度"SM"且與圖1之感測裕度"SM"相比相對大。
於圖7中，虛線表示用於確定相位改變記憶體裝置之相位改變記憶體單元中所儲存資料之相應邏輯狀態之驗證電阻位凖。特定而言，標有"為'0'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"0"之第一驗證電阻位凖。類似地，標有"為'1'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"1"之第二驗證電阻位凖。
若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一小於第一驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"0"。另一方面，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一大於第二驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"1"。最後，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一介於第一與第二驗證電阻位凖之間的電阻，則該特定相位改變記憶體單元不儲存任何資料。
類似於圖5之第一分佈，圖7之第一分佈不包含相當大數量之具有相對接近於第一驗證電阻位凖之電阻之記憶體單元。然而，圖7之第二分佈包含相當大數量之具有接近於第二驗證電阻位凖之電阻之記憶體單元，而此可導致相當大數量之讀取錯誤。
圖8係一根據本發明之尚一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖。
參照圖8，該方法首先在相位改變記憶體裝置中選擇複數個相位改變記憶體單元(S80)。所選記憶體單元可稱作"寫入記憶體單元"或"程式記憶體單元"，此乃因在圖8之程式作業中程式化所選記憶體單元。
在步驟S80之後，該方法實施一驗證讀取作業以偵測每一所選記憶體單元是否具有一所要之邏輯狀態(S81)。通常，該驗證讀取作業讀取儲存於所選記憶體單元中之資料("讀取資料")且將每一讀取資料位元與欲在所選記憶體單元中程式化之資料("寫入資料"或"程式資料")相比較基於在驗證讀取作業中實施之比較，該方法確定任一所選記憶體單元之讀取資料是否不同於對應之程式資料(S82)。若該驗證讀取作業中讀取資料與程式資料之間的一次或一次以上比較指示所選記憶體單元中一特定記憶體單元之讀取資料不同於所選記憶體單元中該特定記憶體單元之程式資料，則該方法產生一程式失敗指示。否則，該方法產生一程式通過指示。
若該方法產生"程式通過"指示(S82＝"通過")，則該方法隨後確定任一所選記憶體單元是否曾程式化至重設狀態(S83)。若無所選記憶體單元曾程式化至重設狀態(S83＝"否")，則該方法終止。否則(S83＝"是")，若至少一個所選記憶體單元曾程式化至重設狀態，則該方法確定每一曾程式化至重設狀態之記憶體單元是否連續兩次成功地程式化(S84)。在步驟S84之後，類似於失敗單元那樣處理並藉由實施步驟S85再程式化已程式化至重設狀態但僅連續一次經成功地程式化之所選記憶體單元(S84＝"否")。然而，若步驟S84確定所有已程式化至重設狀態之所選記憶體單元已經連續兩次成功地程式化(S84＝"是")，則該方法終止。
若該方法產生"程式失敗"指示(S82＝"失敗")，則該方法隨後確定所選記憶體單元中任何失敗單元是否曾程式化至重設狀態(S86)。在步驟S86之後，再程式化所選記憶體單元中任何欲程式化至重設狀態之失敗單元(S85)。另外，在步驟S85中亦再程式化欲遵循步驟S84處理為失敗單元之所選記憶體單元。然而，在步驟S86之後，若欲將所有失敗單元程式化至設定狀態，則再程式化所有欲程式化至設定狀態之所選記憶體單元(S88)。
每當實施步驟S85及S88之任一步驟時，重複步驟S81及S82。然後，在實施步驟S82之後，可端視該方法是產生"程式失敗"指示還是"程式通過"指示，採取步驟S83、S84、S86、S85及S88中之附加步驟。
藉由對欲分別程式化至重設狀態及設定狀態之所選記憶體單元實施不同之作業，圖8中所圖解闡釋之方法可防止所選記憶體單元被程式化至"過重設"區域。另外，藉由要求欲程式化至重設狀態之所選記憶體單元必須連續兩次成功地程式化，圖8之方法可防止處於重設狀態中的大量記憶體單元具有非所要接近於驗證電阻位凖之電阻。
圖9係一圖解闡釋一使用圖8之方法實施之程式作業之實例之表格。出於解釋目的，假定該方法用於程式化16個所選記憶體單元且每一所選記憶體單元皆程式化至重設狀態(由圖9中之標記"1"表示)。最初，假定每一所選記憶體單元皆處於設定狀態中(由圖9中之標記"0"表示)。於圖9中，由跨越該表格頂部之標記0至15表示16個所選記憶體單元。步驟S81之驗證讀取作業之迭代("驗證循環")表示為表格左側部上的第一至第十一循環。
參照圖9，在第一驗證循環之後，僅所選記憶體單元12成功地程式化至重設狀態。在第二驗證循環之後，所選記憶體單元12成功地程式化至重設狀態達一第二連續循環，且因此完成所選記憶體單元12之程式化。如對應箭頭觸及之方筐所指示，此後完成剩餘所選記憶體單元之程式化。所選記憶體單元2在第五驗證循環後初始成功地程式化至重設狀態，但在第六驗證循環後未成功地程式化至重設狀態。因此，所選記憶體單元2之程式化未完成直至第八驗證循環之後。圖9中所有所選記憶體單元之程式化係在第八驗證循環後完成。
圖10係一圖表，其圖解闡釋在已使用圖8中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈。於圖10中，相位改變記憶體單元中GST複合物之電阻"R"係沿x軸所量測，而相位改變記憶體裝置中各自具有特定電阻值之相位改變記憶體單元之數量係沿y軸所量測。
於圖10中，標有"S9"之第一分佈表示處於"設定狀態"中之相位改變記憶體單元二標有"R9"之第二分佈表示處於"重設狀態"中之相位改變記憶體單元。於圖10中，第一分佈之最大值與第二分佈之最小值之間存在一感測裕度"SM"。圖10之感測裕度"SM"與圖7之感測裕度"SM"大致相同。然而，圖10中之第二分佈相對於圖7中之第二分佈向右平移，且因此圖10中之第二分佈比圖7中之第二分佈距感測裕度之邊界更遠。
於圖10中，一對相對長之虛線表示用於確定相位改變記憶體裝置之相位改變記憶體單元中所儲存資料之相應邏輯狀態之驗證電阻位凖。特定而言，標有"為'0'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"0"之第一驗證電阻位凖。類似地，標有"為'1'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"1"之第二驗證電阻位凖。
若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一小於第一驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"0"。另一方面，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一大於第二驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"1"。最後，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一介於第一與第二驗證電阻位凖之間的電阻，則該特定相位改變記憶體單元不儲存任何資料。
由於圖10中之第二分佈相對於圖7中之第二分佈向右移位，因此使用圖8之方法程式化至重設狀態之所選記憶體單元將不可能因讀取條件之微小變化(例如，參考讀取電阻之變化或所選記憶體單元之所量測電阻值之微小擾動)而呈現讀取錯誤。
圖11係一根據本發明之再一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖。
參照圖11，該方法首先在相位改變記憶體裝置中選擇複數個相位改變記憶體單元(S100)。在步驟S100之後，該方法實施一驗證讀取作業以偵測每一所選記憶體單元是否具有一所要之邏輯狀態(S111)。基於在驗證讀取作業中實施之比較，該方法確定任一所選記憶體單元之讀取資料是否不同於對應之程式資料(S112)。若該驗證讀取作業中讀取資料與程式資料之間的一次或一次以上比較指示所選記憶體單元中一特定記憶體單元之讀取資料不同於所選記憶體單元中該特定記憶體單元之程式資料，則該方法產生一程式失敗指示。否則，該方法產生一程式通過指示。
若該方法產生程式通過指示(S112＝"通過")，則該方法隨後確定每一所選記憶體單元是否已連續兩次成功地程式化(S113)。與圖8之方法相反，圖11之方法要求欲程式化至"設定狀態"及"重設狀態"兩者之所選記憶體單元必須予以連續兩次成功地程式化。另外，於圖11之方法中，重複地再程式化所有所選記憶體單元直至所有所選記憶體單元已經過連續兩次成功地程式化。
若步驟S113確定所有的所選記憶體單元已經過連續兩次成功地程式化(S113＝"是")，則該方法終止。否則(S113＝"否")，若步驟S113確定並非所有的所選記憶體單元已經過連續兩次成功地程式化，則該方法隨後實施步驟S117。
於步驟S117中，該方法確定每一尚未連續兩次成功地程式化之所選記憶體單元是程式化至重設狀態還是程式化至設定狀態(S117)。若任一尚未連續兩次成功地程式化之所選記憶體單元係程式化至重設狀態，則該方法再程式化所有欲程式化至重設狀態之所選記憶體單元(S116)。類似地，若任一尚未連續兩次成功地程式化之所選記憶體單元係程式化至設定狀態，則該方法再程式化所有欲程式化至設定狀態之所選記憶體單元(S118)。
若該方法產生程式失敗指示(S112＝"失敗")，則如上所述，針對所有所選記憶體單元實施步驟S117，其後接著步驟S116及/或S118。
每當實施步驟S116及S118之任一步驟時，重複步驟S111及S112。然後，在實施步驟S112之後，可端視該方法是產生"程式失敗"指示還是"程式通過"指示，採取步驟S113、S116、S117及S118中之附加步驟。
藉由對分別欲程式化至重設狀態及設定狀態之所選記憶體單元實施不同之作業，圖11中所圖解闡釋之方法可防止將所選記憶體單元程式化至"過重設"區域。另外，藉由要求所有所選記憶體單元連續兩次成功地程式化，圖11之方法可藉由在處於設定及重設狀態中的所選記憶體單元之電阻位凖與對應之驗證電阻位凖之間形成附加之距離，降低讀取失敗之可能性。
圖12係一圖解闡釋使用圖11之方法實施之程式作業之實例之表格。出於解釋目的，假定該方法用於程式化16個所選記憶體單元且每一所選記憶體單元皆係程式化至重設狀態(由圖12中之標記"1"表示)。最初，假定每一所選記憶體單元皆處於設定狀態中(由圖12中之標記"0"表示)。於圖12中，由跨越表格頂部之標記0至15表示16個所選記憶體單元。步驟S111之驗證讀取作業之迭代("驗證循環")表示為表格左側部上的第一至第十一循環。
參照圖12，在第一驗證循環之後，僅所選記憶體單元12成功地程式化至重設狀態。在第二驗證循環之後，所選記憶體單元12成功地程式化至重設狀態達一第二連續循環。然而，所選記憶體單元12再程式化數個附加次數直至16個所選記憶體單元之每一者皆連續兩次成功地程式化。圖12中所有的所選記憶體單元之程式化係在第八驗證循環後完成，此時所有的所選記憶體單元皆已連續兩次成功地程式化。
圖13係一圖表，其圖解闡釋在已使用圖11中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈。於圖13中，相位改變記憶體單元中GST複合物之電阻"R"係沿x軸所量測，而相位改變記憶體裝置中各自具有特定電阻值之相位改變記憶體單元之數量係沿y軸所量測。
於圖13中，標有"S11"之第一分佈表示處於"設定狀態"中之相位改變記憶體單元而標有"R11"之第二分佈表示處於"重設狀態"中之相位改變記憶體單元。於圖13中，在第一分佈之最大值與第二分佈之最小值之間存在一感測裕度"SM"。圖13之感測裕度"SM"與圖7之感測裕度"SM"大致相同。然而，圖13中之第一分佈相對於圖7中之第一分佈向左平移，而圖13中之第二分佈相對於圖7中之第二分佈向右平移。因此，圖10中之第一及第二分佈比圖7中之第一及第二分佈距感測裕度之邊界更遠。
於圖13中，一對相對長之虛線表示用於確定相位改變記憶體裝置之相位改變記憶體單元中所儲存資料之相應邏輯狀態之驗證電阻位凖。特定而言，標有"為'0'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"0"之第一驗證電阻位凖。類似地，標有"為'1'之驗證參考"之虛線表示用於確定相位改變記憶體單元是否儲存邏輯"1"之第二驗證電阻位凖。
若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一小於第一驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"0"。另一方面，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一大於第二驗證電阻位凖之電阻，則該特定相位改變記憶體單元儲存邏輯"1"。最後，若相位改變記憶體裝置之特定相位改變記憶體單元中之相位改變材料具有一介於第一與第二驗證電阻位凖之間的電阻，則該特定相位改變記憶體單元不儲存任何資料。
由於圖13中之第一及第二分佈係相對於圖7中之第一及第二分佈移位，因此使用圖11之方法程式化至設定或重設狀態之所選記憶體單元將不可能因讀取條件(例如，參考讀取電阻之變化或所選記憶體單元之所量測電阻值之微小擾動)之微小變化而呈現讀取錯誤。
於上述實例性實施例中，提供各種用於增加相位改變記憶體裝置可靠性之方法。舉例而言，在相位改變裝置中實施程式作業之實例性方法可防止出現讀取及程式化錯誤。
如上所述，本發明之各種實施例提供用於獲得半導體記憶體裝置之所要讀取感測裕度之方法。另外，本發明之所選實施例可防止將所選記憶體單元程式化至一過重設區域。此外，本發明之某些實施例可藉由要求每一所選記憶體單元連續兩次成功地程式化來防止程式化錯誤。此外，於某些實施例中，某些所選記憶體單元被再程式化至重設狀態之次數少於其他所選記憶體單元被程式化至設定狀態之次數，以節省程式化時間及功率消耗。
前述實例性實施例皆為教示實例。熟悉此項技術者將瞭解，可在形式及細節上對該等實例性實施例作出各種改變，而此並不背離由以下申請專利範圍所界定之本發明之範疇。
S1．．．第一分佈
R1．．．第二分佈
SM．．．感測裕度
S3．．．第一分佈
R3．．．第二分佈
S5．．．第一分佈
R5．．．第二分佈
S7．．．第一分佈
R7．．．第二分佈
S9．．．第一分佈
R9．．．第二分佈
S11．．．第一分佈
R11．．．第二分佈
上文已關於附圖闡述了本發明之各實施例。在所有圖式中，相同之參考編號指示相同之實例性元件、組件及步驟。圖式中：圖1係一圖解闡釋分別處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈之圖表；圖2係一根據本發明一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖；圖3係一圖表，其圖解闡釋在已使用圖2中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈；圖4係一根據本發明之另一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖；圖5係一圖表，其圖解闡釋在已使用圖4中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈；圖6係一根據本發明之再一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖；圖7係一圖表，其圖解闡釋在已使用圖6中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈；圖8係一根據本發明之尚一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖；圖9係一圖解闡釋一使用圖8之方法實施之程式作業之實例之表格；圖10係一圖表，其圖解闡釋在已使用圖8中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈；圖11係一根據本發明之再一實施例圖解闡釋一在相位改變記憶體裝置中實施程式作業之方法之流程圖；圖12係一圖解闡釋一使用圖11之方法實施之程式作業之實例之表格；圖13係一圖表，其圖解闡釋在已使用圖11中所圖解闡釋之方法程式化相位改變記憶體單元後，處於"設定狀態"及"重設狀態"中的相位改變記憶體單元之電阻分佈。
(無元件符號說明)

Claims (20)

  1. 一種在一包括複數個相位改變記憶體單元之相位改變記憶體裝置中實施一程式作業之方法，該方法包括：(a)在該複數個相位改變記憶體單元中選擇多個記憶體單元；(b)將一程式資料位元程式化至該等所選記憶體單元中之每一者，其中每一程式資料位元皆包括一設定資料位元或一重設資料位元；(c)對該等所選記憶體單元實施一驗證讀取作業，該驗證讀取作業包括將該等所選記憶體單元之每一者中所儲存之一讀取資料位元與該程式資料中一對應位元加以比較；(d)藉由確定該等所選記憶體單元中所儲存之每一讀取資料位元是否與該程式資料中該對應位元相同，識別該等所選記憶體單元中任何其該讀取資料經偵測不同於該對應程式資料之失敗單元；(e)在識別該等所選記憶體單元中至少一個失敗單元後，確定該等失敗單元中之任一者之一對應程式資料位元是否包括一設定資料位元，且確定該等失敗單元中之任一者之一對應程式資料位元是否包括一重設資料位元；(f)在確定該等失敗單元之任一者之程式資料之一對應位元包括一設定資料位元後，再程式化該對應程式資料位元包括一用於其之設定資料位元之所有該等所選記憶體單元；及(g)在確定該等失敗單元中之任一者之一對應程式資料位元包括一重設資料位元後，再程式化該等失敗單元中該對應程式資料位元包括一用於其之重設資料位元之每一者，而不再程式化已藉助一重設資料位元成功程式化之所選記憶體單元。
  2. 如請求項1之方法，其進一步包括：(h)在該驗證讀取作業中確定該等所選記憶體單元中所儲存之每一讀取資料位元與該程式資料中一對應位元相同後，終止該程式作業。
  3. 如請求項2之方法，其進一步包括：重複(c)、(d)、(e)及(f)直至該等所選記憶體單元中所儲存之每一讀取資料位元皆與該程式資料中一對應位元相同。
  4. 如請求項1之方法，其進一步包括：(h)在該驗證讀取作業中確定該等所選記憶體單元中所儲存之每一讀取資料位元皆與該程式資料中一對應位元相同後，確定該等所選記憶體單元中該對應程式資料位元包括一用於其之重設資料位元之每一者是否已連續兩次成功地程式化；及(i)在確定該等所選記憶體單元中該對應程式資料位元包括一用於其之重設資料位元之至少一者尚未連續兩次成功地程式化後，重複(b)、(c)、(d)、(e)、(f)及(g)直至該等所選記憶體單元中該對應程式資料位元包括一用於其之重設資料之每一者已連續兩次成功地程式化。
  5. 如請求項1之方法，其進一步包括：(h)在該驗證讀取作業中確定該等所選記憶體單元中所儲存之每一讀取資料位元皆與該程式資料中一對應位元相同後，確定該等所選記憶體單元中之每一者是否已連續兩次成功地程式化；及(i)在確定該等所選記憶體單元中之至少一者尚未連續兩次成功地程式化後，重複(b)、(c)、(d)、(e)、(f)及(g)直至該等所選記憶體單元中之每一者已連續兩次成功地程式化。
  6. 如請求項1之方法，其中該複數個相位改變記憶體單元中之每一者皆包括一相位改變材料及一個二極體。
  7. 如請求項1之方法，其中將該程式資料位元程式化至該等所選記憶體單元中之每一者包括：將相應之程式電流或程式電壓施加至該等所選記憶體單元以加熱該等所選記憶體單元內之相應相位改變材料。
  8. 一種在一包括複數個相位改變記憶體單元之相位改變記憶體裝置中實施一程式作業之方法，該方法包括：(a)在該複數個相位改變記憶體單元中選擇多個記憶體單元；(b)將一程式資料位元程式化至該等所選記憶體單元中之每一者，其中每一程式資料位元皆包括一設定資料位元或一重設資料位元；(c)對所選記憶體單元實施一驗證讀取作業，該驗證讀取作業包括將該等所選記憶體單元之每一者中所儲存之一讀取資料位元與該程式資料中一對應位元加以比較；(d)藉由確定該等所選記憶體單元中所儲存之每一讀取資料位元是否與該程式資料中該對應位元相同，識別該等所選記憶體單元中任何其該讀取資料經偵測不同於該對應程式資料之失敗單元；及(e)在識別該等所選記憶體單元中至少一個失敗單元後，再程式化所有該等所選記憶體單元。
  9. 如請求項8之方法，其進一步包括：(f)在該驗證讀取作業中確定該等所選記憶體單元中所儲存之每一讀取資料位元皆與該程式資料中一對應位元相同後，終止該程式作業。
  10. 如請求項8之方法，其進一步包括：重複(c)、(d)及(e)直至該等所選記憶體單元之每一者皆已成功地程式化。
  11. 如請求項8之方法，其進一步包括：在識別該等所選記憶體單元中至少一個失敗單元後，產生一失敗指示；及回應於該失敗指示，再程式化所有該等所選記憶體單元。
  12. 如請求項8之方法，其中該複數個相位改變記憶體單元中之每一者皆包括一相位改變材料及一個二極體。
  13. 如請求項8之方法，將該程式資料位元程式化至該等所選記憶體單元中之每一者包括：將相應之程式電流或程式電壓施加至該等所選記憶體單元以加熱該等所選記憶體單元內之相應相位改變材料。
  14. 一種在一包括複數個相位改變記憶體單元之相位改變記憶體裝置中實施一程式作業之方法，該方法包括：(a)在該複數個相位改變記憶體單元中選擇多個記憶體單元；(b)將一程式資料位元程式化至該等所選記憶體單元中之每一者，其中每一程式資料位元皆包括一設定資料位元或一重設資料位元；(c)對所選記憶體單元實施一驗證讀取作業，該驗證讀取作業包括將該等所選記憶體單元之每一者中所儲存之一讀取資料位元與該程式資料中一對應位元加以比較；(d)藉由確定該等所選記憶體單元中所儲存之每一讀取資料位元是否與該程式資料中該對應位元相同，識別該等所選記憶體單元中任何其該讀取資料經偵測不同於該對應程式資料之失敗單元；及(e)在識別該等所選記憶體單元中至少一個失敗單元後，再程式化該等所選記憶體單元中之所有失敗單元。
  15. 如請求項14之方法，其進一步包括：(f)在該驗證讀取作業中確定該等所選記憶體單元中所儲存之每一讀取資料位元皆與該程式資料中一對應位元相同後，終止該程式作業。
  16. 如請求項14之方法，其進一步包括：重複(c)、(d)及(e)直至該等所選記憶體單元中之每一者皆已成功地程式化。
  17. 如請求項14之方法，其進一步包括：在識別該等所選記憶體單元中至少一個失敗單元後，產生一失敗指示；及回應於該失敗指示，再程式化該等所選記憶體單元中之所有失敗單元。
  18. 如請求項14之方法，其中該複數個相位改變記憶體單元中之每一者皆包括一相位改變材料及一個二極體。
  19. 如請求項14之方法，其中該複數個相位改變記憶體單元中之每一者皆包括一相位改變材料及一存取電晶體。
  20. 如請求項14之方法，將該程式資料位元程式化至該等所選記憶體單元中之每一者包括：將相應之程式電流或程式電壓施加至該等所選記憶體單元以加熱該等所選記憶體單元內之相應相位改變材料。
TW096117083A 2006-09-27 2007-05-14 相位改變記憶體裝置以及相關的程式化方法 TWI428913B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094155A KR100819106B1 (ko) 2006-09-27 2006-09-27 상변화 메모리 장치에서의 라이트 동작방법

Publications (2)

Publication Number Publication Date
TW200816196A TW200816196A (en) 2008-04-01
TWI428913B true TWI428913B (zh) 2014-03-01

Family

ID=38564382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096117083A TWI428913B (zh) 2006-09-27 2007-05-14 相位改變記憶體裝置以及相關的程式化方法

Country Status (6)

Country Link
US (1) US7522449B2 (zh)
EP (1) EP1906411A1 (zh)
JP (1) JP5148946B2 (zh)
KR (1) KR100819106B1 (zh)
CN (1) CN101154444B (zh)
TW (1) TWI428913B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
KR100827703B1 (ko) * 2006-12-14 2008-05-07 삼성전자주식회사 상변화메모리 장치의 테스트 방법
KR100887138B1 (ko) * 2007-08-10 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR101448915B1 (ko) 2008-10-17 2014-10-14 삼성전자주식회사 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
WO2010076834A1 (en) 2008-12-31 2010-07-08 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
KR101047050B1 (ko) * 2009-05-15 2011-07-06 주식회사 하이닉스반도체 상변화 메모리 장치
JP2011060388A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 不揮発性メモリ装置
KR101094944B1 (ko) * 2009-12-24 2011-12-15 주식회사 하이닉스반도체 센싱 전압을 제어하는 비휘발성 반도체 집적 회로
JP2013525937A (ja) * 2010-04-26 2013-06-20 モサイド・テクノロジーズ・インコーポレーテッド 相変化メモリにおける書き込み方式
US8488363B2 (en) * 2010-05-11 2013-07-16 Qualcomm Incorporated Write energy conservation in memory
JP5367641B2 (ja) * 2010-06-03 2013-12-11 株式会社東芝 不揮発性半導体記憶装置
KR101278103B1 (ko) 2011-09-26 2013-06-24 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
KR20140028481A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US9117519B2 (en) 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
KR102154296B1 (ko) 2012-12-18 2020-09-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
WO2015008438A1 (ja) * 2013-07-17 2015-01-22 パナソニックＩｐマネジメント株式会社 不揮発性半導体記憶装置とその書換方法
KR102179275B1 (ko) 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
KR20150143113A (ko) * 2014-06-13 2015-12-23 에스케이하이닉스 주식회사 반도체 장치
CN106328197B (zh) * 2015-07-07 2019-01-25 华邦电子股份有限公司 存储器写入装置以及方法
US9613693B1 (en) * 2015-10-29 2017-04-04 Adesto Technologies Corporation Methods for setting a resistance of programmable resistance memory cells and devices including the same
US10482960B2 (en) * 2016-02-17 2019-11-19 Intel Corporation Dual demarcation voltage sensing before writes
US9798481B1 (en) * 2016-06-15 2017-10-24 Winbond Electronics Corp. Memory system includes a memory controller coupled to a non-volatile memory array configured to provide special write operation to write data in the non-volatile memory array before a board mount operation is applied and provde a regular write operation after a board mount operation is applied
CN110729018B (zh) * 2019-09-06 2021-06-01 天津大学 基于识别动态故障模式的存储器诊断数据压缩方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208433B1 (ko) 1995-12-27 1999-07-15 김영환 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법
US5787039A (en) * 1997-03-06 1998-07-28 Macronix International Co., Ltd. Low current floating gate programming with bit-by-bit verification
US7149110B2 (en) * 1999-01-14 2006-12-12 Silicon Storage Technology, Inc. Seek window verify program system and method for a multilevel non-volatile memory integrated circuit system
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6349056B1 (en) 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6621741B2 (en) 2002-01-30 2003-09-16 Fujitsu Limited System for programming verification
US6751114B2 (en) 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
JP4124635B2 (ja) * 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法
DE60323202D1 (de) * 2003-02-21 2008-10-09 St Microelectronics Srl Phasenwechselspeicheranordnung
KR100564577B1 (ko) 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
JP2005222625A (ja) * 2004-02-06 2005-08-18 Sharp Corp 不揮発性半導体記憶装置
US7110301B2 (en) 2004-05-07 2006-09-19 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and multi-block erase method thereof
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7259982B2 (en) * 2005-01-05 2007-08-21 Intel Corporation Reading phase change memories to reduce read disturbs
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US7391642B2 (en) 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
KR100809333B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치

Also Published As

Publication number Publication date
KR100819106B1 (ko) 2008-04-02
KR20080028624A (ko) 2008-04-01
JP2008084518A (ja) 2008-04-10
TW200816196A (en) 2008-04-01
EP1906411A1 (en) 2008-04-02
JP5148946B2 (ja) 2013-02-20
US20080074918A1 (en) 2008-03-27
US7522449B2 (en) 2009-04-21
CN101154444B (zh) 2012-09-26
CN101154444A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
TWI428913B (zh) 相位改變記憶體裝置以及相關的程式化方法
TWI492229B (zh) 相變隨機存取記憶體裝置以及相關的操作方法
CN104008773B (zh) 用于可变电阻存储器单元的ecc管理的设备和方法
US8891323B2 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US7969771B2 (en) Semiconductor device with thermally coupled phase change layers
US7573758B2 (en) Phase-change random access memory (PRAM) performing program loop operation and method of programming the same
CN102016811B (zh) 用于实现pcram设备的自参考读取操作的方法和装置
US7791934B2 (en) Method for driving multi-level data to a phase change memory device
US7791935B2 (en) Method for driving a phase change memory device using various write conditions
US7995381B2 (en) Method of programming resistivity changing memory
KR102013294B1 (ko) 셀 프로그래밍 검증
CN111199768B (zh) 存储器控制器、存储器系统以及存储器系统的纠错方法
JP2014154206A (ja) 可変抵抗メモリセルを備える装置および可変抵抗メモリセルの最適化方法
JP2013114737A (ja) 相変化メモリ・セルをプログラミングするための方法、コンピュータ・プログラム、および装置、ならびに相変化メモリ・デバイス（相変化メモリ・セルのプログラミング）
TWI576839B (zh) 記憶體電路及其操作方法
TWI569270B (zh) 記憶體操作方法及相關的記憶體裝置
KR102646755B1 (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US7876606B2 (en) Integrated circuit for programming a memory cell
KR20180122087A (ko) 메모리 시스템 및 이의 동작 방법
TWI537946B (zh) 記憶體和記憶體管理方法