TWI569270B - 記憶體操作方法及相關的記憶體裝置 - Google Patents

記憶體操作方法及相關的記憶體裝置 Download PDF

Info

Publication number
TWI569270B
TWI569270B TW104115013A TW104115013A TWI569270B TW I569270 B TWI569270 B TW I569270B TW 104115013 A TW104115013 A TW 104115013A TW 104115013 A TW104115013 A TW 104115013A TW I569270 B TWI569270 B TW I569270B
Authority
TW
Taiwan
Prior art keywords
read voltage
memory cell
volts
memory
read
Prior art date
Application number
TW104115013A
Other languages
English (en)
Other versions
TW201629967A (zh
Inventor
吳昭誼
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW201629967A publication Critical patent/TW201629967A/zh
Application granted granted Critical
Publication of TWI569270B publication Critical patent/TWI569270B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

記憶體操作方法及相關的記憶體裝置
本發明是有關於一種記憶體操作方法及相關的記憶體裝置。
針對相變化記憶體(Phase Change Memory,PCM)的多階記憶胞(Multi Level Cell,MLC)技術是一種用以增加記憶體密度並降低單位位元成本的關鍵技術。
一般來說，PCM記憶胞可透過安排多個電阻狀態來儲存資料。換言之，在PCM記憶胞中，資料係儲存為電阻狀態。然而，PCM記憶胞在特定讀取電壓下的所能安排的電阻狀態數量是有限的，進而限制了記憶胞的資料容量。
因此，如何提供一種記憶體操作方法及相關的記憶體裝置，以增加記憶胞的儲存容量，為目前業界所致力的課題之一。
本發明係有關於一種記憶體操作方法及相關的記憶體裝置，其利用記憶體的非線性電阻特性，使記憶胞可在不同讀 取電壓下被安排更多的資料位準。
根據本發明之一方面，提出一種記憶體操作方法。此記憶體操作方法包括以下步驟：對記憶胞施加第一讀取電壓；以及當第一讀取電壓無法讀取記憶胞的資料時，對記憶胞施加第二讀取電壓。
根據本發明之另一方面，提出一種記憶體裝置。此記憶體裝置包括記憶體陣列以及控制器。記憶體陣列包括至少一記憶胞以儲存資料。控制器耦接至此記憶體陣列，其中，此控制器對此至少一記憶胞施加第一讀取電壓，並在此第一讀取電壓無法讀取此至少一記憶胞的資料時，對此至少一記憶胞施加第二讀取電壓。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
RSW‧‧‧電阻感測窗
Rmax‧‧‧上限值
Rmin‧‧‧下限值
R1、R2、R3‧‧‧電阻值
200‧‧‧記憶體裝置
202‧‧‧記憶體陣列
204‧‧‧控制器
MC‧‧‧記憶胞
BL‧‧‧位元線
WL‧‧‧字元線
300、600、700‧‧‧流程圖
302、304、306、308、310、312、314、602、604、606、608、610、612、702、704、706、708、710‧‧‧步驟
第1圖繪示記憶胞的電阻值對讀取電壓的非線性特性。
第2圖繪示依據本發明之一實施例之記憶體裝置。
第3圖繪示依據本發明之一實施例之記憶體操作方法的寫入流程圖。
第4圖繪示記憶胞的電阻值與讀取電壓的關係圖之一例。
第5圖繪示記憶胞的電阻值與讀取電壓的關係圖之一例。
第6圖繪示依據本發明之一實施例之記憶體操作方法的流程 圖。
第7圖繪示依據本發明之另一實施例之記憶體操作方法的流程圖。
以下係提出實施例進行詳細說明，實施例僅用以作為範例說明，並不會限縮本揭露欲保護之範圍。此外，實施例中之圖式係省略不必要之元件，以清楚顯示本揭露之技術特點。
第1圖繪示記憶胞的電阻值對讀取電壓的特性之一例。此處所述的記憶胞例如是針對相變化記憶體(Phase Change Memory,PCM)的多階記憶胞(Multi Level Cell,MLC)。由第1圖可看出，當讀取電壓越高，記憶胞電阻值(例如R1、R2或R3)會變得越低。舉例來說，當以0.4伏的讀取電壓讀取時，所得到的記憶胞電阻值R1約為100K歐姆；當以0.9伏的讀取電壓讀取時，所得到的記憶胞電阻值R1降低至約13K歐姆。
為讀出記憶胞所儲存的資料，記憶體控制器可對記憶胞施加讀取電壓，使後端電路(未繪示)可得到記憶胞電阻值或記憶胞電流值的資訊。然而，當所得到的記憶胞電阻值太低或太高(或是得到的電流值太高或太低)，後端電路將無法讀出記憶胞所儲存的資料。以第1圖為例，倘若記憶胞電阻值大於在0.4伏讀取電壓下的電阻感測窗RSW的上限值Rmax(例如約1M歐姆)，後端電路所偵測到的電流將會過低以致於無法用來讀出記憶胞的所儲存的資料。另一方面，當記憶胞電阻值低於此電阻感測 窗RSW的下限值Rmin(例如約100K歐姆)，後端電路會偵測到過大的電流而造成讀取干擾(read disturb)。因此，在第1圖的例子中，記憶胞電阻值R1、R2、R3只可被其所對應的讀取電壓(也就是約0.3伏至0.5伏的電壓)偵測出。需注意的是，此處所述之記憶胞電阻值可視為一個用以儲存資料的資料位準。
一般來說，在一特定的讀取電壓下，記憶胞的電阻感測窗的範圍內所能容納的資料位準數量是有限的。當電阻感測窗中的資料位準數量過多(例如大於3或4個資料位準)，此將增加錯誤讀取的機會，進而限制了記憶胞的資料容量。
為了達到較高的記憶胞容量，本發明提供一種記憶體操作方法及相關的記憶體裝置，使記憶胞可被安排更多的資料位準。相較於傳統以單一電壓進行資料寫入的記憶體技術，本發明所提供之記憶體操作方法及相關的記憶體裝置可在不同的讀取電壓下對記憶胞寫入額外的資料，使記憶胞容量可顯著地被提升。
請參考第2圖及第3圖。第2圖繪示依據本發明之一實施例之記憶體裝置200。第3圖繪示依據本發明之一實施例之記憶體操作方法的寫入流程圖300。記憶體裝置200包括記憶體陣列202以及控制器204。記憶體陣列202包括至少一記憶胞MC以儲存資料。控制器204耦接至記憶體陣列202，用以控制記憶體陣列202的操作。記憶胞MC例如是針對PCM的MLC，或是其它形式的記憶體。控制器204例如是記憶體控制積體電路、 微處理器或其它形式的控制電路。
控制器204可執行如第3圖所示的記憶體操作方法以執行記憶體寫入操作。在步驟302，控制器204判斷寫入資料所對應的記憶胞電阻值是否落在中間讀取電壓下的電阻感測窗RSW之內。若是，控制器204以此中間讀取電壓對記憶胞MC執行程式化及驗證(program and verify)操作，使記憶胞MC的電阻值達到電阻感測窗RSW內的目標電阻值，如步驟304所示。在此例子中，中間讀取電壓約為0.3伏至0.5伏，電阻感測窗RSW的電阻值範圍約100K歐姆至1M歐姆，但本發明並不限於此。電阻感測窗RSW的範圍可依據後端電路感測能力而有所不同。在執行步驟304之後，記憶胞MC電阻值對讀取電壓的特徵可如第1圖所示。可注意到記憶胞電阻值R1、R2、R3只可被其所對應的讀取電壓(也就是約0.3伏至0.5伏的電壓)偵測出。
在步驟306，控制器204判斷寫入資料是否為額外的資料(也就是對應其它讀取電壓的資料)。若是，在步驟308，控制器204接著判斷此寫入資料所對應的記憶胞電阻值在中間讀取電壓下是否大於電阻感測窗RSW的上限值Rmax。若步驟308的判斷結果為是，控制器204選擇大於中間讀取電壓的高讀取電壓對記憶胞MC執行程式化及驗證操作，使得記憶胞MC在被高讀取電壓讀取時所對應的電阻值落在電阻感測窗RSW的範圍之內，如步驟310所示。在此例子中，步驟310中所選用的高讀取電壓約為0.8伏至0.9伏，或大於0.9伏。
在步驟312，控制器204判斷寫入資料所對應的記憶胞電阻值在中間讀取電壓下是否低於電阻感測窗RSW的下限值Rmin。若是，控制器204選擇小於中間讀取電壓的低讀取電壓對記憶胞MC執行程式化及驗證操作，使得記憶胞MC在被此低讀取電壓讀取時所對應的電阻值落在電阻感測窗RSW的範圍之內，如步驟314所示。在此例子中，步驟314中所選用的低讀取電壓約為0.1伏至0.2伏。
簡述流程圖300，控制器204可判斷寫入資料所對應的記憶胞電阻值在一初始讀取電壓(例如中間讀取電壓)下是否落在電阻感測窗RSW的範圍之內。若是，控制器204直接以此初始讀取電壓對記憶胞MC執行程式化及驗證操作。若否，控制器204則選擇以新讀取電壓(例如，低讀取電壓或高讀取電壓)對記憶胞MC執行程式化及驗證操作，使得記憶胞MC在被此新讀取電壓讀取時所對應的電阻值落在電阻感測窗RSW的範圍之內。
第4圖繪示以步驟310執行寫入操作後，記憶胞MC的電阻值與讀取電壓的關係圖之一例。在第4圖的例子中，記憶胞電阻值R1、R2、R3只可被0.8伏至0.9伏的高讀取電壓偵測出。若是以其它較低的讀取電壓(例如0.4伏的讀取電壓)來讀取記憶胞MC，則會得到超出電阻感測窗RSW上限值Rmax的記憶胞電阻值。因此，相較於第1圖，在高讀取電壓條件下的電阻感測窗RSW內可被安排額外的資料位準組。
第5圖繪示以步驟314執行寫入操作後，記憶胞 MC的電阻值與讀取電壓的關係圖之一例。在第5圖的例子中，記憶胞電阻值R1、R2、R3只可被0.1伏至0.2伏的低讀取電壓偵測出。若是以其它較高的讀取電壓(例如0.4伏或0.9伏的讀取電壓)來讀取記憶胞，則會得到低於電阻感測窗RSW下限值Rmin的電阻值。因此，相較於第1圖，記憶胞MC可在低讀取電壓條件下的電阻感測窗RSW中安排額外的資料位準組。
綜合第1、4、5圖，可知藉由使用三個不同的讀取電壓(低、中、高讀取電壓)，可提供三個獨立的電阻感測窗。各電阻感測窗只需儲存2至3個電阻值位準(也就是資料位準)，即可提供3位元/胞的MLC。此外，正確的記憶胞資料位準只能使用對應的讀取電壓來感測，故可避免讀取干擾。基於這樣的概念，若記憶胞MC可容納多個資料位準以儲存資料，第一讀取電壓可用以感測該些資料位準中的一組資料位準，第二讀取電壓可用以感測該些資料位準中的另一組資料位準，第三讀取電壓可用以感測該些資料位準中的又一組資料位準，以此類推。可以理解的是，本發明並不限於此。讀取電壓的大小以及各讀取電壓條件下電阻感測窗中的資料位準數目可依據實際需求而有所調整。此外，本發明之記憶體操作方法及相關的記憶體裝置亦可適用多於三組的讀取電壓(例如極低讀取電壓、低讀取電壓、中間讀取電壓、高讀取電壓、極高讀取電壓)以進行讀寫操作。在各阻讀取電壓下，記憶胞MC可被安排對應的資料位準組。
第6圖繪示依據本發明之一實施例之記憶體操作方 法的流程圖600。控制器204可執行如第6圖所示的記憶體操作方法以執行記憶體讀出操作。在步驟602，控制器204透過位元線BL對記憶胞MC施加中間讀取電壓(例如約0.3伏至0.5伏)。字元線WL的電壓例如是1伏至1.5伏。
在步驟604，控制器204判斷是否有讀取到記憶胞MC的資料。若有，控制器204完成對記憶胞MC的讀取。若否，控制器204接著依據在中間讀取電壓條件下所得到的記憶胞MC量值(例如，記憶胞電阻值或記憶胞電流值)，判斷記憶胞MC的電阻值是否大於電阻感測窗RSW的上限值Rmax(或是判斷記憶胞電流值是否小於一第一閥值)，如步驟606所示。若是，控制器204將施加高讀取電壓(例如0.8伏至0.9伏，或大於0.9伏)以讀取記憶胞MC的對應資料位準組，如步驟608所示。
在步驟610，控制器204依據在中間讀取電壓條件下所得到的記憶胞MC的量值，判斷記憶胞MC的電阻值是否低於電阻感測窗RSW的下限值Rmin(或是判斷電流值是否大於一第二閥值)。若是，控制器204將施加低讀取電壓(例如0.1伏至0.2伏)以讀取記憶胞MC的對應資料位準組，如步驟612所示。
第7圖繪示依據本發明之另一實施例之記憶體操作方法的流程圖700。控制器204可執行如第7圖所示的記憶體操作方法以執行記憶體讀出操作。與流程圖600的主要差異在於，流程圖700係施加由低到高的讀取電壓以讀出儲存的資料。
如步驟702所示，控制器204施加低讀取電壓(例如 0.1伏至0.2伏)以讀取記憶胞MC。在步驟704，控制器204判斷是否有讀取到記憶胞MC的資料。若有，控制器204完成對記憶胞MC的讀取。若否，則程序進入步驟706。
在步驟706，控制器204施加中間讀取電壓(例如0.3伏至0.5伏)以讀取記憶胞MC的對應資料位準組。在步驟708，控制器204判斷是否有讀取到記憶胞MC的資料。若有，控制器204完成對記憶胞MC的讀取。若否，則程序進入步驟710。
在步驟710，控制器204施加高讀取電壓(例如0.8伏至0.9伏，或大於0.9伏)以讀取記憶胞MC的對應資料位準組。在步驟712，控制器204判斷是否有讀取到記憶胞MC的資料。若有，控制器204完成對記憶胞MC的讀取。
簡述上述的讀取操作，控制器204係先施加對記憶胞MC施加第一讀取電壓，以針對記憶胞MC中對應的第一資料位準組進行讀取。若此第一讀取電壓無法讀取記憶胞的資料時，控制器204接著對記憶胞MC施加第二讀取電壓，以針對記憶胞MC中對應的第二資料位準組進行讀取，以此類推。
綜上所述，本發明提供一種記憶體操作方法及相關的記憶體裝置，其利用記憶體在不同讀取電壓下的非線性電阻特性，使記憶胞可被安排更多的資料位準以儲存資料。因此，相較於傳統記憶體讀/寫技術，本發明所提供之記憶體操作方法及相關的記憶體裝置可使記憶胞容量可顯著地被提升。
雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
600‧‧‧流程圖
602、604、606、608、610、612‧‧‧步驟

Claims (8)

  1. 一種記憶體操作方法，包括：對一記憶胞施加一第一讀取電壓，該記憶胞具有複數個電阻值位準；以及當該第一讀取電壓無法讀取該記憶胞的資料時，對該記憶胞施加一第二讀取電壓；其中當該記憶胞在該第一讀取電壓下的電阻值大於一電阻感測窗的一上限值，設定該第二讀取電壓大於該第一讀取電壓；當該記憶胞在該第一讀取電壓下的電阻值小於該電阻感測窗的一下限值，設定該第二讀取電壓小於該第一讀取電壓；其中該電阻感測窗容納該些電阻值位準，各該電阻值位準代表該記憶胞的一資料位準。
  2. 如申請專利範圍第1項所述之記憶體操作方法，其中該第一讀取電壓為0.3伏至0.5伏，該電阻感測窗的範圍從100K歐姆至1M歐姆，該記憶體操作方法更包括：當該記憶胞在該第一讀取電壓下的電阻值大於該電阻感測窗的該上限值，該第二讀取電壓為0.8伏至0.9伏，或大於0.9伏；以及當該記憶胞在該第一讀取電壓下的電阻值小於該電阻感測窗的該下限值，該第二讀取電壓為0.1伏至0.2伏。
  3. 如申請專利範圍第1項所述之記憶體操作方法，更包括：當該第二讀取電壓無法讀取該記憶胞的資料時，對該記憶胞 施加一第三讀取電壓；其中該第三讀取電壓大於該第一讀取電壓以及該第二讀取電壓，當該記憶胞在該第一讀取電壓下的電阻值大於該電阻感測窗的該上限值，該第一讀取電壓為0.1伏至0.2伏，該第二讀取電壓為0.3伏至0.5伏，該第三讀取電壓為0.8伏至0.9伏，或大於0.9伏。
  4. 如申請專利範圍第1項所述之記憶體操作方法，其中該第一讀取電壓用以感測一第一組的該些資料位準，該第二讀取電壓用以感測一第二組的該些資料位準。
  5. 如申請專利範圍第1項所述之記憶體操作方法，更包括：判斷寫入資料所對應的該記憶胞的電阻值在該第一讀取電壓下是否落在該電阻感測窗之內；若是，以該第一讀取電壓對該記憶胞進行程式化及驗證操作；若否，以該第二讀取電壓對該記憶胞進行該程式化及驗證操作；其中若該寫入資料所對應的該記憶胞的電阻值在該第一讀取電壓下超出該電阻感測窗，該第二讀取電壓為0.8伏至0.9伏或大於0.9伏；若該寫入資料所對應的該記憶胞的電阻值在該第一讀取電壓下低於在該電阻感測窗，該第二讀取電壓為0.1伏至0.2伏。
  6. 一種記憶體裝置，包括： 一記憶體陣列，包括一記憶胞以儲存資料，該記憶胞具有複數個電阻值位準；以及一控制器，耦接至該記憶體陣列，該控制器對該記憶胞施加一第一讀取電壓，並在該第一讀取電壓無法讀取該記憶胞的該資料時，對該記憶胞施加一第二讀取電壓；其中當該記憶胞在該第一讀取電壓下的電阻值大於一電阻感測窗的一上限值，該第二讀取電壓被設定成大於該第一讀取電壓；當該記憶胞在該第一讀取電壓下的電阻值小於該電阻感測窗的一下限值，該第二讀取電壓被設定成小於該第一讀取電壓；其中該電阻感測窗容納該些電阻值位準，各該電阻值位準代表該記憶胞的一資料位準。
  7. 如申請專利範圍第6項所述之記憶體裝置，其中該第一讀取電壓用以感測一組的該些資料位準，該第二讀取電壓用以感測另一組的該些資料位準；其中該第一讀取電壓為0.3伏至0.5伏；當該記憶胞在該第一讀取電壓下的電阻值小於該電阻感測窗的該下限值，該第二讀取電壓為0.1伏至0.2伏；當該記憶胞在該第一讀取電壓下的電阻值大於該電阻感測窗的該上限值，該第二讀取電壓大於0.8伏。
  8. 如申請專利範圍第6項所述之記憶體裝置，其中該控制器判斷寫入資料所對應的該記憶胞的電阻值在該第一讀取電壓下是否落在該電阻感測窗之內； 若是，該控制器以該第一讀取電壓對該記憶胞進行程式化及驗證操作；以及若否，該控制器以該第二讀取電壓對該記憶胞進行該程式化及驗證操作。
TW104115013A 2015-01-22 2015-05-12 記憶體操作方法及相關的記憶體裝置 TWI569270B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562106276P 2015-01-22 2015-01-22

Publications (2)

Publication Number Publication Date
TW201629967A TW201629967A (zh) 2016-08-16
TWI569270B true TWI569270B (zh) 2017-02-01

Family

ID=56433422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115013A TWI569270B (zh) 2015-01-22 2015-05-12 記憶體操作方法及相關的記憶體裝置

Country Status (3)

Country Link
US (1) US9627054B2 (zh)
CN (1) CN105825884B (zh)
TW (1) TWI569270B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102474305B1 (ko) * 2016-06-27 2022-12-06 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 센싱 방법
US10431267B2 (en) * 2016-11-28 2019-10-01 SK Hynix Inc. Electronic device and method for driving the same
TWI670725B (zh) * 2018-12-05 2019-09-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US11467900B2 (en) * 2020-07-14 2022-10-11 Micron Technology, Inc. Adjusting read throughput level for a data recovery operation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008150693A1 (en) * 2007-06-01 2008-12-11 Intel Corporation Biasing a phase change memory device
US20120134202A1 (en) * 2010-11-30 2012-05-31 Micron Technology, Inc. Verify or read pulse for phase change memory and switch
US20130094285A1 (en) * 2009-06-15 2013-04-18 SK Hynix Inc. Phase change memory device having multi-level and method of driving the same
WO2013089950A1 (en) * 2011-12-15 2013-06-20 Micron Technology, Inc. Read bias management to reduce read errors for phase change memory
US20140211540A1 (en) * 2013-01-30 2014-07-31 International Business Machines Corporation Method and apparatus for read measurement of a plurality of resistive memory cells

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
JP2009099206A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
US7826248B2 (en) * 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
KR20140028480A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그것의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008150693A1 (en) * 2007-06-01 2008-12-11 Intel Corporation Biasing a phase change memory device
US20130094285A1 (en) * 2009-06-15 2013-04-18 SK Hynix Inc. Phase change memory device having multi-level and method of driving the same
US20120134202A1 (en) * 2010-11-30 2012-05-31 Micron Technology, Inc. Verify or read pulse for phase change memory and switch
WO2013089950A1 (en) * 2011-12-15 2013-06-20 Micron Technology, Inc. Read bias management to reduce read errors for phase change memory
US20140211540A1 (en) * 2013-01-30 2014-07-31 International Business Machines Corporation Method and apparatus for read measurement of a plurality of resistive memory cells

Also Published As

Publication number Publication date
CN105825884B (zh) 2019-04-23
CN105825884A (zh) 2016-08-03
TW201629967A (zh) 2016-08-16
US9627054B2 (en) 2017-04-18
US20160217852A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
US10147495B2 (en) Nonvolatile memory device generating loop status information, storage device including the same, and operating method thereof
KR102060488B1 (ko) 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
JP5536245B2 (ja) アナログメモリセルのための改良型プログラミング及び消去機構
US8254181B2 (en) Nonvolatile memory device and programming method
JP2017073151A (ja) ソリッドステートドライブ内の下位ページデータ復旧を行うシステム及び方法
TWI543160B (zh) 電阻可變記憶體感測
TWI569270B (zh) 記憶體操作方法及相關的記憶體裝置
US9583207B2 (en) Adaptive data shaping in nonvolatile memory
US9208875B2 (en) Resistive nonvolatile memory device having cells programmed to achieve a target resistance value at a target time and writing method thereof
KR102469172B1 (ko) 비휘발성 메모리 장치 및 이의 검증 라이트 방법
US9245619B2 (en) Memory device with memory buffer for premature read protection
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
US9881671B2 (en) Resistive memory device, resistive memory system, and method of operating the resistive memory system
KR20200056872A (ko) 내구성 저하를 판단하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작방법
TW201917726A (zh) 半導體記憶裝置以及半導體記憶裝置的操作方法
JPWO2010082243A1 (ja) 不揮発性半導体メモリ及びメモリシステム
JP5320511B2 (ja) マルチレベル・ライトワンス・メモリ・セルを備える書き換え可能メモリデバイス
KR102599046B1 (ko) 리커버리 동작을 수행하는 메모리 컨트롤러, 이의 동작 방법 및 이를 포함하는 메모리 시스템
TW201629971A (zh) 半導體記憶裝置
JP6001093B2 (ja) アナログメモリセルのプログラミング及び消去の方式
CN106158015A (zh) 阻变式存储器装置、读/写电路单元及其操作方法
KR102488583B1 (ko) 메모리 장치 및 이의 기준전압 설정 방법
KR20140013384A (ko) 비휘발성 메모리 장치의 동작 방법
JP6330150B2 (ja) 不揮発性半導体記憶装置とその書換方法
TWI681399B (zh) 積體電路及用以操作積體電路上的記憶體的方法