KR102474305B1 - 저항 변화 메모리 장치 및 그 센싱 방법 - Google Patents

저항 변화 메모리 장치 및 그 센싱 방법 Download PDF

Info

Publication number
KR102474305B1
KR102474305B1 KR1020160080444A KR20160080444A KR102474305B1 KR 102474305 B1 KR102474305 B1 KR 102474305B1 KR 1020160080444 A KR1020160080444 A KR 1020160080444A KR 20160080444 A KR20160080444 A KR 20160080444A KR 102474305 B1 KR102474305 B1 KR 102474305B1
Authority
KR
South Korea
Prior art keywords
current
voltage
memory cell
variable resistance
cell
Prior art date
Application number
KR1020160080444A
Other languages
English (en)
Other versions
KR20180001382A (ko
Inventor
하태정
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160080444A priority Critical patent/KR102474305B1/ko
Priority to US15/435,158 priority patent/US9916894B2/en
Priority to CN201710265883.2A priority patent/CN107545921B/zh
Publication of KR20180001382A publication Critical patent/KR20180001382A/ko
Application granted granted Critical
Publication of KR102474305B1 publication Critical patent/KR102474305B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H01L45/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Abstract

일 실시 예에 따르는 저항 변화 메모리 장치의 센싱 방법에 있어서, 가변 저항값에 근거하여 서로 다른 데이터를 저장하는 가변저항소자 및 상기 가변저항소자와 연결되어 문턱스위칭 동작을 수행하는 스위칭소자를 포함하는 메모리 셀을 준비한다. 상기 메모리 셀에 대한 전류-전압 특성 곡선 상의 문턱 센싱 구간에서 선정되는 제1 읽기 전압을 상기 메모리 셀에 인가하여 제1 셀 전류를 측정한다. 상기 전류-전압 특성 곡선 상의 저항 센싱 구간에서 선정되는 제2 읽기 전압을 상기 메모리 셀에 인가하여 제2 셀 전류를 측정한다. 상기 제1 셀 전류 및 상기 제2 셀 전류 중 적어도 하나가 각각의 대응되는 기준 전류보다 큰 경우, 상기 메모리 셀에 저장된 데이터 값으로 하이(high) 데이터 신호를 출력한다.

Description

저항 변화 메모리 장치 및 그 센싱 방법{resistance change memory device, and method of sensing the same}
본 개시(disclosure)는 대체로(generally) 저항 변화 메모리 장치, 및 그 센싱 방법에 관한 것이다.
일반적으로, 저항 변화 메모리 장치는 셀 내에 위치하는 불휘발성 메모리 물질층에 저항 변화를 유도하여, 상기 저항의 상태에 따라 서로 다른 데이터를 저장하는 장치를 의미한다. 일반적으로, 저항 변화 메모리 장치는 저항 변화 메모리(Resistive RAM), 상변화 메모리(Phase Change RAM), 자기 변화 메모리(Magnetic RAM) 등을 통칭할 수 있다.
최근에는, 상술한 저항 변화 메모리 장치의 고집적화를 위해 크로스 포인트 반도체 어레이 구조와 같은 3차원 셀 구조가 제안되고 있다. 일 예로서, 상기 크로스 포인트 반도체 어레이 구조는 서로 다른 평면 상에서 교차하는 전극 사이에서 필라(pillar) 형태의 셀을 배치하는 구조일 수 있다.
본 개시의 일 실시 예는, 메모리 셀 내의 데이터를 보다 신뢰성 있게 판독할 수 있는 저항 변화 메모리 장치의 센싱 방법을 제공한다.
본 개시의 일 실시 에는 상기 센싱 방법을 수행하는 저항 변화 메모리 장치의 구성을 제공한다.
본 개시의 일 측면에 따르는 저항 변화 메모리 장치의 센싱 방법이 개시된다. 상기 센싱 방법에 있어서, 가변 저항값에 근거하여 서로 다른 데이터를 저장하는 가변저항소자 및 상기 가변저항소자와 연결되어 문턱스위칭 동작을 수행하는 스위칭소자를 포함하는 메모리 셀을 준비한다. 상기 메모리 셀에 대한 전류-전압 특성 곡선 상의 문턱 센싱 구간에서 선정되는 제1 읽기 전압을 상기 메모리 셀에 인가하여 제1 셀 전류를 측정한다. 상기 전류-전압 특성 곡선 상의 저항 센싱 구간에서 선정되는 제2 읽기 전압을 상기 메모리 셀에 인가하여 제2 셀 전류를 측정한다. 상기 제1 셀 전류 및 상기 제2 셀 전류 중 적어도 하나가 각각의 대응되는 기준 전류보다 큰 경우, 상기 메모리 셀에 저장된 데이터 값으로 하이(high) 데이터 신호를 출력한다.
본 개시의 다른 측면에 따르는 저항 변화 메모리 장치의 센싱 방법이 개시된다. 상기 센싱 방법에 있어서, 가변 저항값에 근거하여 서로 다른 데이터를 저장하는 가변저항소자 및 상기 가변저항소자와 연결되어 문턱스위칭 동작을 수행하는 스위칭소자를 포함하는 메모리 셀을 준비한다. 상기 메모리 셀에 대한 전류-전압 특성 곡선을 확보한다. 상기 전류-전압 특성 곡선의 문턱 센싱 구간 및 저항 센싱 구간에서 제1 및제2 읽기 전압을 각각 결정한다. 상기 제1 읽기 전압을 상기 메모리 셀에 인가하는 제1 읽기 동작 및 상기 제2 읽기 전압을 상기 메모리 셀에 인가하는 제2 읽기 동작 중 적어도 하나를 수행한다. 상기 제1 및 제2 읽기 동작 중 적어도 하나의 읽기 결과에 근거하여, 상기 메모리 셀 내의 데이터 값을 결정한다.
본 개시의 다른 측면에 따르는 저항 변화 메모리 장치가 개시된다. 상기 저항 변화 메모리 장치는 가변 저항값에 근거하여 서로 다른 데이터를 저장하는 가변저항소자 및 상기 가변저항소자와 연결되어 문턱스위칭 동작을 수행하는 스위칭소자를 포함하는 메모리 셀을 구비한다. 또한, 상기 저항 변화 메모리 장치는 상기 메모리 셀에 대한 읽기 동작을 수행하여 상기 가변저항소자에 저장된 데이터를 판독하는 감지 증폭기를 포함한다. 이때, 상기 읽기 동작은 상기 메모리 셀에 대한 전류-전압 특성 곡선 상에서, 문턱 센싱 구간에서 선정되는 제1 읽기 전압 및 저항 센싱 구간에서 선정되는 제2 읽기 전압을 상기 메모리 셀에 각각 인가하여 수행된다.
상술한 본 개시의 실시 예에 따르면, 가변저항소자 및 스위칭소자를 포함하는 메모리 셀의 데이터를 판독할 때, 상기 메모리 셀의 전류-전압 특성 곡선의 문턱 센싱 구간의 전압에서 수행되는 제1 읽기 동작 및 저항 센싱 구간의 전압에서 수행되는 제2 읽기 동작을 모두 고려하여, 상기 메모리 셀에 저장된 데이터 값을 판독할 수 있다. 이에 따라, 상기 가변저항소자의 저항, 셋 전압, 셋 전류 등의 산포, 상기 스위칭소자의 문턱전류, 문턱전압 등의 산포 등 오차 변수에 따른 읽기 오류를 억제할 수 있다. 결과적으로, 상기 메모리 셀의 읽기 동작의 전압 마진(margin)이 향상될 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치를 개략적으로 나타내는 블록도이다.
도 2는 본 개시의 일 실시 예에 따르는 메모리 셀 어레이를 개략적으로 나타내는 도면이다.
도 3은 본 개시의 일 실 시 예에 따르는 메모리 셀 어레이의 구조를 개략적으로 나타내는 사시도이다.
도 4는 도 3의 메모리 셀 어레이의 메모리 셀을 개략적으로 나타내는 사시도이다.
도 5는 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치의 센싱 방법을 개략적으로 나타내는 순서도이다.
도 6은 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치의 메모리 셀의 전류-전압 특성 곡선을 개략적으로 나타내는 도면이다.
도 7a 및 도 7b는 본 개시의 다른 실시 예에 따르는 저항 변화 메모리 장치에서, 전류 스윕 방식에 의해 확보한 메모리 셀의 전류-전압 특성 곡선을 나타낸다.
도 8a 및 도 8b는 본 개시의 다른 실시 예에 따르는 저항 변화 메모리 장치에서, 전류 스윕 방식에 의해 확보한 메모리 셀의 전류-전압 특성 곡선을 나타낸다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 따라서, 본 명세서에 기재되는 '상부', 또는 '하부'의 표현은 관찰자의 시점 변화에 따라, '상부'가 '하부'로, '하부'가'상부'로 해석될 수도 있다. 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 설명하는 스위칭소자의 문턱 스위칭(threshold switching) 동작이란, 스위칭소자에 외부 전압을 스윕(sweep)하면서 인가할 때 문턱 전압을 전후로 상기 스위칭소자가 턴온 및 턴오프 상태를 순차적으로 구현하는 것을 의미할 수 있다. 이때, 상기 외부 전압이 제거될 때, 상기 스위칭소자에는 누설 전류를 제외한 동작 전류는 차단될 수 있다.
본 명세서에서 설명하는 가변저항소자란, 외부에서 인가되는 전압의 크기 또는 극성에 따라, 저저항 상태와 고저항 상태를 가변적으로 가질 수 있으며, 이러한 저항 상태가 논리적 데이터 값으로 비휘발적으로 저장되는 장치를 의미할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치를 개략적으로 나타내는 블록도이다. 도 1을 참조하면, 저항 변화 메모리 장치(1)는 메모리 셀 어레이(1000) 및 감지 증폭기(2000)를 포함한다.
메모리 셀 어레이(1000)는 복수의 비휘발성 메모리 셀을 포함할 수 있다. 감지 증폭기(2000)는 선택된 소정의 메모리 셀에 기록된 데이터를 감지하고, 상기 감지된 데이터를 증폭시켜 2진 논리값으로 변환할 수 있다. 또한, 감지 증폭기(2000)는 상기 변환된 2진 논리값을 후단의 버퍼로 출력할 수 있다.
감지 증폭기(2000)는 외부로부터 읽기 전압(Vread)과 기준 전류(Iref)를 제공받을 수 있다. 감지 증폭기(2000)는 제공받은 읽기 전압(Vread)을 메모리 셀 어레이(1000)에 인가할 수 있다. 감지 증폭기(2000)는, 읽기 전압(Vread)에 응답하여 상기 메모리 셀에서 생성된 전류를 측정하고, 상기 측정된 전류를 기준 전류(Iref)와 비교하여, 상기 메모리 셀에 저장된 데이터의 논리값을 출력할 수 있다.
도 2는 본 개시의 일 실시 예에 따르는 메모리 셀 어레이를 개략적으로 나타내는 도면이다. 도 2를 참조하면, 메모리 셀 어레이(1000)는 크로스 포인트 구조를 가질 수 있다. 구체적으로, 메모리 셀 어레이(1000)는 제1 방향(일 예로서, x-방향)으로 배열되는 제1 전도성 라인(10) 및 상기 제1 방향과 평행하지 않은 제2 방향(일 예로서, y-방향)으로 배열되는 제2 전도성 라인(20)을 구비할 수 있다. 제1 전도성 라인(10) 및 제2 전도성 라인(20)은 서로 다른 평면 상에서 배열되는, 복수의 제1 라인(10_1, 10_2, …)과 복수의 제2 라인(20_1, 20_2, …)으로 이루어질 수 있다. 복수의 제1 라인(10_1, 10_2, 10_3, …)과 이에 대응되는 복수의 제2 라인(20_2, 20_2, 20_3, …)이 교차하는 영역에 복수의 메모리 셀(30)이 배치될 수 있다.
메모리 셀(30)은 서로 직렬 연결되는 스위칭소자(31) 및 가변저항소자(32)를 포함할 수 있다. 스위칭소자(31)는 메모리 셀(30)에 대한 읽기 동작 시에, 외부로부터 인가되는 읽기 전압에 대응하여 문턱스위칭동작을 수행할 수 있다. 이에 따라, 이웃하는 메모리 셀(30) 사이에 발생하는 누설 전류(sneak current)에 의한 읽기 동작 오류가 방지될 수 있다. 스위칭소자(31)는 일 예로서, 트랜지스터, 다이오드, 터널 장벽 소자(tunnel barrier device), 오보닉 문턱 스위치(ovonic threshold switch), 금속-절연층-금속 스위치 등을 포함할 수 있다.
가변저항소자(32)는 내부의 저항 변화 물질층의 저항 변화에 따라 변화하는논리적 신호를 비휘발적으로 저장하는 소자를 통칭할 수 있다. 가변저항소자(32)는일 예로서, 저항 변화 메모리(Resistive RAM), 상변화 메모리(Phase Change RAM), 또는 자기 변화 메모리(Magnetic RAM)를 포함할 수 있다.
도 3은 본 개시의 일 실 시 예에 따르는 메모리 셀 어레이의 구조를 개략적으로 나타내는 사시도이다. 도 4는 도 3의 메모리 셀 어레이의 메모리 셀을 개략적으로 나타내는 사시도이다. 도 3 및 도 4를 참조하여, 메모리 셀(30)의 가변저항소자로서 저항 변화 메모리를 적용하고, 메모리 셀(30)의 스위칭소자로서 금속-절연층-금속 구조의 스위치를 적용하는 일 예를 설명하지만, 본 개시의 발명 사상은 반드시 이에 한정되는 것은 아니고, 상술한 다양한 종류의 가변저항소자 및 스위칭소자가 적용될 수 있다.
도 3을 참조하면, 메모리 셀 어레이(10)는 x-방향으로 연장되는 제1 전도성 라인(10), y-방향으로 연장되는 제2 전도성 라인(20), 및 제1 및 제2 전도성 라인(10, 20) 사이의 중첩 영역에 배치되어 z-방향으로 연장되는 필라 구조물 형태의 메모리 셀(30)을 포함한다. 도면의 실시 예에서는, 직교 좌표계가 사용된 예가 도시되고 있으나, 반드시 이에 한정되지 않고, x-방향과 y-방향이 비평행한 조건을 만족하는 한 다양한 변형된 좌표계가 적용될 수 있다 메모리 셀(30)은 x-방향 및 y 방향을 따라 2차원적으로 배열될 수 있다.
도 4를 참조하면, 메모리 셀(30)은 하부 전극층(110), 절연층(120), 중간 전극층(210), 저항 변화 메모리층(220)및 상부 전극층(230)을 포함할 수 있다. 이때, 하부 전극층(110), 절연층(120), 및 중간 전극층(210)은 스위칭소자(31)를 구성할 수 있다. 중간 전극층(210), 저항 변화 메모리층(220), 및 상부 전극층(230)은 가변저항소자(32)를 구성할 수 있다. 이때, 중간 전극층(210)은 스위칭소자(31)와 가변저항소자(32)가 공유할 수 있다.
메모리 셀(30)에 있어서, 하부 전극층(110), 중간 전극층(210) 및 상부 전극층(230)은 금속, 전도성 질화물, 전도성 산화물 등을 포함할 수 있다. 하부 전극층(110), 중간 전극층(210) 및 상부 전극층(230)은 일 예로서, 금(Au), 알루미늄(Al), 백금(Pt), 구리(Cu), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄산화물층(RuO2) 등을 포함할 수 있다.
스위칭소자(31)에 있어서, 절연층(220)은 실리콘 산화물, 실리콘 질화물, 금속 산화물, 금속 질화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 일 예로서, 절연층(220)은 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물 또는 철 산화물을 포함할 수 있다. 절연층(220)은 화학양론비를 만족하지 않는 조성의 화합물을 포함할 수 있다. 절연층(220)은 비정질 구조를 가질 수 있다.
절연층(220) 내에는 전도성 캐리어를 포획할 수 있는 트랩 사이트가 분포할 수 있다. 외부에서 인가되는 전압이 소정의 문턱 전압 이상으로 증가할 때, 상기 트랩 사이트에 포획된 전도성 캐리어는 상기 외부 전압에 의해 형성되는 전계를 따라 전도할 수 있다. 이에 따라, 스위칭소자(31)가 턴온될 수 있다. 반면에 외부에서 인가되는 전압이 소정의 문턱 전압 이하로 감소할 때, 상기 전도성 캐리어는 상기 트랩 사이트에 포획되고 상기 전도성 캐리어에 의한 전도는 억제될 수 있다. 이에 따라, 스위칭소자(31)는 턴오프될 수 있다. 상기 트랩 사이트는 절연층(220) 내에 주입되는 도펀트에 의해 생성될 수 있다.
상기 도펀트는 절연층(220) 내에서 상기 전도성 캐리어를 수용할 수 있는 에너지 준위를 생성하는 다양한 물질이 적용될 수 있다. 일 예로서, 절연층(220)이 실리콘 산화물 또는 실리콘 질화물을 포함하는 경우, 상기 도펀트는 알루미늄(Al), 란타늄(La), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 보론(B), 질소(N), 탄소(C), 인(P), 및 비소(As) 중 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 단위 절연층이 알루미늄 산화물 또는 알루미늄 질화물을 포함하는 경우, 상기 도펀트는, 티타늄(Ti), 구리(Cu), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 보론(B), 질소(N), 탄소(C), 인(P), 비소(As) 중 적어도 하나를 포함할 수 있다.
가변저항소자(31)에 있어서, 저항 변화 메모리층(120)은 외부에서 인가되는 전압에 따라, 고저항 상태와 저저항 상태로 저항이 변화하는 물질을 포함할 수 있다. 저항 변화 메모리층(120)은 일 예로서, 티타늄 산화물, 알루미늄 산화물, 니켈 산화물, 구리 산화물, 지르코늄 산화물, 망간 산화물, 하프늄 산화물, 텅스텐 산화물, 탄탈륨 산화물, 니오븀 산화물, 철산화물과 같은 금속 산화물을 포함할 수 있다. 저항 변화 메모리층(120)은 다른 예로서, PCMO(Pr0 . 7Ca0 . 3MnO3), LCMO(La1 -xCaxMnO3), BSCFO(Ba0 . 5Sr0 . 5Co0 . 8Fe0 . 2O3 -δ), YBCO(YBa2Cu3O7 -x), (Ba,Sr)TiO3(Cr, Nb-doped), SrZrO3(Cr,V-doped), (La, Sr)MnO3, Sr1 - xLaxTiO3, La1 - xSrxFeO3, La 1- xSrxCoO3, SrFeO2.7, LaCoO3, RuSr2GdCu2O3, YBa2Cu3O7 등과 같은 페로브스카이트 물질을 포함할 수 있다. 저항 변화 메모리층(120)은 또다른 예로서, GexSe1 -x(Ag,Cu,Te-doped)와 같은 셀레나이드 계열의 물질 또는 Ag2S, Cu2S, CdS, ZnS 등과 같은 금속황화물을 포함할 수 있다.
도 5는 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치의 센싱 방법을 개략적으로 나타내는 순서도이다. 도 6은 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치의 메모리 셀의 전류-전압 특성 곡선을 개략적으로 나타내는 도면이다. 이하에서는, 본 실시 예의 센싱 방법을 도 1 내지 도 4와 관련하여 상술한 실시 예의 저항 변화 메모리 장치(1)를 이용하여 설명한다.
도 5의 S110 단계를 참조하면, 스위칭소자(31) 및 가변저항소자(32)를 포함하는 메모리 셀(30)을 준비한다. 일 실시 예로서, 메모리 셀(30)은 상기 크로스 포인트 구조를 가지는 메모리 셀 어레이(10)를 형성할 수 있다.
스위칭소자(31)는 가변저항소자(32)와 연결되어 문턱스위칭 동작을 수행할 수 있다. 가변저항소자(32)는 가변 저항값에 근거하여 서로 다른 데이터를 내부에 저장할 수 있다. 일 예로서, 스위칭소자(31) 및 가변저항소자(32)는 전기적으로 직렬 연결될 수 있다.
도 5의 S120 단계 및 도 6을 참조하면, 메모리 셀(30)에 대한 전류-전압 특성 곡선을 확보한다. 상기 전류-전압 특성 곡선은 전류 스윕(current sweep) 방식으로 메모리 셀(30)에 전류를 인가한 후에 전압을 측정하는 방법 또는 전압 스윕(voltage sweep) 방식으로 메모리 셀(30)에 전압을 인가한 후에 전류를 측정하는 방법으로 확보할 수 있다.
일 실시 예에 있어서, 상기 전류 스윕 방식에서는, 메모리 셀(30)에 대하여 O A로부터 양의 방향으로 인가 전류를 점진적으로 증가시킨 후에 다시 인가 전류를 O A로 감소시키는 양의 전류 스윕 방법 및 O A로부터 음의 방향으로 인가 전류의 절대치를 점진적으로 증가시킨 후에 다시 인가 전류의 절대치를 0 A로 감소시키는 음의 전류 스윕 방법을 적용할 수 있다. 다른 실시 예에 있어서, 상기 전압 스윕 방식에서는, 메모리 셀(30)에 대하여 0 V로부터 양의 방향으로 인가 전압을 점진적으로 증가시킨 후에 다시 인가 전압을 0 V로 감소시키는 양의 전압 스윕 방법 및 메모리 셀(30)에 대하여 O V로부터 음의 방향으로 전압의 절대치를 점진적으로 증가시킨 후에 다시 인가 전압의 절대치를 0 V로 감소시키는 음의 전압 스윕 방법을 적용할 수 있다.
도 6은 본 개시의 일 실시 예에 있어서, 전류 스윕 방식에 의해 확보한 메모리 셀의 전류-전압 특성 곡선을 나타낸다. 메모리 셀(30)은 양극성(bipolar) 스위칭 특성을 가지며, 전류-전압 특성 곡선은 양의 전류 스윕 방법과 음의 전류 스윕 방법을 각각 적용하여 확보할 수 있다.
도 6의 전류-전압 특성 곡선에서, (a) 및 (c)그래프는 가변저항소자(32)가 저저항상태일 때의 메모리 셀(30)의 전류-전압 거동 특성을 나타낸다. 반면에, (b) 및 (d) 그래프는 가변저항소자가(32)가 고저항상태일 때의 메모리 셀(30)의 전류-전압 거동 특성을 나타낸다.
도 6을 참조하면, 상기 전류 스윕 방식을 적용하여 메모리 셀(30)에 O A로부터 양의 방향으로 전류를 점진적으로 증가시킨다. 메모리 셀(30)이 초기에 저저항 상태에 있는 경우, (a) 그래프를 따라 증가하는 전압이 측정된다. 외부에서 제공되는 전류가 문턱 전류(Ith)에 도달하면, 메모리 셀(30) 내의 스위칭소자(31)가 턴온될 수 있다. 스위칭소자(31)와 가변저항소자(32)가 직렬 회로를 구성하므로, 스위칭소자(31)가 턴온되면, 상기 직렬 회로에서 스위칭소자(31)에 해당되는 저항이 감소할 수 있다. 이러한 저항 변화가 발생하는 전압을 관찰함으로써, 스위칭 소자(31)의 제1 문턱 전압(Vth1)을 결정할 수 있다.
외부 인가 전류가 문턱 전류(Ith)에 도달할 때, 메모리 셀(30)에서 측정되는 전압은 스위칭소자(31)에 해당되는 저항의 감소로 인하여 제1 문턱 전압(Vth1)보다 감소한 전압일 수 있다. 이후에, 상기 외부 인가 전류가 다시 증가하게 되면, 상기 측정 전압은 (a) 그래프를 따라 다시 증가하는 경향을 나타낼 수 있다. 일 실시 예에서, 스위칭 소자(31)가 턴온된 후에 메모리 셀(30)에서 측정되는 전압은 가변저항소자(32)의 양단에서 측정되는 전압과 실질적으로 동일할 수 있다. 이와 같이, 외부 인가되는 전류가 문턱 전류(Ith)에 도달할 때, 메모리 셀(30)로부터 측정되는 전압이 문턱 전압(Vth1)보다 감소하는 현상을 스냅-백(snap-back) 현상으로 지칭한다.
스위칭소자(31)가 턴온된 후에는, 메모리 셀(30) 내의 저항이 감소된 상태이므로, 외부 인가 전류의 변화에 따르는 측정 전압 변화율은 상대적으로 작아질 수 있다. 한편, 도면에서는, 외부로부터 메모리 셀(30)에 인가되는 전류의 최고값을 제한 전류(I2b)로 한정하여 표기하고 있다.
가변저항소자(32)가 저저항상태에서, 외부에서 인가되는 전류를 다시 0 A로 감소시키는 경우, 메모리 셀(30)로부터 측정되는 전압은 (a) 그래프를 따라 감소할 수 있다.
한편, 메모리 셀((30)이 초기에 고저항 상태에 있는 경우, 메모리 셀(30)에 O A로부터 양의 방향으로 전류를 점진적으로 증가시킬 때, 측정되는 전압은 (b) 그래프를 따라 증가할 수 있다. 외부에서 제공되는 전류가 문턱 전류(Ith)에 도달하면, 메모리 셀(30) 내의 스위칭소자(31)가 턴온될 수 있다. 상술한 바와 같이, 전류-전압 특성 곡선 상에서 저항 변화가 발생하는 전압을 관찰함으로써, 스위칭 소자(31)의 제2 문턱 전압(Vth2)을 결정할 수 있다.
외부 인가 전류가 문턱 전류(Ith)에 도달한 후에, 실제 메모리 셀(30)에서 측정되는 전압은 스위칭소자(31)에 해당되는 저항의 감소로 인해 제2 문턱 전압(Vth2) 보다 감소한 전압일 수 있다. 이후에, 상기 외부 인가 전류가 증가하게 되면, 측정 전압은 (b) 그래프를 따라 다시 증가하는 경향을 나타낼 수 있다.일 실시 예에서, 스위칭소자(31)가 턴온된 후에, 메모리 셀(30)에서 측정되는 전압은 가변저항소자(32)의 양단에서 측정되는 전압과 실질적으로 동일할 수 있다.
스위칭소자(31)가 턴온된 후에, 외부 인가 전류를 계속 증가시켜, 인가 전류가 셋 전류(Iset)에 도달하도록 할 수 있다. 인가 전류가 셋 전류(Iset)에 도달하면, 가변저항소자(32)에서는 고저항 상태로부터 저저항 상태로 변환되는 셋 동작이 발생할 수 있다. 이에 따라, 메모리 셀(30) 내의 저항은 다시 감소할 수 있다. 이에 따라, 메모리 셀(30)의 측정 전압은 (b) 그래프 상에서 셋 전류(Iset)의 크기에 대응되는 셋 전압(Vset)으로부터 (a) 그래프 상에서 셋 전류(Iset)의 크기에 대응되는 전압으로 감소할 수 있다. 이어서, 상기 외부 인가 전류를 다시 증가시키면, 메모리 셀(30)에서 측정되는 전압은 (a) 그래프를 따라 다시 증가할 수 있다.
또한, 가변저항소자(32)가 (a) 그래프를 따르는 상기 저저항상태로 변환된 후에, 외부에서 인가되는 전류를 다시 0 A로 감소시키는 경우, 측정되는 메모리 셀(30)의 전압은 (a) 그래프를 따라 감소할 수 있다.
도 6을 다시 참조하면, 메모리 셀(30)에 O A로부터 음의 방향으로 전류의 절대치를 점진적으로 증가시킬 수 있다. 메모리 셀(30)이 초기에 저저항 상태에 있는 경우, (c) 그래프를 따라 절대치가 증가하는 전압이 측정된다. 외부에서 제공되는 전류가 문턱 전류(Ithn)에 도달하면, 메모리 셀(30) 내의 스위칭소자(31)가 턴온될 수 있다. 이때, 메모리 셀(30)로부터 제1 문턱 전압(Vth3)이 측정될 수 있다. 외부에서 제공되는 전류가 문턱 전류(Ithn)에 도달한 후에, 메모리 셀(30)에서 측정되는 전압의 절대치는 스위칭소자(31)에 해당되는 저항의 감소로 인하여, 제1 문턱 전압(Vth3)의 절대치 보다 감소될 수 있다.
이후에, 음의 방향으로 인가되는 전류의 절대치를 증가시켜, 인가 전류가 소정의 리셋 전류(Ireset) 에 도달하게 되면, 가변저항소자(32)에서는 저저항 상태로부터 고저항 상태로 변환되는 리셋 동작이 발생할 수 있다. 이에 따라, 인가 전류가 소정의 리셋 전류(Ireset)에 도달한 이후에, 가변저항소자(32)의 저항은 상대적으로 급격히 증가할 수 있다. (c) 그래프를 따라 리셋 동작이 완료되는 전압을 리셋 전압(Vreset)으로 정할 수 있다. 이에 따라, 리셋 동작이 완료된 이후에 외부 인가 전류의 증가에 따르는 측정 전압은 (d) 그래프를 따라 변화할 수 있다.
또한, 가변저항소자(32)가 상기 고저항상태로 변환된 후에, 외부로부터 인가되는 전류의 절대치를 다시 0 A로 감소시키는 경우, 측정되는 메모리 셀(30)의 전압은 (d) 그래프를 따라 감소할 수 있다.
상술한 바와 같이, 도 6의 전류-전압 특성 곡선을 참조하면, 메모리 셀(30)에서, 가변저항소자(32)의 셋동작은 양의 전압에서 이루어지고, 가변저항소자(32)의 리셋 동작은 음의 전압에서 이루어질 수 있다.
도 5의 S130 단계 및 도 6을 참조하면, 상기 전류-전압 특성 곡선의 문턱 센싱 구간(Vrd1) 및 저항 센싱 구간(Vrd2)에서 제1 및 제2 읽기 전압을 각각 결정한다. 도 6을 참조하면, 문턱 센싱 구간(Vrd1)은 가변저항소자(32)가 저저항상태일 때의 스위칭소자(31)의 턴온 전압(Vth1)과 가변저항소자(32)가 고저항상태일 때의 스위칭소자(31)의 턴온 전압(Vth2) 사이의 전압 구간일 수 있다. 저항 센싱 구간(Vrd2)은 가변저항소자(32)가 고저항상태일 때의 스위칭소자(31)의 턴온 전압(Vth2)과 가변저항소자(32)의 셋전압(Vset) 사이의 전압 구간일 수 있다.
도 6에서는 일 예로서, 문턱 센싱 구간(Vrd1)에서의 제1 읽기 전압(V1) 및 저항 센싱 구간(Vrd2)의 제2 읽기 전압(V2)이 도시되고 있다.
도 5의 S140 단계 및 도 6을 참조하면, 제1 읽기 전압(V1)을 메모리 셀(30)에 인가하는 제1 읽기 동작 및 제2 읽기 전압(V2)을 메모리 셀(30)에 인가하는 제2 읽기 동작 중 적어도 하나를 수행한다. 상기 제1 읽기 동작 또는 상기 제2 읽기 동작은 도 1에 도시되는 감지 증폭기(2000)가 소정의 선택된 메모리 셀(30)로 제1 읽기 전압(V1) 또는 제2 읽기 전압(V2)을 인가하는 과정으로 진행될 수 있다.
도 5의 S150 단계 및 도 6을 참조하면, 상기 제1 및 제2 읽기 동작 중 적어도 하나의 읽기 결과에 근거하여, 메모리 셀(30) 내의 데이터 값을 결정한다.
일 실시 예에 따르면, 상기 제1 읽기 동작 및 상기 제2 읽기 동작은 순차적으로 진행될 수 있다. 감지 증폭기(2000)는 상기 제1 읽기 동작에서, 상기 제1 읽기 전압(V1)에 응답하여 상기 소정의 선택된 메모리 셀(30)로부터 측정되는 제1 셀 전류를 확보하고, 상기 제1 셀 전류를 별도 입력되는 제1 기준 전류와 서로 비교한다. 상기 제1 셀 전류가 상기 제1 기준 전류보다 큰 경우에, 상기 메모리 셀에 저장된 데이터 값을 하이(high) 데이터 신호로 결정한다. 반대로, 상기 제1 셀 전류가 상기 제1 기준 전류보다 작은 경우에, 상기 메모리 셀에 저장된 데이터 값을 로우(low) 데이터 신호로 결정한다. 몇몇 다른 실시 예에서, 상기 제1 셀 전류가 상기 제1 기준 전류보다 큰 경우에, 상기 메모리 셀에 저장된 데이터 값을 로우(low) 데이터 신호로 결정하고, 상기 제1 셀 전류가 상기 제1 기준 전류보다 작은 경우에, 상기 메모리 셀에 저장된 데이터 값을 하이(high) 데이터 신호로 결정할 수도 있다.
이어서, 감지 증폭기(2000)는 상기 제2 읽기 동작에서, 상기 제2 읽기 전압(V2)에 응답하여 상기 소정의 선택된 메모리 셀(30)로부터 측정되는 제2 셀 전류를 확보하고, 상기 제2 셀 전류를 별도 입력되는 제2 기준 전류와 서로 비교한다. 상기 제2 셀 전류가 상기 제2 기준 전류보다 큰 경우에, 메모리 셀(30)에 저장된 데이터 값을 하이(high) 데이터 신호로 결정한다. 반대로, 상기 제2 셀 전류가 상기 제2 기준 전류보다 작은 경우에, 상기 메모리 셀에 저장된 데이터 값을 로우(low) 데이터 신호로 결정한다. 몇몇 다른 실시 예에 있어서, 상기 제2 셀 전류가 상기 제2 기준 전류보다 큰 경우에, 상기 메모리 셀에 저장된 데이터 값을 로우(low) 데이터 신호로 결정하고, 상기 제2 셀 전류가 상기 제2 기준 전류보다 작은 경우에, 상기 메모리 셀에 저장된 데이터 값을 하이(high) 데이터 신호로 결정할 수도 있다. 한편, 몇몇 실시 예들에 있어서, 상기 제1 읽기 동작의 제1 기준 전루와 상기 제2 읽기 동작의 상기 제2 기준 전류는 실질적으로 동일할 수 있다.
이어서, 상기 제1 및 제2 읽기 동작에서, 제1 및 제2 읽기 전압(V1, V2)을 메모리 셀(30)에 인가하여 측정되는 상기 제1 및 제2 셀 전류 중 적어도 하나의 전류가 상기 하이 데이터 신호로 결정된 경우, 감지 증폭기(2000)는 최종적으로 메모리 셀(30)에 저장된 데이터 값으로서 하이 데이터 신호를 출력한다.
반면에, 상기 제1 및 제2 읽기 동작에서, 제1 및 제2 읽기 전압(V1, V2)을 메모리 셀(30)에 인가하여 측정되는 상기 제1 셀 및 제2 셀 전류가 모두 상기 로우 데이터 신호로 결정된 경우, 감지 증폭기(2000)는 최종적으로 메모리 셀(30)에 저장된 데이터 값으로서 로우 데이터 신호를 출력한다.
구체적인 실시 예로, 도 6을 참조하면, 상기 제1 읽기 동작에서, 메모리 셀(30)에 제1 읽기 전압(V1)이 인가될 때, 가변저항소자(32)가 고저항 상태인 경우, 제1 셀 전류로서, 제1 전류(I1a)가 측정되며, 가변저항소자(32)가 저저항 상태인 경우, 제1 셀 전류로서 제2 전류(I1b)가 측정된다. 제1 전류(I1a)와 제2 전류(I1b) 사이의 전류값을 가지는 제1 기준 전류가 감지 증폭기(2000)에 입력된 경우, 감지 증폭기(2000)는 상기 제1 셀 전류와 상기 제1 기준 전류를 서로 비교하여 메모리 셀(30)에 저장된 데이터 값을 결정할 수 있다.
마찬가지로, 제2 읽기 동작에서, 메모리 셀(30)에 제2 읽기 전압(V2)이 인가될 때, 가변저항소자(32)가 고저항 상태인 경우, 제2 셀 전류로서, 제1 전류(I2a)가 측정되며, 가변저항소자(32)가 저저항 상태인 경우, 제2 셀 전류로서 제2 전류(I2b)가 측정된다. 제1 전류(I2a)와 제2 전류(I2b) 사이의 전류값을 가지는 제2 기준 전류가 감지 증폭기(2000)에 입력된 경우, 감지 증폭기(2000)는 상기 제2 셀 전류와 상기 제2 기준 전류를 서로 비교하여 메모리 셀(30)에 저장된 데이터 값을 결정할 수 있다. 상술한 과정을 진행함으로써, 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치를 센싱할 수 있다.
몇몇 실시예 들에 있어서, 상기 제1 기준 전류와 상기 제2 기준 전류는 동일할 수 있다.
몇몇 다른 실시 예들에 있어서, 도 5의 S140 단계와 S150 단계는 다음과 같이 진행될 수 있다. 먼저, 상기 제1 읽기 동작을 수행하고, 이때 측정된 상기 제1 셀 전류의 크기가, 대응되는 상기 제1 기준 전류의 크기보다 큰 경우, 상기 메모리 셀에 저장된 데이터 값으로 하이 데이터 신호를 출력한 후 읽기 동작을 종료한다. 한편, 상기 제1 읽기 동작에서 상기 제1 셀 전류의 크기가 상기 제1 기준 전류의 크기보다 작은 경우, 이어서 상기 제2 읽기 동작을 수행한다. 이때 측정된 상기 제2 셀 전류의 크기가 상기 제2 기준 전류의 크기보다 큰 경우, 상기 메모리 셀에 저장된 데이터 값으로 하이 데이터 신호를 출력하고 읽기 동작을 종료한다. 이에 반대로, 상기 제2 읽기 동작에서 측정된 상기 제2 셀 전류의 크기가 상기 제2 기준 전류의 크기보다 작은 경우, 상기 메모리 셀에 저장된 데이터 값으로 로우 데이터 신호를 출력하고 읽기 동작을 종료한다. 상술한 바와 같이, 상기 제1 읽기 동작에서 메모리 셀의 데이터 값을 로우 데이터 신호로 판독한 경우, 제2 읽기 동작을 추가적으로 수행함으로써, 하이 데이터 신호를 로우 데이터 신호로 잘못 판독하는 오류를 감소시킬 수 있다.
몇몇 다른 실시 예에 따르면, 전류 스윕 방식에 따르는 메모리 셀의 전류-전압 특성 곡선은, 스위칭소자(31) 및 가변저항소자(32)을 구성하는 물질층의 물성에 따라, 다양한 형태를 가질 수 있다. 이하, 도 7a 및 도 7b, 도 8a 및 도 8b를 이용하여, 다양한 형태의 전류-전압 특성 곡선을 가지는 저항 변화 메모리 장치의 메모리 셀을 센싱하는 방법을 설명한다.
도 7a 및 도 7b는 본 개시의 다른 실시 예에 따르는 저항 변화 메모리 장치에서, 전류 스윕 방식에 의해 확보한 메모리 셀의 전류-전압 특성 곡선을 나타낸다. 메모리 셀(70)은 서로 직렬 연결되는 가변저항소자 및 스위칭소자를 포함할 수 있다. 도 7a의 제1 그래프(71) 및 제2 그래프(72)는 전류 스윕 방식에 의해 측정한 상기 가변저항소자 만의 전류-전압 특성 곡선이다. 도 7a의 제3 그래프(73)은 전류 스윕 방식에 의해 측정한 상기 스위칭소자 만의 전류-전압 특성 곡선이다. 도 7b의 제4 그래프(74) 및 제5 그래프(75)는 상기 가변저항소자 및 상기 스위칭소자가 결합된 상기 메모리 셀(70)에 대한 전류-전압 특성 곡선이다.
도 7a를 참조하면, 상기 전류 스윕 방식을 적용하여 상기 가변저항소자에 O A로부터 양의 방향으로 전류를 점진적으로 증가시킨다. 상기 가변저항소자가 초기에 저저항 상태에 있는 경우, 0 V로부터 제1 그래프(71)를 따라 증가하는 전압이 측정된다. 반면에, 초기에 고저항 상태에 있는 경우, 제2 그래프(72)를 따라 0 V로부터 증가하는 전압이 측정된다. 외부 인가 전류가 셋 전류(Is)에 도달할 때, 상기 가변 저항 소자에서는 고저항 상태로부터 저저항 상태로 변환되는 셋 동작이 발생할 수 있다. 이에 따라, 상기 가변 저항 소자 내의 저항은 감소할 수 있다. 상기 저항 감소로 인해, 제2 그래프(72) 상의 셋 전류(Is)의 크기에 대응되는 셋 전압(Vs)으로부터 제1 그래프(71) 상의 소정의 전류에 대응하는 전압(미도시)으로 측정 전압은 감소할 수 있다. 상기 셋 동작이 완료된 후에는 외부 인가 전류가 증가함에 따라, 측정되는 전압은 제1 그래프(71)을 따라 증가할 수 있다.
도 7a를 참조하면, 상기 전류 스윕 방식을 적용하여 상기 스위칭소자에 O A로부터 양의 방향으로 전류를 점진적으로 증가시킨다. 상기 스위칭소자로부터 측정되는 전압은 0 V로부터 제3 그래프(73)를 따라 증가할 수 있다. 외부 인가 전류가 문턱 전류(It)에 도달할 때, 상술한 스냅 백 현상에 의해, 상기 스위칭소자에서 측정되는 전압은 문턱 전압(Vt)보다 감소할 수 있다. 이후에, 상기 외부 인가 전류가 다시 증가하게 되면, 상기 측정 전압은 제3 그래프(73)을 따라 다시 증가하는 경향을 나타낼 수 있다
일 예로서, 도 7a에 도시되는 바와 같이, 상기 스위칭소자의 문턱 전류(It)와 상기 가변저항소자의 셋 전류(Is)와 전류 레벨이 실질적으로 동일하거나 또는 매우 근접한 크기를 가지며, 턴온 후의 상기 스위칭소자의 저항은 저저항상태의 상기 가변저항소자의 저항보다 큰 경우, 상기 스위칭소자 및 상기 가변저항소자의 결합에 의해 도 7b의 전류-전압 특성 곡선이 생성될 수 있다.
도 7b을 참조하면, 상기 가변저항소자가 저저항 상태에 있을 때, 외부 인가 전류가 0 A로부터 양의 방향으로 증가할 때, 0 V로부터 제4 그래프(74)을 따라 증가하는 전압이 측정된다. 외부 인가 전류가 문턱 전류(미도시)에 도달할 때, 상기 스위칭소자는 문턱 전압(Vth)에서 턴온 되며, 스냅 백 현상에 의해 홀드 전압(Vhold)까지 측정 전압이 감소할 수 있다. 이후에, 외부 인가 전류의 증가에 의해, 홀드 전압(Vhold)으로부터 제4 그래프(74)을 따라 측정 전압이 증가할 수 있다.
한편, 상기 가변저항소자가 고저항 상태에 있을 때, 외부 인가 전류가 0 A로부터 양의 방향으로 증가할 때, 0 V로부터 제5 그래프(75)를 따라 증가하는 전압이 측정된다. 외부 인가 전류가 문턱 전류(미도시)에 도달할 때, 상기 스위칭소자는 턴온될 수 있다. 이때, 본 실시 예에서는 상기 스위칭소자가 턴온될 때, 상기 가변저항소자의 셋 동작이 동시에 발생할 수 있다. 즉, 상기 스위칭소자의 턴온 전압과 상기 가변저항소자의 셋 전압(Vset)이 동일할 수 있는데, 이것은 도 7a에 도시되는 바와 같이, 상기 스위칭소자의 턴온 전류 및 상기 가변저항소자의 셋 전류의 레벨이 실질적으로 동일하거나, 매우 근접하기 때문이다.
상기 가변저항소자에 셋 동작이 발생하면, 메모리 셀(70)의 측정 전압은 제5 그래프(75)의 셋 전압(Vset)으로부터 제4 그래프(74)의 홀드 전압(Vhold)으로 감소할 수 있다. 이어서, 상기 외부 인가 전류를 다시 증가시키면, 메모리 셀(70)에서 측정되는 전압은 제5 그래프(74)를 따라 증가할 수 있다.
상술한 바와 같이, 메모리 셀(70)의 전류-전압 특성 곡선이 도 7b에 도시되는 곡선을 따르는 경우, 메모리 셀(70)에 대한 읽기 동작이 상기 저항 센싱 구간에서 진행된다면, 상기 읽기 동작의 신뢰도는 저하될 수 있다. 왜냐하면, 도 7b에서는 상기 가변저항소자가 고저항상태일 때의 상기 스위칭소자의 턴온 전압과 상기 가변저항소자의 셋 전압(Vset)이 동일함으로써, 상기 셋 전압(Vset)을 제외하고는 상기 저항 센싱 구간의 전압이 실질적으로 존재하지 않기 때문이다. 이 경우, 메모리 셀(70)에 대한 읽기 동작은 상기 문턱 센싱 구간에서 실질적으로 유효하게 이루어질 수 있다. 즉, 읽기 전압(Vrd)은 상기 가변저항소자가 저저항상태일 때의 상기 스위칭소자의 턴온 전압(Vth)과 상기 가변저항소자가 고저항상태일 때의 상기 스위칭소자의 턴온 전압(Vset) 사이에 위치할 수 있다. 도 7b를 참조하면, 메모리 셀(70)에 읽기 전압(Vrd)이 인가될 때, 상기 가변저항소자가 고저항 상태인 경우, 셀 전류로서, 제1 전류(Ird1)가 측정되며, 상기 가변저항소자가 저저항 상태인 경우, 셀 전류로서 제2 전류(Ird2)가 측정된다. 도시된 바와 같이, 상기 저저항 상태와 상기 고저항 상태는 △Ird 만큼의 셀 전류 차이를 생성할 수 있다. 제1 전류(Ird1)와 제2 전류(Ird2)사이의 전류값을 가지는 기준 전류가 감지 증폭기에 입력된 경우, 상기 감지 증폭기는 제1 전류(Ird1) 또는 제2 전류(Ird2)와 상기 기준 전류를 서로 비교하여 메모리 셀(70)에 저장된 데이터 값을 결정할 수 있다.
한편, 본 개시의 실시 예에 따르는 저항 변화 메모리 장치의 센싱 방법에서는, 소정의 메모리 셀에 대해 상기 문턱 센싱 구간과 상기 저항 센싱 구간에서 읽기 동작을 함께 수행하거나, 또는 순차적으로 수행할 수 있다. 이에 따라, 도 7b에서와 같이, 상기 저항 센싱 구간의 읽기 전압 마진이 부족한 경우에도, 상기 문턱 센싱 구간에서의 읽기 동작을 통해, 메모리 셀 (70) 내의 데이터를 신뢰성 있게 판독할 수 있다.
도 8a 및 도 8b는 본 개시의 다른 실시 예에 따르는 저항 변화 메모리 장치에서, 전류 스윕 방식에 의해 확보한 메모리 셀의 전류-전압 특성 곡선을 나타낸다. 메모리 셀(80)은 서로 직렬 연결되는 가변저항소자 및 스위칭소자를 포함할 수 있다. 도 8a의 제1 그래프(81) 및 제2 그래프(82)는 전류 스윕 방식에 의해 측정한 상기 가변저항소자 만의 전류-전압 특성 곡선이다. 도 8a의 제3 그래프(83)은 전류 스윕 방식에 의해 측정한 상기 스위칭소자 만의 전류-전압 특성 곡선이다. 도 8b의 제4 그래프(84) 및 제5 그래프(85)는 상기 가변저항소자 및 상기 스위칭소자가 결합된 상기 메모리 셀(70)에 대한 전류-전압 특성 곡선이다.
도 8a를 참조하면, 상기 전류 스윕 방식을 적용하여 상기 가변저항소자에 O A로부터 양의 방향으로 전류를 점진적으로 증가시킨다. 상기 가변저항소자가 초기에 저저항 상태에 있는 경우, 0 V로부터 제1 그래프(81)를 따라 증가하는 전압이 측정된다. 반면에, 초기에 고저항 상태에 있는 경우, 0 V로부터 제2 그래프(82)를 따라 증가하는 전압이 측정된다. 외부 인가 전류가 셋 전류(Is')에 도달할 때, 상기 가변 저항 소자에서는 고저항 상태로부터 저저항 상태로 변환되는 셋 동작이 발생할 수 있다. 이에 따라, 상기 가변 저항 소자 내의 저항은 감소할 수 있다. 상기 저항 감소로 인해, 제2 그래프(82) 상의 셋 전류(Is')의 크기에 대응되는 셋 전압(Vs')으로부터 제1 그래프(81) 상의 소정의 전류에 대응하는 전압(미도시)으로 측정 전압은 감소할 수 있다. 상기 셋 동작이 완료된 후에는 외부 인가 전류가 증가함에 따라, 측정되는 전압은 제1 그래프(81)을 따라 증가할 수 있다.
도 8a를 참조하면, 상기 전류 스윕 방식을 적용하여 상기 스위칭소자에 O A로부터 양의 방향으로 전류를 점진적으로 증가시킨다. 상기 스위칭소자로부터 측정되는 전압은 0 V로부터 제3 그래프(83)를 따라 증가할 수 있다. 외부 인가 전류가 문턱 전류(It')에 도달할 때, 상술한 스냅 백 현상에 의해, 상기 스위칭소자에서 측정되는 전압은 문턱 전압(Vt ')보다 감소할 수 있다. 이후에, 상기 외부 인가 전류가 다시 증가하게 되면, 상기 측정 전압은 제3 그래프(83)을 따라 다시 증가하는 경향을 나타낼 수 있다
도 8a를 참조하면, 상기 스위칭소자의 문턱 전류(It')와 상기 가변저항소자의 셋 전류(Is') 사이의 전류 레벨 차이는 도 7a의 그래프와 대비할 때, 상대적으로 크며, 또한, 턴온 후의 상기 스위칭소자의 저항과 저저항상태의 상기 가변저항소자의 저항은 실질적으로 동일하거나, 도 7a의 그래프와 대비하여 서로 유사한 크기를 가질 수 있다. 그 결과, 상기 스위칭소자 및 상기 가변저항소자의 결합에 의해 도 8b의 전류-전압 특성 곡선이 생성될 수 있다.
도 8b을 참조하면, 상기 가변저항소자가 저저항 상태에 있을 때, 외부 인가 전류가 0 A로부터 양의 방향으로 증가할 때, 0 V로부터 제4 그래프(84)을 따라 증가하는 전압이 측정된다. 외부 인가 전류가 문턱 전류(미도시)에 도달할 때, 상기 스위칭소자는 문턱 전압(Vth ')에서 턴온 되며, 스냅 백 현상에 의해 홀드 전압(Vhold')까지 측정 전압이 감소할 수 있다. 이후에, 외부 인가 전류의 증가에 의해, 홀드 전압(Vhold ')으로부터 제4 그래프(84)을 따라 측정 전압이 증가할 수 있다.
한편, 상기 가변저항소자가 고저항 상태에 있을 때, 외부 인가 전류가 0 A로부터 양의 방향으로 증가할 때, 0 V로부터 제5 그래프(85)를 따라 전압이 측정된다. 외부 인가 전류가 문턱 전류(미도시)에 도달할 때, 상기 스위칭소자는 턴온될 수 있다. 이때, 본 실시 예에서는 상기 가변저항소자가 고저항 상태에 있을 때의 문턱 전압(Vth ')과 상기 가변저항소자가 저저항 상태에 있을 때의 문턱 전압(Vth ')이 실질적으로 동일할 수 있다.
상기 가변저항소자는 스냅 백 현상에 의해 홀드 전압(Vhold ')까지 측정 전압이 감소된 후에, 홀드 전압(Vhold ')으로부터 제5 그래프(85)을 따라 측정 전압이 증가할 수 있다. 외부 인가 전류가 셋 전류(미도시)에 도달하게 되면, 상기 가변저항소자에 셋 동작이 발생할 수 있다. 상기 셋 동작이 발생하면, 메모리 셀(80)의 측정 전압은 제5 그래프(85)의 셋 전압(Vset ')으로부터 제4 그래프(84) 상의 소정의 전류에 대응하는 전압(미도시)으로 측정 전압이 감소할 수 있다. 이후에, 메모리 셀(80)의 측정 전압은 외부 인가 전류가 증가함에 따라, 제4 그래프(84)을 따라 증가할 수 있다.
상술한 바와 같이, 메모리 셀(80)의 전류-전압 특성 곡선이 도 8b에 도시되는 곡선을 따르는 경우, 메모리 셀(80)에 대한 읽기 동작이 상기 문턱 센싱 구간에서 진행된다면, 상기 읽기 동작의 신뢰도는 저하될 수 있다. 왜냐하면, 도 8b에서는 상기 가변저항소자가 저저항상태일 때의 상기 스위칭소자의 턴온 전압(Vth ')과 상기 가변저항소자의 고저항상태일 때의 상기 스위칭소자의 턴온 전압(Vth ')이 동일함으로써, 상기 턴온 전압(Vth ')을 제외하고는 상기 문턱 센싱 구간이 실질적으로 존재하지 않기 때문이다. 이 경우, 메모리 셀(80)에 대한 읽기 동작은 상기 저항 센싱 구간에서 실질적으로 유효하게 이루어질 수 있다. 즉, 상기 읽기 전압(Vrd')은 상기 가변저항소자가 고저항상태일 때의 상기 스위칭소자의 턴온 전압(Vth')과 상기 가변저항소자의 셋 전압(Vset') 사이에 위치할 수 있다. 도 8b를 참조하면, 메모리 셀(80)에 읽기 전압(Vrd')이 인가될 때, 상기 가변저항소자가 고저항 상태인 경우, 셀 전류로서, 제1 전류(Ird1')가 측정되며, 상기 가변저항소자가 저저항 상태인 경우, 셀 전류로서 제2 전류(Ird2')가 측정된다. 도시된 바와 같이, 상기 저저항 상태와 상기 고저항 상태는 △Ird' 만큼의 셀 전류 차이를 생성하게 된다. 제1 전류(Ird1')와 제2 전류(Ird2')사이의 전류값을 가지는 기준 전류가 감지 증폭기에 입력된 경우, 상기 감지 증폭기는 제1 전류(Ird1') 또는 제2 전류(Ird2')와 상기 기준 전류를 서로 비교하여 메모리 셀(80)에 저장된 데이터 값을 결정할 수 있다.
한편, 본 개시의 실시 예에 따르는 저항 변화 메모리 장치의 센싱 방법에서는, 소정의 메모리 셀에 대해 상기 문턱 센싱 구간과 상기 저항 센싱 구간에서 읽기 동작을 함께 수행하거나, 또는 순차적으로 수행할 수 있다. 이에 따라, 도 8b에서와 같이, 상기 문턱 센싱 구간의 읽기 전압 마진이 부족한 경우에도, 상기 저항 센싱 구간에서의 읽기 동작을 통해, 메모리 셀(80) 내의 데이터를 신뢰성 있게 판독할 수 있다.
한편, 상술한 실시예와는 별도로, 소정의 읽기 전압을 메모리 셀(30)에 인가하여 읽기 동작을 수행하는 과정에서, 다양한 요인에 의해 읽기 동작의 오류가 발생할 수 있다. 오류가 발생하는 원인의 일 예로서, 메모리 셀 어레이(1000)의 복수의 메모리 셀(30) 별로 스위칭소자(31)의 상기 스냅-백의 크기 및 형태, 문턱 전류(Ith) 및 문턱 전압(Vt1, Vt2)의 산포가 서로 달라질 수 있는 것을 들 수 있다. 또한, 오류 발생 원인의 다른 예로서, 메모리 셀(30) 별로 가변저항소자(32)의 저항 산포, 셋 전류 및 셋 전압 산포가 달라질 수 있는 것을 들 수 있다. 또한, 오류 발생 원인의 다른 예로서, 동일 메모리 셀(30)에 대해 읽기 동작의 사이클 별로, 상술한 스위칭소자(31) 및 가변저항소자(32)의 전기적 특성 산포가 달라질 수 있는 것을 들 수 있다. 상기의 스위칭소자(31) 및 가변저항소자(32)의 전기적 특성 산포의 변화는 문턱 센싱 구간(Vrd1) 또는 저항 센싱 구간(Vrd2) 범위를 축소 또는 변경시킬 수 있다.
결과적으로, 상술한 다양한 요인에 의해, 메모리 셀(30)에 대한 읽기 동작의 신뢰도가 저하될 수 있다. 일 예로서, 메모리 셀(30)의 읽기 동작이 문턱 센싱 구간(Vrd1) 또는 저항 센싱 구간(Vrd2)에서 단일의 읽기 전압에 의해 수행될 때, 상기 읽기 전압이 상기 문턱 센싱 구간(Vrd1) 또는 저항 센싱 구간(Vrd2)의 범위를 벗어나는 경우에, 읽기 동작 오류가 발생할 수 있다. 일 예로서, 상기 읽기 동작이 문턱 센싱 구간(Vrd1)에서 수행될 때, 문제가 있는 특정 메모리 셀(30) 또는 문제가 있는 특정 읽기 사이클에서, 상기 읽기 동작이 문턱 센싱 구간(Vrd1)을 벗어난 읽기 전압에서 수행될 수 있다. 이때, 감지 증폭기(2000)는 문턱 센싱 구간(Vrd1)을 벗어난 상기 읽기 전압에서 측정된 셀 전류와 미리 입력된 기준 전류를 비교함으로써, 잘못된 데이터 신호를 출력할 수 있다. 다른 예로서, 상기 단일의 읽기 동작이 문턱 센싱 구간(Vrd1)에서 수행될 때, 문제가 있는 특정 메모리 셀(30) 또는 문제가 있는 특정 읽기 사이클에서, 상기 읽기 동작이 문턱 센싱 구간(Vrd1)을 벗어난 읽기 전압에서 수행될 수 있다. 이에 따라, 감지 증폭기(2000)는 상술한 바와 같이 잘못된 데이터 신호를 출력할 수 있다.
한편, 감지 증폭기(2000)가 본질적으로 가지고 있는 전압 가변성(voltage variation)과 같은 구조적 신뢰성도 상기 읽기 동작 오류를 발생시키는 데 도움을 줄 수 있다.
상술한 바와 같이, 본 개시의 실시 예에서는, 메모리 셀(30)의 전류-전압 특성 곡선을 확보하고, 전류-전압 특성 곡선의 문턱 센싱 구간(Vrd1)과 저항 센싱 구간(Vrd2)에서 각각 제1 읽기 전압 및 제2 읽기 전압을 선정한다. 그리고, 상기 제1 읽기 전압과 제2 읽기 전압을 메모리 셀(30)에 순차적으로 인가하여, 제1 셀 전류 및 제2 셀 전류를 측정한다. 측정된 상기 제1 및 제2 셀 전류를 대응하는 제1 및 제2 기준 전류와 각각 비교하고, 적어도 하나의 셀 전류가 이와 대응되는 기준 전류보다 큰 경우, 셀 데이터 값으로 하이 데이터 신호를 출력할 수 있다. 이와 같이, 동일한 메모리 셀에 대해 문턱 센싱 구간(Vrd1)과 저항 센싱 구간(Vrd2)에서 읽기 동작을 2번 수행함으로써, 상기 스위칭소자(31)의 스냅-백의 크기 및 형태, 문턱전류, 문턱전압 등의 산포, 가변저항소자(32)의 저항 산포, 셋 전류 및 셋 전압 산포 등 오차 변수에 따른 읽기 오류를 억제할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1: 저항 변화 메모리 장치,
10: 제1 전도성 라인, 20: 제2 전도성 라인, 30: 메모리 셀,
31: 스위칭소자, 32: 가변 저항 소자,
110: 하부 전극층, 120: 절연층,
210: 중간 전극층, 220: 저항 변화 메모리층, 230: 상부 전극층,
1000: 메모리 셀 어레이, 2000: 감지 증폭기.

Claims (17)

  1. 가변 저항값에 근거하여 서로 다른 데이터를 저장하는 가변저항소자 및 상기 가변저항소자와 연결되어 문턱스위칭 동작을 수행하는 스위칭소자를 포함하는 메모리 셀을 준비하는 단계;
    상기 메모리 셀에 대한 전류-전압 특성 곡선 상의 문턱 센싱 구간에서 선정되는 제1 읽기 전압을 상기 메모리 셀에 인가하여 제1 셀 전류를 측정하는 단계;
    상기 전류-전압 특성 곡선 상의 저항 센싱 구간에서 선정되는 제2 읽기 전압을 상기 메모리 셀에 인가하여 제2 셀 전류를 측정하는 단계; 및
    상기 제1 셀 전류 및 상기 제2 셀 전류 중 적어도 하나가 각각의 대응되는 기준 전류보다 큰 경우, 상기 메모리 셀에 저장된 데이터 값으로 하이(high) 데이터 신호를 출력하는 단계를 포함하고,
    상기 제1 읽기 전압은,
    상기 가변저항소자가 저저항 상태일 때 상기 스위칭소자가 턴온되는 제1 문턱 전압과, 상기 가변저항소자가 고저항 상태일 때 상기 스위칭소자가 턴온되는 제2 문턱 전압 사이에서 결정되고,
    상기 제2 읽기 전압은,
    상기 제2 문턱 전압과 상기 가변저항소자의 셋 동작이 발생하는 셋 전압 사이에서 결정되는
    저항 변화 메모리 장치의 센싱 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 메모리 셀은
    제1 방향으로 배열되는 제1 전도성 라인과 상기 제1 방향과 평행하지 않은 제2 방향으로 배열되는 제2 전도성 라인이, 서로 다른 평면 상에서 교차하는 영역에 위치하는
    저항 변화 메모리 장치의 센싱 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 전류-전압 특성 곡선은
    상기 가변저항소자의 고저항 상태에서의 거동 특성 및 저저항 상태에서의 거동 특성을 포함하는
    저항 변화 메모리 장치의 센싱 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 제1 셀 전류 및 상기 제2 셀 전류가 각각의 대응되는 상기 기준 전류보다 작은 경우, 상기 메모리 셀에 저장된 데이터 값으로 로우(low) 데이터 신호를 출력하는
    저항 변화 메모리 장치의 센싱 방법.
  5. 삭제
  6. 가변 저항값에 근거하여 서로 다른 데이터를 저장하는 가변저항소자 및 상기 가변저항소자와 연결되어 문턱스위칭 동작을 수행하는 스위칭소자를 포함하는 메모리 셀을 준비하는 단계;
    상기 메모리 셀에 대한 전류-전압 특성 곡선을 확보하는 단계;
    상기 전류-전압 특성 곡선의 문턱 센싱 구간 및 저항 센싱 구간에서 제1 및제2 읽기 전압을 각각 결정하는 단계;
    상기 제1 읽기 전압을 상기 메모리 셀에 인가하는 제1 읽기 동작 및 상기 제2 읽기 전압을 상기 메모리 셀에 인가하는 제2 읽기 동작 중 적어도 하나를 수행하는 단계; 및
    상기 제1 및 제2 읽기 동작 중 적어도 하나의 읽기 결과에 근거하여, 상기 메모리 셀 내의 데이터 값을 결정하는 단계를 포함하고,
    상기 제1 읽기 전압은,
    상기 가변저항소자가 저저항 상태일 때 상기 스위칭소자가 턴온되는 제1 문턱 전압과, 상기 가변저항소자가 고저항 상태일 때 상기 스위칭소자가 턴온되는 제2 문턱 전압 사이에서 결정되고,
    상기 제2 읽기 전압은,
    상기 제2 문턱 전압과 상기 가변저항소자의 셋 동작이 발생하는 셋 전압 사이에서 결정되는
    저항 변화 메모리 장치의 센싱 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6 항에 있어서,
    상기 제1 읽기 동작은,
    상기 메모리 셀로부터 제1 셀 전류를 측정하고 상기 제1 셀 전류의 크기를 제1 기준 전류의 크기와 비교하는 단계를 포함하며,
    상기 제2 읽기 동작은,
    상기 메모리 셀로부터 제2 셀 전류를 측정하고 상기 제2 셀 전류의 크기를 제2 기준 전류의 크기와 비교하는 단계를 포함하는
    저항 변화 메모리 장치의 센싱 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7 항에 있어서,
    상기 제1 읽기 동작에서, 상기 제1 셀 전류의 크기가 상기 제1 기준 전류의 크기보다 큰 경우, 상기 메모리 셀에 저장된 데이터 값으로 하이 데이터 신호를 출력한 후 읽기 동작을 종료하고,
    상기 제1 읽기 동작에서 상기 제1 셀 전류의 크기가 상기 제1 기준 전류의 크기보다 작은 경우, 상기 제2 읽기 동작을 수행하되,
    상기 제2 셀 전류의 크기가 상기 제2 기준 전류의 크기보다 큰 경우, 상기 메모리 셀에 저장된 데이터 값으로 하이 데이터 신호를 출력하고,
    상기 제2 셀 전류의 크기가 상기 제2 기준 전류의 크기보다 작은 경우, 상기 메모리 셀에 저장된 데이터 값으로 로우 데이터 신호를 출력하는
    저항 변화 메모리 장치의 센싱 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제6 항에 있어서,
    상기 전류-전압 특성 곡선은
    상기 가변저항소자가 고저항 상태에서의 거동 특성과 상기 가변저항소자가 저저항 상태에서의 거동 특성을 포함하는
    저항 변화 메모리 장치의 센싱 방법.
  10. 가변 저항값에 근거하여 서로 다른 데이터를 저장하는 가변저항소자 및 상기 가변저항소자와 연결되어 문턱스위칭 동작을 수행하는 스위칭소자를 포함하는 메모리 셀; 및
    상기 메모리 셀에 대한 읽기 동작을 수행하여 상기 가변저항소자에 저장된 데이터를 판독하는 감지 증폭기를 포함하되,
    상기 읽기 동작은 상기 메모리 셀에 대한 전류-전압 특성 곡선 상에서, 문턱 센싱 구간에서 선정되는 제1 읽기 전압 및 저항 센싱 구간에서 선정되는 제2 읽기 전압을 상기 메모리 셀에 각각 인가하여 수행되고,
    상기 제1 읽기 전압은,
    상기 가변저항소자가 저저항 상태일 때 상기 스위칭소자가 턴온되는 제1 문턱 전압과, 상기 가변저항소자가 고저항 상태일 때 상기 스위칭소자가 턴온되는 제2 문턱 전압 사이에서 결정되고,
    상기 제2 읽기 전압은,
    상기 제2 문턱 전압과 상기 가변저항소자의 셋 동작이 발생하는 셋 전압 사이에서 결정되는
    저항 변화 메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 메모리 셀은
    제1 방향으로 배열되는 제1 전도성 라인과 상기 제1 방향과 평행하지 않은 제2 방향으로 배열되는 제2 전도성 라인이, 서로 다른 평면 상에서 교차하는 영역에 위치하는
    저항 변화 메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 감지 증폭기는
    상기 제1 읽기 전압 및 상기 제2 읽기 전압을 인가하여 측정되는 제1 셀 전류 및 제2 셀 전류 중 적어도 하나가 각각의 기준 전류 보다 큰 경우, 상기 메모리 셀에 저장된 데이터 값으로 하이(high) 데이터 신호를 출력하고,
    상기 제1 읽기 전압 및 상기 제2 읽기 전압을 인가하여 측정되는 제1 셀 전류 및 제2 셀 전류가 각각의 상기 기준 전류 보다 작은 경우, 상기 메모리 셀에 저장된 데이터 값으로 로우(low) 데이터 신호를 출력하는
    저항 변화 메모리 장치.
  13. 삭제
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 가변저항소자는 양극성(bipolar) 스위칭 특성을 가지는
    저항 변화 메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 가변저항소자 및 상기 스위칭소자는 전기적 직렬 연결되는
    저항 변화 메모리 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 가변저항소자는
    저항 변화 메모리(Resistive RAM), 상변화 메모리(Phase Change RAM), 자기 변화 메모리(Magnetic RAM)를 포함하는
    저항 변화 메모리 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제10 항에 있어서,
    상기 스위칭소자는
    트랜지스터, 다이오드, 터널 장벽 소자(tunnel barrier device), 오보닉 문턱 스위치(ovonic threshold switch) 및 금속-절연층-금속 스위치 중 어느 하나를 포함하는
    저항 변화 메모리 장치.

KR1020160080444A 2016-06-27 2016-06-27 저항 변화 메모리 장치 및 그 센싱 방법 KR102474305B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160080444A KR102474305B1 (ko) 2016-06-27 2016-06-27 저항 변화 메모리 장치 및 그 센싱 방법
US15/435,158 US9916894B2 (en) 2016-06-27 2017-02-16 Resistance change memory device and method of sensing the same
CN201710265883.2A CN107545921B (zh) 2016-06-27 2017-04-21 阻变存储器件及其感测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160080444A KR102474305B1 (ko) 2016-06-27 2016-06-27 저항 변화 메모리 장치 및 그 센싱 방법

Publications (2)

Publication Number Publication Date
KR20180001382A KR20180001382A (ko) 2018-01-04
KR102474305B1 true KR102474305B1 (ko) 2022-12-06

Family

ID=60676915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080444A KR102474305B1 (ko) 2016-06-27 2016-06-27 저항 변화 메모리 장치 및 그 센싱 방법

Country Status (3)

Country Link
US (1) US9916894B2 (ko)
KR (1) KR102474305B1 (ko)
CN (1) CN107545921B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308927B (zh) * 2017-07-28 2021-04-30 华邦电子股份有限公司 内存储存装置以及电阻式内存组件的形成方法
KR102427895B1 (ko) * 2018-02-08 2022-08-02 에스케이하이닉스 주식회사 저항 메모리 소자의 읽기 방법
CN109036486B (zh) * 2018-07-03 2022-02-25 中国科学院微电子研究所 存储器件的读取方法
US11443175B2 (en) * 2018-07-11 2022-09-13 Silicon Storage Technology, Inc. Compensation for reference transistors and memory cells in analog neuro memory in deep learning artificial neural network
TWI670725B (zh) * 2018-12-05 2019-09-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
KR20200104603A (ko) * 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템
JP2020161201A (ja) * 2019-03-27 2020-10-01 キオクシア株式会社 半導体記憶装置
CN111833941B (zh) * 2019-04-15 2022-09-02 中电海康集团有限公司 存储器的读电路与存储器
KR102203953B1 (ko) * 2019-12-20 2021-01-15 한경대학교 산학협력단 상변화 메모리의 읽기 산포를 줄이기 위한 방법 및 회로
CN111913118A (zh) * 2020-09-04 2020-11-10 湖州快驴科技有限公司 一种能够检测电池历史信息的检测方法
CN115863306B (zh) * 2023-02-23 2023-05-12 长鑫存储技术有限公司 反熔丝结构及其制备方法、反熔丝阵列结构、存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016018404A1 (en) 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Determining a resistance state of a cell in a crossbar memory array
US20160217852A1 (en) 2015-01-22 2016-07-28 Macronix International Co., Ltd. Memory operating method and associated memory device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707713B1 (en) * 2000-03-01 2004-03-16 Advanced Micro Devices, Inc. Interlaced multi-level memory
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
WO2011033701A1 (ja) * 2009-09-16 2011-03-24 パナソニック株式会社 半導体記憶装置
CN102074270A (zh) * 2009-11-19 2011-05-25 中国科学院微电子研究所 一次编程存储器的多值存储方法
JP2011113136A (ja) * 2009-11-24 2011-06-09 Sony Corp 乱数発生装置、乱数発生方法及びセキュリティチップ
US8228730B2 (en) * 2010-08-31 2012-07-24 Micron Technology, Inc. Memory cell structures and methods
US9058857B2 (en) * 2011-10-10 2015-06-16 Micron Technology, Inc. Cross-point memory compensation
CN103106926A (zh) * 2011-11-10 2013-05-15 中国科学院微电子研究所 一次编程存储器及其制备方法
KR20130072727A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 센싱방법
GB2502553A (en) 2012-05-30 2013-12-04 Ibm Read measurements of resistive memory cells
KR20140028480A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
US9093148B2 (en) * 2013-03-22 2015-07-28 Kabushiki Kaisha Toshiba Resistance change type memory
US9047944B2 (en) * 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
US9177663B2 (en) * 2013-07-18 2015-11-03 Sandisk Technologies Inc. Dynamic regulation of memory array source line
US9368224B2 (en) * 2014-02-07 2016-06-14 SanDisk Technologies, Inc. Self-adjusting regulation current for memory array source line
KR102187485B1 (ko) 2014-02-21 2020-12-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 센싱 방법
US9286975B2 (en) * 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9494470B2 (en) * 2014-03-20 2016-11-15 Varian Semiconductor Equipment Associates, Inc. Thermistor based measurement system
KR101521091B1 (ko) * 2014-06-10 2015-05-20 국립대학법인 울산과학기술대학교 산학협력단 듀얼 모드 적응형의 신호 획득 장치
KR102219293B1 (ko) * 2014-07-28 2021-02-23 삼성전자 주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
US10180501B2 (en) * 2014-11-27 2019-01-15 Sharp Kabushiki Kaisha Radiation detector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016018404A1 (en) 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Determining a resistance state of a cell in a crossbar memory array
US20160217852A1 (en) 2015-01-22 2016-07-28 Macronix International Co., Ltd. Memory operating method and associated memory device

Also Published As

Publication number Publication date
CN107545921A (zh) 2018-01-05
KR20180001382A (ko) 2018-01-04
US9916894B2 (en) 2018-03-13
US20170372778A1 (en) 2017-12-28
CN107545921B (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
KR102474305B1 (ko) 저항 변화 메모리 장치 및 그 센싱 방법
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
US10460799B2 (en) Method of reading resistive memory device
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
US7602042B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US7579612B2 (en) Resistive memory device having enhanced resist ratio and method of manufacturing same
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
KR102527408B1 (ko) 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
US9202565B2 (en) Write method for writing to variable resistance nonvolatile memory element and variable resistance nonvolatile memory device
WO2012178199A2 (en) Memory array architecture with two-terminal memory cells
CN102568565B (zh) 存储装置
US20140056056A1 (en) Method for reading data from nonvolatile memory element, and nonvolatile memory device
KR20090045653A (ko) 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
US20160093802A1 (en) Self-rectifying resistive random access memory cell structure
US20130286714A1 (en) Data write method for writing data to nonvolatile memory element, and nonvolatile memory device
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
Lee et al. Materials and process aspect of cross-point RRAM
US10263184B2 (en) Switching device and non-volatile memory device including the same
TWI733520B (zh) 記憶胞、記憶體裝置以及使用記憶胞的選擇器元件來放大資料的方法
CN103325939A (zh) 可变电阻元件以及非易失性半导体存储装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant