CN107545921A - 阻变存储器件及其感测方法 - Google Patents

阻变存储器件及其感测方法 Download PDF

Info

Publication number
CN107545921A
CN107545921A CN201710265883.2A CN201710265883A CN107545921A CN 107545921 A CN107545921 A CN 107545921A CN 201710265883 A CN201710265883 A CN 201710265883A CN 107545921 A CN107545921 A CN 107545921A
Authority
CN
China
Prior art keywords
voltage
memory cell
variable resistor
electric current
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710265883.2A
Other languages
English (en)
Other versions
CN107545921B (zh
Inventor
河泰政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107545921A publication Critical patent/CN107545921A/zh
Application granted granted Critical
Publication of CN107545921B publication Critical patent/CN107545921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0097Erasing, e.g. resetting, circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/005Read using potential difference applied between cell electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0054Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开一种感测阻变存储器件的方法。该方法包括:准备包括可变电阻元件和切换元件的存储单元,可变电阻元件被配置为基于可变电阻来储存不同的数据,切换元件连接到可变电阻元件并且被配置为执行阈值切换操作;通过将第一读取电压施加到存储单元来测量第一单元电流,在存储单元的电流‑电压特性曲线的阈值感测范围内选择第一读取电压;通过将第二读取电压施加到存储单元来测量第二单元电流,在电流‑电压特性曲线的电阻感测范围内选择第二读取电压;以及当第一单元电流和第二单元电流中的至少一个比对应的参考电流大时,输出具有第一逻辑值的数据信号作为储存在存储单元中的数据。

Description

阻变存储器件及其感测方法
技术领域
本公开的各种实施例一般而言涉及半导体存储器件,更具体地涉及阻变存储器件及其感测方法。
背景技术
通常,阻变存储器件是指根据由每个单位单元中设置的非易失性存储材料层的电阻变化引起的不同电阻状态来储存不同数据的器件。阻变存储器件可以统称为电阻式随机存取存储器件(RRAM)、相变随机存取存储器件(PRAM)、磁性随机存取存储器件(MRAM)等。
近来,已经提出了三维单元结构(诸如交叉点存储阵列结构),以高度集成上述阻变存储器件。例如,交叉点存储阵列结构可以包括设置在彼此相交的不同平面上的电极之间的柱状单位单元。
发明内容
各种实施例涉及一种可以更可靠地读出存储单元中的数据的感测阻变存储器件的方法以及执行该感测方法的阻变存储器件。
根据实施例,提供一种感测阻变存储器件的方法。该方法包括:准备包括可变电阻元件和切换元件的存储单元,可变电阻元件被配置为基于可变电阻来储存不同的数据,切换元件连接到可变电阻元件并且被配置为执行阈值切换操作;通过将第一读取电压施加到存储单元来测量第一单元电流,在存储单元的电流-电压特性曲线的阈值感测范围内选择第一读取电压;通过将第二读取电压施加到存储单元来测量第二单元电流,在电流-电压特性曲线的电阻感测范围内选择第二读取电压;以及当第一单元电流和第二单元电流中的至少一个比对应的参考电流大时,输出具有第一逻辑值的数据信号作为储存在存储单元中的数据。
根据另一个实施例,提供一种感测阻变存储器件的方法。该方法包括:准备包括可变电阻元件和切换元件的存储单元,可变电阻元件被配置为基于可变电阻来储存不同的数据,切换元件连接到可变电阻元件并且被配置为执行阈值切换操作;获得存储单元的电流-电压特性曲线;确定在电流-电压特性曲线的第一阈值感测范围内的第一读取电压以及在电流-电压特性曲线的电阻感测范围内的第二读取电压;执行第一读取操作和第二读取操作中的至少一个,第一读取操作包括将第一读取电压施加到存储单元,第二读取操作包括将第二读取电压施加到存储单元;以及基于第一读取操作和第二读取操作中的至少一个结果来确定存储单元中的数据值。
根据另一个实施例,提供一种阻变存储器件。该阻变存储器件包括:存储单元,其包括可变电阻元件和切换元件,可变电阻元件被配置为基于可变电阻值来储存不同的数据,切换元件连接到可变电阻元件并且被配置为执行阈值切换操作;以及感测放大器,其被配置为对存储单元执行读取操作,该读取操作包括读取储存在可变电阻元件中的数据值。通过将第一读取电压和第二读取电压施加到存储单元来执行读取操作,在存储单元的阈值感测范围内选择第一读取电压,以及在存储单元的电阻感测范围内选择第二读取电压。
附图说明
鉴于附图和所附的详细描述,本公开的各种实施例将变得更加明显,其中:
图1是图示根据本公开的实施例的阻变存储器件的框图;
图2是图示根据本公开的实施例的存储单元阵列的视图;
图3是图示根据本公开的实施例的存储单元阵列的结构的透视图;
图4是图示根据本公开的实施例的在图3中所示的存储单元阵列的存储单元的透视图;
图5是图示根据本公开的实施例的阻变存储器件的感测方法的流程图;
图6图示根据本公开的实施例的阻变存储器件的存储单元的电流-电压特性曲线;
图7A和图7B图示根据本公开的另一个实施例的阻变存储器件中存储单元的电流-电压特性曲线;以及
图8A和图8B图示根据本公开的又一实施例的阻变存储器件中存储单元的电流-电压特性曲线。
具体实施方式
在下文中,现在将参照附图描述各种实施例。在附图中,为了清楚说明,可以夸大层和区域的尺寸。整体上以观察者的视角描述附图,因此本文所述的“上部”或“下部”的表达也可以根据观察者视角的变化而被解释为“底部”或“上部”。如果一个元件被称为位于另一个元件“上”,则可以理解,该元件直接位于另一个元件上,或者额外的元件可以介于该元件与另一个元件之间。在整个说明书中相同的附图标记表示相同的元件。
此外,单数形式的表达应理解为包括复数形式,除非在上下文中另有明确地使用。应当理解,术语“包括”或“具有”意在指定特征、数量、步骤、操作、元件、部分或其组合的存在,但不用于排除添加一个或多个其它特征、数量、步骤、操作、组件、部分或其组合的存在或可能性。
当具有变化的绝对值的外部电压被施加到切换器件时,本文所述的切换器件可以通过顺序实施导通状态或关断状态来执行阈值切换操作。在阈值切换操作之后,当去除外部电压时,除了泄漏电流之外的操作电流可以从切换器件被阻断。即,在阈值切换操作之后,泄漏电流可以流过切换器件,但是在阈值切换操作之后,操作电流可以不流过切换器件。
根据外部施加的电压的值或极性,本文所述的可变电阻器件可以被理解为具有低电阻状态或高电阻状态的器件。该器件可以将非易失性逻辑数据值储存为电阻状态。
图1是图示根据本公开的实施例的阻变存储器件的框图。参考图1,阻变存储器件1可以包括存储单元阵列1000和感测放大器2000。
存储单元阵列1000可以包括多个非易失性存储单元。感测放大器2000可以感测在选中的存储单元中被编程的数据,放大感测的数据,并且将放大的数据改变为二进制逻辑值。此外,感测放大器2000可以将二进制逻辑值输出到下一级的缓冲器。
感测放大器2000可以从外部源接收读取电压Vread和参考电流Iref。感测放大器2000可以将接收的读取电压Vread施加到存储单元阵列1000。感测放大器2000可以响应于读取电压Vread来测量在选中的存储单元中产生的电流,将测量的电流与参考电流Iref进行比较,以及基于比较来输出储存在选中的存储单元中的数据的逻辑值。
图2是图示根据本公开的实施例的存储单元阵列的视图。参考图2,存储单元阵列1000可以具有交叉点存储阵列结构。更具体地,存储单元阵列1000可以包括在第一方向(例如,x方向)延伸的第一导线10以及在与第一方向不平行的第二方向(例如,y方向)延伸的第二导线20。
第一导线10和第二导线20可以分别包括多条第一线10_1、10_2、10_3、……和多条第二线20_1、20_2、20_3、20_4、……。第一导线10和第二导线20布置在不同的平面上。多个存储单元30可以设置在多个第一线10_1、10_2、10_3、……和多个第二线20_1、20_2、20_3、20_4、……彼此相交的区域处。
存储单元30的每个可以包括彼此串联电连接的切换元件31和可变电阻元件32。在存储单元30的读取操作期间,切换元件31可以响应于从外部源施加的读取电压来执行阈值切换操作。由在相邻存储单元30之间产生的泄漏电流引起的读取操作错误可以通过切换元件31来防止。切换元件31可以包括,例如晶体管、二极管、隧道阻障元件、双向阈值开关、金属-绝缘体-金属开关等。
可变电阻元件32可以包括阻变材料层,并且可以储存根据阻变材料层的电阻变化而变化的不同逻辑信号。逻辑信号可以是非易失性值。可变电阻元件32可以用于电阻式RAM器件、相变RAM器件或磁性RAM器件中。
图3是图示根据本公开的实施例的存储单元阵列的结构的透视图。图4是图示根据本公开的实施例的在图3中所示的存储单元阵列的存储单元的透视图。
参考图3和图4,存储单元可以包括电阻式RAM器件的可变电阻元件和金属-绝缘体-金属结构的切换元件。然而,实施例不限于此。可以任意地采用上述种类的阻变存储器件和切换器件中的任何一种。
参考图3,存储单元阵列10可以包括在x方向上延伸的第一导线10、在y方向上延伸的第二导线20,以及设置在第一导线10和第二导线20之间的重叠区域处并且在z方向上延伸的柱状结构的存储单元30。存储单元30可以沿x方向和y方向二维布置。
尽管在图3中示出了直角坐标系,但是实施例不限于直角坐标系。例如,在某些其它实施例中,可以使用各种非直角坐标系中的任何一种。在这种情况下,x方向和y方向可以非直角彼此相交。
参考图4,存储单元30的每个可以包括下电极110、绝缘层120、中间电极210、电阻存储层220以及上电极230。下电极110、绝缘层120和中间电极210可以构成切换元件31。中间电极210、电阻存储层220和上电极230可以构成可变电阻元件32。切换元件31和可变电阻元件32可以共享中间电极210。
在存储单元30的每个中,下电极110、中间电极210和上电极230中的每个可以包括金属材料、导电氮化物材料、导电氧化物材料等。在一个实施例中,下电极110、中间电极210和上电极230中的每个可以包括金(Au)、铝(Al)、铂(Pt)、铜(Cu)、银(Ag)、钌(Ru)、钛(Ti)、铱(Ir)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO 2)等。
在切换元件31中,绝缘层120可以包括氧化硅材料、氮化硅材料、金属氧化物材料、金属氮化物材料或其组合。在一个实施例中,绝缘层120可以包括氧化铝材料、氧化锆材料、氧化铪材料、氧化钨材料、氧化钛材料、氧化镍材料、氧化铜材料、氧化锰材料、氧化钽材料、氧化铌材料以及氧化铁材料的任意一种。绝缘层120可以包括具有不满足化学计量比的组合物的化合物材料。绝缘层120可以具有无定形结构。
可以捕获导电载流子的俘获点可以分布在绝缘层120中。俘获点可以由注入到绝缘层120中的掺杂剂来产生。
当外部施加到切换元件31的电压增加到预定阈值电压之上时,由俘获点捕获的导电载流子可以沿着由外部施加的电压形成的电场移动。因此,切换元件31可以导通。另一方面,当外部施加的电压降低到预定阈值电压以下时,导电载流子可以被俘获点俘获,并且可以抑制导电载流子的传导。当导电载流子的传导被抑制时,切换元件31可以关断。
产生可以容纳绝缘层120中的导电载流子的能级的多种材料可以用作绝缘层120中的掺杂剂。在一个实施例中,如果绝缘层120包括氧化硅材料或氮化硅材料,则掺杂剂可以包括铝(Al)、镧(La)、铌(Nb)、钒(V)、钽(Ta)、钨(W)、铬(Cr)、钼(Mo)、硼(B)、氮(N)、碳(C)、磷(P)以及砷(As)中的至少一种。在另一个实施例中,如果绝缘层120包括氧化铝材料或氮化铝材料,则掺杂剂可以包括钛(Ti)、铜(Cu)、锆(Zr)、铪(Hf)、铌(Nb)、钒(V)、钽(Ta)、钨(W)、铬(Cr)、钼(Mo)、硼(B)、氮(N)、碳(C)、磷(P)以及砷(As)中的至少一种。
在可变电阻元件32中,电阻存储层220可以包括根据外部施加的电压而具有高电阻状态或低电阻状态的材料。在一个实施例中,电阻存储层220可以包括金属氧化物材料,诸如氧化钛材料、氧化铝材料、氧化镍材料、氧化铜材料、氧化锆材料、氧化锰材料、氧化铪材料、氧化钨材料、氧化钽材料、氧化铌材料或氧化铁材料。
在另一个实施例中,电阻存储层220可以包括钙钛矿材料,诸如镨钙锰氧化物(Pr0.7Ca0.3MnO3)材料、La1-xCaxMnO3(LCMO)材料、Ba0.5Sr0.5Co0.8Fe0.2O3-δ(BSCFO)材料、YBa2Cu3O7-x(YBCO)材料、(Ba,Sr)TiO3(掺杂Cr,Nb)材料、SrZrO3(掺杂Cr,V)材料、(La,Sr)MnO3材料、Sr1-xLaxTiO3材料、La1-xSrxFeO3材料、La1-xSrxCoO3材料、SrFeO2.7材料、LaCoO3材料、RuSr2GdCu2O3材料或YBa2Cu3O7材料。
在又一个实施例中,电阻存储层220可以包括硒化物材料(诸如GexSe1-x(掺杂Ag,Cu,Te)材料)或金属硫化物材料(诸如Ag2S材料、Cu2S材料、CdS材料或ZnS材料)。
图5是图示根据本公开的实施例的阻变存储器件的感测方法的流程图。图6是图示根据本公开的实施例的阻变存储器件的存储单元的电流-电压特性曲线的曲线图。在下文中,将使用参考图1到图4描述的阻变存储器件1来描述本实施例的感测方法。
参考图5,在操作S110中,准备包括切换元件31和可变电阻元件32的存储单元30。在一个实施例中,存储单元30可以形成在具有交叉点存储结构的存储单元阵列1000中。
切换元件31可以连接到可变电阻元件32,并且可以执行阈值切换操作。可变电阻元件32可以通过具有不同的可变电阻值来储存不同的数据。在一个实施例中,切换元件31和可变电阻元件32可以彼此串联电连接。
参考图5和图6,在操作S120中,可以获得存储单元30的电流-电压特性曲线。电流-电压特性曲线可以使用电流扫描方法或电压扫描方法来获得。在电流扫描方法中,在将电流施加到存储单元30之后测量存储单元30的电压。在电压扫描方法中,在将电压施加到存储单元30之后测量存储单元30的电流。
在一个实施例中,电流扫描方法可以包括正电流扫描方法和负电流扫描方法中的任意一种。在正电流扫描方法中,施加到存储单元30的电流可以在正方向上从0A逐渐增加,然后逐渐降回到0A。即,施加到存储单元30的电流可以从0A扫描到预定的正电流,然后从预定的正电流下扫描到0A。在负电流扫描方法中,施加到存储单元30的电流的绝对值可以在负方向上从0A逐渐增加,然后逐渐降回到0A。即,施加到存储单元30的电流可以从0A下扫描到预定的负电流,然后从预定的负电流上扫描到0A。
在一个实施例中,电压扫描方法包括正电压扫描方法和负电压扫描方法中的任意一种。在正电压扫描方法中,施加到存储单元30的电压可以在正方向上从0V逐渐增加,然后逐渐降回到0V。即,施加到存储单元30的电压可以从0V扫描到预定的正电压,然后从预定的正电压下扫描到0V。在负电压扫描方法中,施加到存储单元30的电压的绝对值可以在负方向上从0V逐渐增加,然后逐渐降回到0V。即,施加到存储单元的电压可以从0V下扫描到预定的负电压,然后从预定的负电压上扫描到0V。
图6图示可以通过电流扫描方法获得的存储单元30的电流-电压特性曲线。存储单元30可以具有双极切换特性,并且电流-电压特性曲线可以通过采用正电流扫描方法或负电流扫描方法来获得。
在图6的电流-电压特性曲线中,虚线曲线(a)和(c)示出了当可变电阻元件32处于低电阻状态时存储单元30的电流-电压行为特性。另一方面,实线(b)和(d)示出了当可变电阻元件32处于高电阻状态时存储单元30的电流-电压行为特性。
参考图6,可以监控在正电流扫描期间存储单元30的电压响应。电流可以从0A被外部施加到存储单元30,并且可以在正方向上逐渐增加。曲线(a)表示当存储单元30最初处于低电阻状态时在正电流扫描期间测量的增加的电压。
当外部施加的电流达到阈值电流Ith时,存储单元30中的切换元件31可以导通。因为切换元件31与可变电阻元件32串联,所以当切换元件31导通时,切换元件31的电阻以及包括切换元件31和可变电阻元件32的电路的电阻降低。通过观察发生电阻变化处的电压,可以确定切换元件31的第一阈值电压Vth1,第一阈值电压Vth1与切换元件31导通处的电压相对应。
当外部施加的电流达到阈值电流Ith时,在存储单元30中测量的电压由于切换元件31的电阻降低而可以变得比第一阈值电压Vth1低。当切换元件31导通并且外部施加的电流随后再次增加时,测量的电压可以呈现出沿着曲线(a)再次增加的趋势。
在一个实施例中,在切换元件31导通之后在存储单元30中测量的电压可以与在可变电阻元件32中测量的电压基本相同。因此,当外部施加的电流达到阈值电流Ith时,在存储单元30中测量的电压由于切换元件31的电阻的变化而变得比阈值电压Vth1低。在外部施加的电流达到阈值电流Ith之后,测量电压的突然变化被称为“回跳(snap-back)”现象。
在切换元件31导通并且因此存储单元30中的电阻降低之后,测量电压的变化相对于外部施加的电流的变化的比率可以相对减小。同时,在附图中,从外部源施加到存储单元30的电流的最大值被定义并且表示为限制电流I2b
当可变电阻元件32处于低电阻状态并且外部施加的电流降回到0A时,从存储单元30测量的电压可以沿着曲线(a)减小。
如果存储单元30最初处于高电阻状态并且施加到存储单元30的电流在正方向上从0A逐渐增加,则测量的电压可以沿着曲线(b)增加。当外部施加的电流达到阈值电流Ith时,存储单元30中的切换元件31可以导通。如上所述,可以通过观察发生电阻变化处的切换元件31的电压来确定切换元件31的第二阈值电压Vth2。第二阈值电压Vth2可以沿着曲线(b)被观察到。
在外部施加的电流达到阈值电流Ith之后,从存储单元30测量的实际电压可以由于切换元件31的电阻降低而变得比第二阈值电压Vth2低。当外部施加的电流随后再次增加时,测量的电压可以呈现出沿着曲线(b)再次增加的趋势。在一个实施例中,在切换元件31导通之后,在存储单元30中测量的电压可以与在可变电阻元件32中测量的电压基本相同。
在切换元件31导通之后,外部施加的电流可以持续地增加以达到设定电流Iset。如果外部施加的电流达到设定电流Iset,则可以发生其中可变电阻元件32的电阻状态从高电阻状态变为低电阻状态的设定操作。当存储单元30的电阻再次降低时,从存储单元30测量的电压可以从与在曲线(b)上的设定电流Iset的值相对应的设定电压Vset降低到与在曲线(a)上的设定电流Iset的值相对应的电压。接下来,如果外部施加的电流再次增加,则从存储单元30测量的电压可以沿着曲线(a)再次增加。
此外,在可变电阻元件32沿着曲线(a)变化到低电阻状态之后,如果外部施加的电流再次降低到0A,则从存储单元30测量的电压可以沿着曲线(a)降低。
返回参考图6,外部施加到存储单元30的电流可以从0V降低到预定的负电流。最初,曲线(c)表示当存储单元30处于低电阻状态时的测量电压。当外部施加的电流达到阈值电流Ithn时,存储单元30的切换元件31可以导通,并且可以在存储单元30中测量第三阈值电压Vth3。在切换元件31导通并且外部施加的电流等于阈值电流Ithn之后,在存储单元30中测量的电压的绝对值可以由于切换元件31的电阻降低而变得比第三阈值电压Vth3的绝对值小。
随后,如果电流降低到预定的复位电流Ireset,则可以发生其中可变电阻元件32的电阻状态从低电阻状态变为高电阻状态的复位操作。在施加的电流降低到预定的复位电流Ireset之后,可变电阻元件32的电阻可以相对快速地增加。在沿着曲线(c)的复位电压Vreset处复位操作完成。因此,在复位操作完成之后,根据外部施加的电流的测量电压可以沿着曲线(d)变化。
此外,在可变电阻元件32变为高电阻状态之后,如果外部施加的电流回增到0A,则存储单元30的测量电压的绝对值可以沿着曲线(d)降低。
如上所述,参考图6的电流-电压特性曲线,存储单元30的可变电阻元件32的设定操作可以在正电压下执行,而可变电阻元件32的复位操作可以在负电压下执行。
参考图5和图6,在操作S130中,可以分别在电流-电压特性曲线的阈值感测范围Vrd1和电阻感测范围Vrd2中确定第一读取电压和第二读取电压。参考图6,阈值感测范围Vrd1可以是当可变电阻元件32处于低电阻状态时切换元件31的导通电压Vth1与当可变电阻元件32处于高电阻状态时切换元件31的导通电压Vth2之间的电压范围。电阻感测范围Vrd2可以是当可变电阻元件32处于高电阻状态时切换元件31的导通电压Vth2与可变电阻元件32的设定电压Vset之间的电压范围。
例如,图6图示在阈值感测范围Vrd1中的第一读取电压V1和在电阻感测范围Vrd2中的第二读取电压V2
在图5的操作S140中,可以执行其中第一读取电压V1被施加到存储单元30的第一读取操作以及其中第二读取电压V2被施加到存储单元30的第二读取操作中的至少一个。可以通过由图1的感测放大器2000将第一读取电压V1或第二读取电压V2分别施加到存储单元30来执行第一读取操作或第二读取操作。
在图5的操作S150中,可以基于第一读取操作和第二读取操作中的至少一个结果来确定存储单元30的数据值。
在一个实施例中,可以按顺序执行第一读取操作和第二读取操作。在第一读取操作中,感测放大器2000响应于第一读取电压V1获得从选中的存储单元30测量的第一单元电流,并且将第一单元电流与第一参考电流进行比较。如果第一单元电流比第一参考电流大,则储存在存储单元30中的数据值可以被确定为具有第一逻辑值的数据信号(例如,高数据信号High)。相反,如果第一单元电流比第一参考电流小,则储存在存储单元30中的数据值可以被确定为具有第二逻辑值的数据信号(例如,低数据信号Low)。
在一些其它实施例中,如果第一单元电流比第一参考电流大,则储存在存储单元30中的数据值可以被确定为低数据信号Low,而如果第一单元电流比第一参考电流小,则储存在存储单元30中的数据值可以被确定为高数据信号High。
随后,在第二读取操作中,感测放大器2000响应于第二读取电压V2获得从选中的存储单元30测量的第二单元电流,并且将第二单元电流与第二参考电流进行比较。如果第二单元电流比第二参考电流大,则储存在存储单元30中的数据值可以被确定为高数据信号High。相反,如果第二单元电流比第二参考电流小,则储存在存储单元30中的数据值可以被确定为低数据信号Low。
在一些其它实施例中,如果第二单元电流比第二参考电流大,则储存在存储单元30中的数据值可以被确定为低数据信号Low,而如果第二单元电流比第二参考电流小,则储存在存储单元30中的数据值可以被确定为高数据信号High。此外,在一些实施例中,第一读取操作的第一参考电流和第二读取操作的第二参考电流可以基本相同。
随后,在第一读取操作和第二读取操作中,如果通过将第一读取电压V1和第二读取电压V2分别施加到存储单元30来测量的第一单元电流和第二单元电流中的至少一个被确定为比其对应的参考电流大,则感测放大器2000可以将高数据信号High输出为储存在存储单元30中的数据值。
另一方面,在第一读取操作和第二读取操作中,如果通过将第一读取电压V1和第二读取电压V2分别施加到存储单元30来测量的第一单元电流和第二单元电流两者被确定为分别比第一参考电流和第二参考电流小,则感测放大器2000可以将低数据信号Low输出为储存在存储单元30中的数据值。
更具体地,在参考图6的实施例中,在第一读取操作中,如果当第一读取电压V1被施加到存储单元30时可变电阻元件32处于高电阻状态,则测量到第一电流I1a作为第一单元电流,而如果可变电阻元件32处于低电阻状态,则测量到第二电流I1b作为第一单元电流。当具有在第一电流I1a和第二电流I1b之间的电流值的第一参考电流被输入到感测放大器2000时,感测放大器2000可以将第一单元电流和第一参考电流进行比较,并且基于比较来确定储存在存储单元30中的数据值。
同样地,在第二读取操作中,如果当第二读取电压V2被施加到存储单元30时可变电阻元件32处于高电阻状态,则测量到第一电流I2a作为第二单元电流,而如果可变电阻元件32处于低电阻状态,则测量到第二电流I2b作为第二单元电流。当具有在第一电流I2a和第二电流I2b之间的电流值的第二参考电流被输入到感测放大器2000时,感测放大器2000可以将第二单元电流和第二参考电流进行比较,并且基于比较来确定储存在存储单元30中的数据值。
如上所述,根据实施例,储存在阻变存储器件中的数据值可以通过将在存储单元30中测量的电流与第一参考电流和第二参考电流进行比较来确定。在一些实施例中,第一参考电流和第二参考电流可以基本相同。
在一些其它实施例中,可以如下执行图5的操作S140和S150。首先,可以执行第一读取操作。如果在第一读取操作中测量的第一单元电流比第一参考电流大,则输出高数据信号High作为储存在存储单元30中的数据值,并且读取操作可以完成。然而,如果在第一读取操作中第一单元电流反而比第一参考电流小,则可以在第一读取操作之后按顺序执行第二读取操作。如果在第二读取操作中测量的第二单元电流比第二参考电流大,则可以输出高数据信号High作为储存在存储单元30中的数据值,并且读取操作可以完成。另一方面,如果在第二读取操作中测量的第二单元电流比第二参考电流小,则可以输出低数据信号Low作为储存在存储单元30中的数据值,并且读取操作可以完成。
如上所述,如果在第一读取操作中存储在存储单元30中的数据值被确定为低数据信号Low,则可以额外执行第二读取操作。因此,可以减少将高数据信号High错误地确定为低数据信号Low而导致的错误。即,当测量的单元电流比第一参考电流低时,可以通过执行第二读取操作来更精确地确定储存在存储单元30中的数据值。
在一些其它实施例中,根据电流扫描方法的电流-电压特性曲线可以根据构成切换元件31和可变电阻元件32的材料层的物理特性而具有各种形式。在下文中,将参考图7A、图7B、图8A和图8B来描述感测阻变存储器件中存储单元的特性的方法,该存储单元可以具有不同电流-电压特性曲线。
图7A和图7B图示根据本公开的实施例的阻变存储器件中的存储单元的电流-电压特性曲线。所示的电流-电压特性曲线可以通过电流扫描方法获得。
产生所示电流-电压特性曲线的存储单元可以包括彼此串联连接的可变电阻元件和切换元件。图7A中的第一曲线71和第二曲线72是独立于切换元件之外而获得的可变电阻元件的电流-电压特性曲线,并且通过电流扫描方法获得。图7A中的第三曲线73是独立于可变电阻元件之外而获得的切换元件的电流-电压特性曲线,并且通过电流扫描方法获得。图7B中的第四曲线74和第五曲线75是其中可变电阻元件和切换元件耦接的存储单元的电流-电压特性曲线。
参考图7A,外部电流可以被施加到可变电阻元件,并且可以使用电流扫描方法在正方向上从0A逐渐增加。如果可变电阻元件最初处于低电阻状态,则在可变电阻元件两端测量的电压可以沿着第一曲线71从0V增加。另一方面,如果可变电阻元件最初处于高电阻状态,则在可变电阻元件两端测量的电压可以沿着第二曲线72从0V增加。当外部施加的电流达到设定电流Is时,在可变电阻元件中可以发生其中可变电阻元件的电阻状态从高电阻状态变化到低电阻状态的设定操作。因此,设定操作可以降低可变电阻元件的电阻。由于可变电阻元件的电阻降低,因此测量的电压可以从与第二曲线72上的设定电流Is相对应的设定电压Vs降低到与第一曲线71上的预定电流相对应的电压。
参考图7A,外部电流可以被施加到切换元件,并且可以使用电流扫描方法在正方向上从0A逐渐增加。在切换元件两端测量的电压可以沿着第三曲线73从0V增加。当外部施加的电流达到阈值电流It时,在切换元件两端测量的电压可以由于上述回跳现象而从阈值电压Vt下降。当外部施加的电流随后再次增加时,测量的电压可以呈现出沿着第三曲线73再次增加的趋势。
在一个实施例中,如图7A所示,切换元件的阈值电流It的电流电平和可变电阻元件的设定电流Is的电流电平彼此基本相同或接近,并且切换元件导通之后的电阻比具有低电阻状态的可变电阻元件的电阻大。因此,图7B的电流-电压特性曲线(其与耦接在一起的切换元件和可变电阻元件的两端测量的电压相对应)可以通过组合图7A中的曲线71、72和73来获得。
参考图7B,当可变电阻元件处于低电阻状态并且外部施加的电流在正方向上从0A增加时,在存储单元两端测量的电压可以沿着第四曲线74从0V增加。当外部施加的电流达到阈值电流以及因此切换元件导通时,测量的电压可以由于回跳现象而降低到保持电压Vhold。当外部施加的电流随后再次增加时,测量的电压可以沿着第四曲线74从保持电压Vhold增加。
此外,当可变电阻元件处于高电阻状态并且外部施加的电流在正方向上从0A增加时,在存储单元两端测量的电压可以沿着第五曲线75从0V增加。当外部施加的电流达到阈值电流时,切换元件可以导通。在本实施例中,切换元件的导通电压和可变电阻元件的设定电压Vset可以相同。这是因为,如图7A所示,切换元件的导通电流的电平和可变电阻元件的设定电流的电平彼此基本相同或非常接近。因此,当可变电阻元件处于高电阻状态时,可变电阻元件的设定操作可以与切换元件的导通操作同时发生。
如果在可变电阻元件中发生设定操作,则存储单元的测量电压可以从第五曲线75的设定电压Vset降低到第四曲线74的保持电压Vhold。随后,如果外部施加的电流再次增加,在存储单元中测量的电压可以沿着第四曲线74增加。
如上所述,当存储单元的电流-电压特性曲线遵循如图7B所示的曲线并且在电阻感测范围中执行针对存储单元的读取操作时,可以降低读取操作的可靠性。这是因为当可变电阻元件处于高电阻状态时切换元件的导通电压和可变电阻元件的设定电压Vset基本相同(如图7B所示),并且电阻感测范围限于设定电压Vset。在这种情况下,可以在阈值感测范围内有效地执行针对存储单元的读取操作。换言之,读取电压Vrd可以在当可变电阻元件处于低电阻状态时切换元件的导通电压Vth与当可变电阻元件处于高电阻状态时切换元件的导通电压Vset之间。
参考图7B,当读取电压Vrd被施加到存储单元时,如果可变电阻元件处于高电阻状态,则测量的单元电流是第一电流Ird1;而如果可变电阻元件处于低电阻状态,则测量的单元电流是第二电流Ird2。如图所示,低电阻状态和高电阻状态可以产生其为Ird1和Ird2之差的单元电流差ΔIrd。如果具有在第一电流Ird1和第二电流Ird2之间的值的参考电流被输入到感测放大器2000,则感测放大器2000可以将第一电流Ird1或第二电流Ird2与参考电流进行比较,并且基于比较来确定储存在存储单元中的数据值。
同时,在根据实施例的感测阻变存储器件的方法中,可以在阈值感测范围和电阻感测范围中同时执行针对选中的存储单元的读取操作,或者可以按顺序执行针对选中的存储单元的读取操作。因此,如参考图7B所述,即使在电阻感测范围中的读取电压裕度不足,也可以通过在阈值感测范围内执行的读取操作来可靠地读出存储单元中的数据值。
图8A和图8B图示根据本公开的另一个实施例的阻变存储器件中存储单元的电流-电压特性曲线,其可以通过电流扫描方法获得。
存储单元可以包括串联连接的可变电阻元件和切换元件。图8A的第一曲线81和第二曲线82是独立于切换元件之外获得的可变电阻元件的电流-电压特性曲线,其通过电流扫描法获得。图8A的第三曲线83是独立于可变电阻元件之外获得的切换元件的电流-电压特性曲线,其通过电流扫描方法获得。图8B的第四曲线84和第五曲线85是其中可变电阻元件和切换元件耦接的存储单元的电流-电压特性曲线。
参考图8A,外部电流可以被施加到可变电阻元件,并且可以使用电流扫描方法在正方向上从0A逐渐增加。如果可变电阻元件最初处于低电阻状态,则在可变电阻元件两端测量的电压可以沿着第一曲线81从0V增加。另一方面,如果可变电阻元件最初处于高电阻状态,则测量的电压可以沿着第二曲线82从0V增加。
当外部施加的电流达到设定电流Is'时,在可变电阻元件中可以发生其中可变电阻元件的电阻状态从高电阻状态转变为低电阻状态的设定操作。因此,可以降低可变电阻元件中的电阻。由于可变电阻元件的电阻降低,因此测量的电压可以从与第二曲线82上的设定电流Is'相对应的设定电压Vs'降低到与第一曲线81上的预定电流相对应的电压。在设定操作完成之后,随着外部施加的电流再次增加,测量的电压可以沿着第一曲线81增加。
参考图8A,外部电流可以被施加到切换元件,并且可以使用电流扫描方法在正方向上从0A逐渐增加。在切换元件两端测量的电压可以沿着第三曲线83从0V增加。当外部施加的电流达到阈值电流It'时,在切换元件两端测量的电压可以由于上述的回跳现象而变得比阈值电压Vt'低。当外部施加的电流随后再次增加时,测量的电压可以呈现出沿着第三曲线83再次增加的趋势。
参考图8A,在切换元件的阈值电流It'与可变电阻元件的设定电流Is'之间的电流电平差可以比图7A所示的电流电平差大。切换元件导通之后的电阻和具有低电阻状态的可变电阻元件的电阻可以基本上相同,或者具有与图7A所示的电阻相似的值。结果,图8B的电流-电压特性曲线(其与耦接在一起的切换元件和可变电阻元件的两端测量的电压相对应)可以通过组合图8A中的曲线81、82和83来获得。
参考图8B,当可变电阻元件处于低电阻状态并且外部施加的电流在正方向上从0A增加时,可以测量沿着第四曲线84从0V增加的电压。当外部施加的电流达到阈值电流时,切换元件在阈值电压Vth'处导通,并且测量的电压可以由于回跳现象而降低到保持电压Vhold'。然后,当外部施加的电流再次增加时,测量的电压可以沿着第四曲线84从保持电压Vhold'增加。
此外,当可变电阻元件处于高电阻状态并且外部施加的电流在正方向上从0A增加时,存储单元两端的测量电压可以沿着第五曲线85增加。当外部施加的电流达到阈值电流时,切换元件可以导通。在本实施例中,在高电阻状态下的可变电阻元件的阈值电压和在低电阻状态下的可变电阻元件的阈值电压可以基本上等于Vth'
在测量的电压通过可变电阻元件的回跳现象降低到保持电压Vhold'之后,测量的电压可以沿着第五曲线85从保持电压Vhold'增加。当外部施加的电流达到设定电流时,在可变电阻元件中可以发生设定操作。如果在可变电阻元件中发生设定操作,则存储单元的测量电压可以从第五曲线85的设定电压Vset'降低到与第四曲线84的预定电压相对应的电压。当外部施加的电流随后再次增加时,在存储单元中测量的电压可以沿着第四曲线84增加。
如上所述,当存储单元的电流-电压特性曲线遵循如图8B所示的电流-电压特性曲线并且在阈值感测范围内执行针对存储单元的读取操作时,可以降低读取操作的可靠性。这是因为当可变电阻元件处于低电阻状态时切换元件的导通电压Vth'和当可变电阻元件处于高电阻状态时切换元件的导通电压Vth'基本上相同(如图8B所示),并且阈值感测范围基本上限于导通电压Vth'。在这种情况下,可以在电阻感测范围内有效地执行针对存储单元的读取操作。换言之,读取电压Vrd'可以在当可变电阻元件处于高电阻状态时切换元件的导通电压Vth'与可变电阻元件的设定电压Vset'之间。
参考图8B,当读取电压Vrd'被施加到存储单元,并且可变电阻元件处于高电阻状态时,测量的单元电流可以是第一电流Ird1',而如果可变电阻元件处于低电阻状态,则测量的单元电流可以是第二电流Ird2'。如图所示,低电阻状态和高电阻状态可以产生与第一电流Ird1'和第二电流Ird2'之差相对应的单元电流差ΔIrd'。如果在第一电流Ird1'和第二电流Ird2'之间的参考电流被输入到感测放大器2000,则感测放大器2000可以将第一电流Ird1'或第二电流Ird2'与参考电流进行比较,并且基于比较来确定储存在存储单元中的数据值。
同时,在根据实施例的感测阻变存储器件的方法中,可以在阈值感测范围和电阻感测范围内同时执行针对选中的存储单元的读取操作,或者可以按顺序执行针对选中的存储单元的读取操作。因此,如参考图8B所述,即使在阈值感测范围中的读取电压裕度不足,也可以通过在电阻感测范围中执行的读取操作来可靠地读出存储单元的数据值。
此外,除了上述实施例之外,当通过将预定的读取电压施加到存储单元30来执行读取操作时,各种因素可以导致读取操作中的错误。例如,存储单元阵列1000的不同存储单元30可以每个具有各个切换元件31的不同的回跳大小和形式。在另一个示例中,存储单元阵列1000的不同存储单元30可以具有不同的阈值电流Ith和阈值电压Vt1和Vt2的分布。此外,切换元件31和可变电阻元件32的上述电特性分布可以针对对同一存储单元30执行的读取操作的每个周期而变化。此外,每个存储单元的阈值感测范围Vrd1或电阻感测范围Vrd2可以由于在单元阵列1000中每个存储单元30的电特性分布的变化而随时间改变。
结果,由于上述各种因素中的任意一种,可以降低针对存储单元30的读取操作的可靠性。例如,当存储单元30的读取操作通过在阈值感测范围Vrd1或电阻感测范围Vrd2中的单个读取电压来执行,并且读取电压在阈值感测范围Vrd1或电阻感测范围Vrd2之外时,可以发生读取操作错误。例如,当在特定读取周期中特定存储单元30的阈值感测范围Vrd1未知和/或不一致时,可以在特定存储单元30的阈值感测范围Vrd1以外的读取电压处执行读取操作。如果感测放大器2000将在电压在阈值感测范围Vrd1之外时测量的单元电流与预定的参考电流进行比较,则感测放大器2000可以输出错误的数据信号。
在另一个示例中,当在特定读取周期中特定存储单元30的电阻感测范围Vrd2未知和/或不一致时,可以在特定存储单元30的电阻感测范围Vrd2之外的电压处执行读取操作。因此,感测放大器2000可以输出如上所述的错误的数据信号。
同时,感测放大器2000的结构不可靠性也可以有助于读取操作错误。例如,感测放大器2000中的电压变化可以导致读取操作错误。
在上述本公开的实施例中,获得存储单元30的电流-电压特性曲线,然后基于电流-电压特性曲线分别在存储单元30的阈值感测范围Vrd1和电阻感测范围Vrd2处选择第一读取电压和第二读取电压。将第一读取电压和第二读取电压顺序地施加到存储单元30,以便测量第一单元电流和第二单元电流。将测量的第一单元电流和第二单元电流分别与第一参考电流和第二参考电流进行比较。作为比较的结果,如果单元电流中的至少一个比对应的参考电流大,则可以输出高数据信号作为储存在存储单元30中的单元数据。如果两个单元电流都比对应的参考电流小,则可以输出低数据信号作为储存在存储单元30中的单元数据。
根据在本公开中公开的实施例,在同一存储单元中执行两次读取操作。分别在阈值感测范围Vrd1和电阻感测范围Vrd2中来执行读取操作。因此,可以抑制由于存储单元30的错误参数引起的读取操作错误。错误参数可以包括与同一单元阵列1000中的其它存储单元相比不一致的回跳大小和/或形式、切换元件31的不一致的阈值电流和/或阈值电压分布、与单元阵列1000中的其它存储单元不同的电阻分布以及可变电阻元件32的设定电流或设定电压的不同分布中的任何一种。
为了说明目的,上面已经公开了本发明构思的实施例。本领域普通技术人员将理解,在不脱离如所附权利要求中公开的发明构思的范围和精神的情况下,各种修改、添加和替换是可能的。

Claims (17)

1.一种感测阻变存储器件的方法,所述方法包括:
准备包括可变电阻元件和切换元件的存储单元,可变电阻元件被配置为基于可变电阻来储存不同的数据,切换元件连接到可变电阻元件并且被配置为执行阈值切换操作;
通过将第一读取电压施加到存储单元来测量第一单元电流,在存储单元的电流-电压特性曲线的阈值感测范围内选择第一读取电压;
通过将第二读取电压施加到存储单元来测量第二单元电流,在电流-电压特性曲线的电阻感测范围内选择第二读取电压;以及
当第一单元电流和第二单元电流中的至少一个比对应的参考电流大时,输出具有第一逻辑值的数据信号作为储存在存储单元中的数据。
2.如权利要求1所述的方法,其中,存储单元位于第一导线和第二导线相交的区域处,第一导线在第一方向上延伸,第二导线在不平行于第一方向的第二方向上延伸,第一导线和第二导线位于不同的平面上。
3.如权利要求1所述的方法,其中,当可变电阻元件具有高电阻状态时,存储单元具有第一电流-电压行为特性,而当可变电阻元件具有低电阻状态时,存储单元具有第二电流-电压行为特性。
4.如权利要求1所述的方法,还包括:
当第一单元电流比第一参考电流小且第二单元电流比第二参考电流小时,输出具有第二逻辑值的数据信号作为储存在存储单元中的数据。
5.如权利要求1所述的方法,
其中,在第一阈值电压和第二阈值电压之间选择第一读取电压,切换元件被配置为当可变电阻元件处于低电阻状态时在第一阈值电压处导通,以及被配置为当可变电阻元件处于高电阻状态时在第二阈值电压处导通,以及
其中,在第二阈值电压和设定电压之间选择第二读取电压,可变电阻元件被配置为在设定电压处经历设定操作。
6.一种感测阻变存储器件的方法,所述方法包括:
准备包括可变电阻元件和切换元件的存储单元,可变电阻元件被配置为基于可变电阻来储存不同的数据,切换元件连接到可变电阻元件并且被配置为执行阈值切换操作;
获得存储单元的电流-电压特性曲线;
在电流-电压特性曲线的第一阈值感测范围内确定第一读取电压以及在电流-电压特性曲线的电阻感测范围内确定第二读取电压;
执行第一读取操作和第二读取操作中的至少一个,第一读取操作包括将第一读取电压施加到存储单元,第二读取操作包括将第二读取电压施加到存储单元;以及
基于第一读取操作和第二读取操作中的至少一个的结果来确定储存在存储单元中的数据值。
7.如权利要求6所述的方法,
其中,第一读取操作还包括,在施加第一读取电压之后:
从存储单元测量第一单元电流;以及
将第一单元电流与第一参考电流进行比较,以及
其中,第二读取操作还包括,在施加第二读取电压之后:
从存储单元测量第二单元电流;以及
将第二单元电流与第二参考电流进行比较。
8.如权利要求7所述的方法,
其中,当在第一读取操作中第一单元电流比第一参考电流大时,输出具有第一逻辑值的数据信号作为储存在存储单元中的数据值,并且第一读取操作完成,以及
其中,当在第一读取操作中第一单元电流比第一参考电流小时,执行第二读取操作,所述第二读取操作包括:
当第二单元电流比第二参考电流大时,输出具有第一逻辑值的数据信号作为储存在存储单元中的数据值,以及
当第二单元电流比第二参考电流小时,输出具有第二逻辑值的数据信号作为储存在存储单元中的数据值。
9.如权利要求6所述的方法,其中,当可变电阻元件处于高电阻状态时,存储单元具有第一电流-电压行为特性,而当可变电阻元件处于低电阻状态时,存储单元具有第二电流-电压行为特性。
10.一种阻变存储器件,包括:
存储单元,其包括可变电阻元件和切换元件,可变电阻元件被配置为基于可变电阻来储存不同的数据,切换元件连接到可变电阻元件并且被配置为执行阈值切换操作;以及
感测放大器,其被配置为对存储单元执行读取操作,所述读取操作包括读取储存在可变电阻元件中的数据值,
其中,通过将第一读取电压和第二读取电压施加到存储单元来执行读取操作,在存储单元的阈值感测范围内选择第一读取电压,在存储单元的电阻感测范围内选择第二读取电压。
11.如权利要求10所述的阻变存储器件,
其中,存储单元位于第一导线和第二导线相交的区域处,第一导线布置在第一方向上,第二导线布置在不平行于第一方向的第二方向上,第一导线和第二导线位于不同的平面上。
12.如权利要求10所述的阻变存储器件,
其中,当第一单元电流比第一参考电流大以及第二单元电流比第二参考电流大中的至少一个成立时,感测放大器输出具有第一逻辑值的数据信号作为储存在存储单元中的数据值,通过将第一读取电压和第二读取电压分别施加到存储单元来测量第一单元电流和第二单元电流,以及
其中,当第一单元电流比第一参考电流小且第二单元电流比第二参考电流小时,感测放大器输出具有第二逻辑值的数据信号作为储存在存储单元中的数据值。
13.如权利要求10所述的阻变存储器件,
其中,阈值感测范围是第一阈值电压和第二阈值电压之间的范围,当可变电阻元件处于低电阻状态时,切换元件在第一阈值电压处导通,当可变电阻元件处于高电阻状态时,切换元件在第二阈值电压处导通,以及
其中,电阻感测范围是第二阈值电压和设定电压之间的范围,可变电阻元件在设定电压处经历设定操作。
14.如权利要求10所述的阻变存储器件,
其中,可变电阻元件具有双极切换特性。
15.如权利要求10所述的阻变存储器件,
其中,可变电阻元件和切换元件彼此串联电连接。
16.如权利要求10所述的阻变存储器件,
其中,阻变存储器件包括电阻式RAM器件、相变RAM器件以及磁性RAM器件中的一种。
17.如权利要求10所述的阻变存储器件,
其中,切换元件包括晶体管、二极管、隧道阻障元件、双向阈值开关以及金属-绝缘体-金属开关中的一种。
CN201710265883.2A 2016-06-27 2017-04-21 阻变存储器件及其感测方法 Active CN107545921B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0080444 2016-06-27
KR1020160080444A KR102474305B1 (ko) 2016-06-27 2016-06-27 저항 변화 메모리 장치 및 그 센싱 방법

Publications (2)

Publication Number Publication Date
CN107545921A true CN107545921A (zh) 2018-01-05
CN107545921B CN107545921B (zh) 2021-01-01

Family

ID=60676915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710265883.2A Active CN107545921B (zh) 2016-06-27 2017-04-21 阻变存储器件及其感测方法

Country Status (3)

Country Link
US (1) US9916894B2 (zh)
KR (1) KR102474305B1 (zh)
CN (1) CN107545921B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036486A (zh) * 2018-07-03 2018-12-18 中国科学院微电子研究所 存储器件的读取方法
CN110136763A (zh) * 2018-02-08 2019-08-16 爱思开海力士有限公司 读取电阻式存储器件的方法
WO2020211468A1 (zh) * 2019-04-15 2020-10-22 浙江驰拓科技有限公司 存储器的读电路与存储器
CN111913118A (zh) * 2020-09-04 2020-11-10 湖州快驴科技有限公司 一种能够检测电池历史信息的检测方法
TWI720550B (zh) * 2019-03-27 2021-03-01 日商東芝記憶體股份有限公司 半導體記憶裝置
TWI724449B (zh) * 2018-07-11 2021-04-11 美商超捷公司 在深度學習人工神經網路中之類比神經記憶體中對於參考電晶體及記憶體單元的補償
CN115863306A (zh) * 2023-02-23 2023-03-28 长鑫存储技术有限公司 反熔丝结构及其制备方法、反熔丝阵列结构、存储器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308927B (zh) * 2017-07-28 2021-04-30 华邦电子股份有限公司 内存储存装置以及电阻式内存组件的形成方法
TWI670725B (zh) * 2018-12-05 2019-09-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
KR20200104603A (ko) * 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템
KR102203953B1 (ko) * 2019-12-20 2021-01-15 한경대학교 산학협력단 상변화 메모리의 읽기 산포를 줄이기 위한 방법 및 회로

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074270A (zh) * 2009-11-19 2011-05-25 中国科学院微电子研究所 一次编程存储器的多值存储方法
CN103106926A (zh) * 2011-11-10 2013-05-15 中国科学院微电子研究所 一次编程存储器及其制备方法
CN103119718A (zh) * 2010-08-31 2013-05-22 美光科技公司 存储器单元结构和方法
US20140063904A1 (en) * 2012-08-29 2014-03-06 SK Hynix Inc. Variable resistance memory device and operating method thereof
KR101521091B1 (ko) * 2014-06-10 2015-05-20 국립대학법인 울산과학기술대학교 산학협력단 듀얼 모드 적응형의 신호 획득 장치
US20150243352A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Nonvolatile memory device having resistive memory cell and method sensing data in same
CN105304114A (zh) * 2014-07-28 2016-02-03 三星电子株式会社 存储装置和操作存储系统的方法
WO2016018404A1 (en) * 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Determining a resistance state of a cell in a crossbar memory array

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707713B1 (en) * 2000-03-01 2004-03-16 Advanced Micro Devices, Inc. Interlaced multi-level memory
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
WO2011033701A1 (ja) * 2009-09-16 2011-03-24 パナソニック株式会社 半導体記憶装置
JP2011113136A (ja) * 2009-11-24 2011-06-09 Sony Corp 乱数発生装置、乱数発生方法及びセキュリティチップ
US9058857B2 (en) * 2011-10-10 2015-06-16 Micron Technology, Inc. Cross-point memory compensation
KR20130072727A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 센싱방법
GB2502553A (en) 2012-05-30 2013-12-04 Ibm Read measurements of resistive memory cells
US9093148B2 (en) * 2013-03-22 2015-07-28 Kabushiki Kaisha Toshiba Resistance change type memory
US9047944B2 (en) * 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
US9177663B2 (en) * 2013-07-18 2015-11-03 Sandisk Technologies Inc. Dynamic regulation of memory array source line
US9368224B2 (en) * 2014-02-07 2016-06-14 SanDisk Technologies, Inc. Self-adjusting regulation current for memory array source line
US9286975B2 (en) * 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9494470B2 (en) * 2014-03-20 2016-11-15 Varian Semiconductor Equipment Associates, Inc. Thermistor based measurement system
CN107005659B (zh) * 2014-11-27 2020-04-03 夏普株式会社 放射线检测器
TWI569270B (zh) 2015-01-22 2017-02-01 旺宏電子股份有限公司 記憶體操作方法及相關的記憶體裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074270A (zh) * 2009-11-19 2011-05-25 中国科学院微电子研究所 一次编程存储器的多值存储方法
CN103119718A (zh) * 2010-08-31 2013-05-22 美光科技公司 存储器单元结构和方法
CN103106926A (zh) * 2011-11-10 2013-05-15 中国科学院微电子研究所 一次编程存储器及其制备方法
US20140063904A1 (en) * 2012-08-29 2014-03-06 SK Hynix Inc. Variable resistance memory device and operating method thereof
US20150243352A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Nonvolatile memory device having resistive memory cell and method sensing data in same
KR101521091B1 (ko) * 2014-06-10 2015-05-20 국립대학법인 울산과학기술대학교 산학협력단 듀얼 모드 적응형의 신호 획득 장치
CN105304114A (zh) * 2014-07-28 2016-02-03 三星电子株式会社 存储装置和操作存储系统的方法
WO2016018404A1 (en) * 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Determining a resistance state of a cell in a crossbar memory array

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110136763A (zh) * 2018-02-08 2019-08-16 爱思开海力士有限公司 读取电阻式存储器件的方法
CN109036486A (zh) * 2018-07-03 2018-12-18 中国科学院微电子研究所 存储器件的读取方法
CN109036486B (zh) * 2018-07-03 2022-02-25 中国科学院微电子研究所 存储器件的读取方法
TWI724449B (zh) * 2018-07-11 2021-04-11 美商超捷公司 在深度學習人工神經網路中之類比神經記憶體中對於參考電晶體及記憶體單元的補償
TWI720550B (zh) * 2019-03-27 2021-03-01 日商東芝記憶體股份有限公司 半導體記憶裝置
WO2020211468A1 (zh) * 2019-04-15 2020-10-22 浙江驰拓科技有限公司 存储器的读电路与存储器
CN111913118A (zh) * 2020-09-04 2020-11-10 湖州快驴科技有限公司 一种能够检测电池历史信息的检测方法
CN115863306A (zh) * 2023-02-23 2023-03-28 长鑫存储技术有限公司 反熔丝结构及其制备方法、反熔丝阵列结构、存储器

Also Published As

Publication number Publication date
CN107545921B (zh) 2021-01-01
US9916894B2 (en) 2018-03-13
KR20180001382A (ko) 2018-01-04
US20170372778A1 (en) 2017-12-28
KR102474305B1 (ko) 2022-12-06

Similar Documents

Publication Publication Date Title
CN107545921A (zh) 阻变存储器件及其感测方法
KR101159075B1 (ko) n+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
KR101275800B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US9048425B2 (en) Bipolar multistate nonvolatile memory
CN110136763B (zh) 读取电阻式存储器件的方法
US9269902B2 (en) Embedded resistors for resistive random access memory cells
US9825092B2 (en) Switching device, and resistive random access memory including the same as a selection device
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
US10109792B2 (en) Switching device and resistive random access memory including the same
WO2013141904A1 (en) Rram cell with a resistance switching material being a local protective resistor
KR20150122647A (ko) 3 개 이상의 저항 상태 랜덤 액세스 메모리 셀
CN102568565B (zh) 存储装置
KR20130097139A (ko) 저항-스위칭 층들을 구비한 메모리 셀의 구성
US9231203B1 (en) Doped narrow band gap nitrides for embedded resistors of resistive random access memory cells
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant