CN110136763B - 读取电阻式存储器件的方法 - Google Patents
读取电阻式存储器件的方法 Download PDFInfo
- Publication number
- CN110136763B CN110136763B CN201811365709.6A CN201811365709A CN110136763B CN 110136763 B CN110136763 B CN 110136763B CN 201811365709 A CN201811365709 A CN 201811365709A CN 110136763 B CN110136763 B CN 110136763B
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- memory cell
- resistance state
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000006399 behavior Effects 0.000 claims abstract description 14
- 238000005259 measurement Methods 0.000 claims description 20
- 230000003247 decreasing effect Effects 0.000 claims description 15
- 230000001965 increasing effect Effects 0.000 claims description 15
- 230000007423 decrease Effects 0.000 claims description 13
- 238000010408 sweeping Methods 0.000 claims 2
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000010955 niobium Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910019311 (Ba,Sr)TiO Inorganic materials 0.000 description 1
- 229910002741 Ba0.5Sr0.5Co0.8Fe0.2O3-δ Inorganic materials 0.000 description 1
- 229910002742 Ba0.5Sr0.5Co0.8Fe0.2O3−δ Inorganic materials 0.000 description 1
- 229910018921 CoO 3 Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052976 metal sulfide Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0045—Read using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种读取电阻式存储器件的方法。在根据一个实施例的一种读取电阻式存储器件的方法中，准备包括选择元件和可变电阻元件的存储单元。选择元件在针对存储单元的电流‑电压扫描曲线上表现出骤回行为。在选择元件维持导通状态的电压范围之内确定要施加给存储单元的第一读取电压和第二读取电压。第二读取电压的大小小于第一读取电压的大小，以及第二读取电压在选择元件表现出骤回行为的电压范围内选择。施加第一读取电压给存储单元以测量第一单元电流。施加第二读取电压给存储单元以测量第二单元电流。基于第一单元电流和第二单元电流来确定储存在存储单元中的电阻状态。
Description
相关申请的交叉引用
本申请要求2018年2月8日提交的编号为10-2018-00158587的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开的各种实施例总体而言涉及一种电阻式存储器件，更具体地，涉及一种读取储存在电阻式存储器件中的数据的方法。
背景技术
一般而言，电阻式存储器件为如下器件：在位于存储单元中的非易失性存储材料层中引起电阻变化以及根据电阻状态来储存不同的数据的器件。电阻式存储器件可以包括电阻式随机存取存储(RAM)器件、相变RAM器件、磁性RAM器件等。
近来，为了实现存储器件的高度集成，诸如交叉点阵列结构的三维单元结构已经作为电阻式存储器件的单元结构而被提出。作为示例，交叉点阵列结构可以具有如下单元结构，该单元结构中柱形单元设置在与不同平面相交的电极之间。
发明内容
公开了一种根据本公开的一个方面的读取电阻式存储器件的方法。在读取电阻式存储器件的方法中，准备包括选择元件和可变电阻元件的存储单元。此时，所述选择元件在关于所述存储单元的电流-电压扫描曲线上表现出骤回行为。要施加给所述存储单元的第一读取电压和第二读取电压在所述选择元件维持导通状态的电压范围之内。所述第二读取电压的大小小于所述第一读取电压的大小，以及所述第二读取电压在所述选择元件表现出所述骤回行为的电压范围内。施加所述第一读取电压给所述存储单元以测量第一单元电流。施加所述第二读取电压给所述存储单元以测量第二单元电流。基于所述第一单元电流和所述第二单元电流来确定储存在所述存储单元中的电阻状态。
附图说明
图1是示意性地示出根据本公开的一个实施例的电阻式存储器件的框图。
图2是示意性地示出根据本公开的一个实施例的电阻式存储器件的存储单元阵列的视图。
图3是示出根据本公开的一个实施例的电阻式存储器件的存储单元阵列结构的立体图。
图4是示出根据本公开的一个实施例的电阻式存储器件的存储单元阵列的单位存储单元的立体图。
图5是示意性地示出根据本公开的一个实施例的读取电阻式存储器件的方法的流程图。
图6A是根据本公开的一个实施例的电阻式存储器件的选择元件的截面图，图6B是示出根据本公开的一个实施例的电阻式存储器件的选择元件的电流-电压扫描特性的图。
图7A和图7B是示意性地示出根据本公开的一个实施例的电阻式存储器件的存储单元中的根据电流扫描的输出电压的图。
图8A和图8B是示意性地示出根据本公开的一个实施例的电阻式存储器件的存储单元中的根据电压扫描的输出电流的图。
图9是示意性地示出本公开的一个实施例中的用于施加读取电压给电阻式存储器件的存储单元的输入脉冲的视图。
图10是示意性地示出本公开的另一实施例中的用于施加读取电压给电阻式存储器件的存储单元的输入脉冲的视图。
图11是示出本公开的一个实施例中的使用从电阻式存储器件的存储单元测量来的单元电流来确定电阻状态的方法的视图。
具体实施方式
现在将在下文中参照附图来描述各种实施例。在附图中，为了图示的清楚性，层和区域的尺寸可能被夸大。附图是相对于观察者的视点来描述的。如果元件被称作位于另一元件上，则可以理解成该元件直接位于其他元件上，或者另外的元件可以被插入到该元件与该其他元件之间。贯穿该说明书，相同的附图标记指相同的元件。
此外，除非在上下文中清楚地另外使用了，否则单数形式的单词的表述应当被理解成包括该单词的复数形式。将理解的是，术语“包括”或“具有”意在指定特征、数量、步骤、操作、元件、部分或其组合的存在，而非用来排除一个或多个其他特征、数量、步骤、操作、组件、部分或其组合的存在或增大的可能性。此外，在执行方法或制造方法中，除非在上下文中明确地描述了特定顺序，否则构成该方法的每个过程发生的次序可以与规定的次序不同。换言之，每个过程可以以与陈述的次序相同的方式来执行，可以实质上同时地执行，或者可以以相反的次序来执行。
本说明书中描述的选择元件的阈值切换操作可以表示如下切换操作：在该切换操作中，当外部电压被施加给选择元件时，在施加的电压增大到阈值电压或更高时选择元件导通，而在施加的电压再次减小到阈值电压之下时选择元件从导通状态关断。然而，当外部电压被去除时，选择元件可以始终保持在关断状态。即，阈值切换操作可以为具有易失性的非存储性切换操作。
本说明书中描述的可变电阻元件可以表示如下元件，该元件能够根据外部施加的电压的大小或极性而可变地具有彼此相互区分的两个或更多个电阻状态。可变电阻元件可以以非易失性的方式来储存可变电阻状态作为逻辑数据值。
在本说明书中，可变电阻元件或选择元件的“低电阻状态”和“高电阻状态”可以被解释为用于识别彼此的电阻状态的相对概念，而非被解释为具有特定电阻值的电阻状态。作为示例，可变电阻元件的“低电阻状态”和“高电阻状态”可以分别对应于数据信息“0”或“1”。此外，选择元件的“高电阻状态”可以表示关断状态，而“低电阻状态”可以表示导通状态。
图1是示意性地图示根据本公开的一个实施例的电阻式存储器件的框图。参见图1，电阻式存储器件1可以包括存储单元阵列1000和感测放大器2000。
存储单元阵列1000可以包括多个非易失性存储单元。当多个非易失性存储单元之中的预定存储单元被选中时，感测放大器2000可以感测写入在选中的存储单元中的数据，以及可以将感测的数据放大以将其转换成二进制逻辑值。此外，感测放大器2000可以将转换后的二进制逻辑值输出给后级的缓冲器。在一个实施例中，可以使用外部提供的读取电压Vr和参考电流Iref。读取电压Vr被提供给存储单元阵列1000。感测放大器2000可以响应于读取电压Vr而测量存储单元中产生的电流，并将测量的电流与参考电流Iref进行比较，以输出储存在存储单元中的数据的逻辑值。
图2是示意性地示出根据本公开的一个实施例的电阻式存储器件的存储单元阵列的视图。参见图2，存储单元阵列1000可以具有交叉点阵列结构。具体地，存储单元阵列1000可以具有沿第一方向(例如，x方向)延伸的第一导线10和沿与第一方向不平行的第二方向(例如，y方向)延伸的第二导线20。第一导线10和第二导线20中的每个可以包括多个第一线10_1、10_2和10_3，以及多个第二线20_1、20_2、20_3和20_4。多个存储单元可以设置在第一线(10_1、10_2和10_3)与对应的第二线(20_1、20_2、20_3和20_4)相交的区域处。虽然图2示出了三个第一线10_1、10_2和10_3以及四个第二线20_1、20_2、20_3和20_4，但是第一线和第二线的数量可以不限于此。第一线和第二线的各种其他数量是可能的。
存储单元30可以包括彼此串联连接的选择元件31和可变电阻元件32。在一些实施例中，在对存储单元30的读取操作期间，选择元件31可以响应于外部施加的读取电压而执行阈值切换操作。因此，因相邻的存储单元30之间出现的潜行电流(sneak current)或泄漏电流而引起的读取操作错误可以得到抑制。选择元件31可以包括例如晶体管、二极管、隧道阻挡(tunnel barrier)器件、双向阈值开关、以及金属绝缘体金属开关等。
可变电阻元件32可以为储存非易失性逻辑信号的电元件，该非易失性逻辑信号根据内部电阻改变材料层的电阻改变而改变。可变电阻元件32可以包括例如电阻式RAM、相变RAM或磁性RAM。
图3是示出根据本公开的一个实施例的电阻式存储器件的存储单元阵列结构的立体图。图4是示出图3的存储单元阵列的单位存储单元的立体图。在下文中，参照图3和图4，将描述如下示例：其中存储单元30的可变电阻元件为电阻式存储元件，且存储单元30的选择元件为具有第一金属电极/绝缘层/第二金属电极结构的阈值开关。然而，本公开的发明构思不限于此，可以应用或使用上述各种可变电阻元件和选择元件。
参见图3，存储单元阵列1000可以包括沿第一方向(即，x方向)延伸的第一导线10、沿第二方向(即，y方向)延伸的第二导线20以及柱形结构形式的存储单元30，该存储单元30沿z方向延伸且设置在第一导线10与第二导线20之间的交叠区域中。第一导线10和第二导线20中的每个可以包括多个第一线10_1、10_2、10_3、10_4和多个第二线20_1、20_2、20_3、20_4、20_5。
参见图4，存储单元30可以包括彼此串联连接的选择元件31和可变电阻元件32。选择元件31可以包括下电极层110、绝缘层120和中间电极层210。可变电阻元件32可以包括中间电极层210、电阻式存储层220和上电极层230。此时，中间电极层210可以被选择元件31和可变电阻元件32共用。
在存储单元30中，下电极层110、中间电极层210和上电极层230中的每个可以包括导电材料。具体地，导电材料可以包括例如金属、导电性氮化物、导电性氧化物等。作为示例，下电极层110、中间电极层210和上电极层230中的每个可以包括金(Au)、铝(Al)、铂(Pt)、铜(Cu)、银(Ag)、钌(Ru)、钛(Ti)、铱(Ir)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO2)等中的至少一种。
选择元件31的绝缘层120可以包括氧化硅、氮化硅、金属氧化物、金属氮化物或其中的两种或更多种的组合。作为示例，绝缘层120可以包括氧化铝、氧化锆、氧化铪、氧化钨、氧化钛、氧化镍、氧化铜、氧化锰、氧化钽、氧化铌或氧化铁等。绝缘层120可以包括不满足化学计量比的化合物。绝缘层120可以具有非晶结构。
在一个实施例中，由绝缘层120的非化学计量比引起的陷阱点可以产生和分布在绝缘层120中，其将导电性载流子俘获在绝缘层120中。当外部施加的电压增大到等于预定阈值电压或更高时，在陷阱点处被俘获的导电性载流子可以经由绝缘层120、沿由外部电压形成的电场来传导。因此，选择元件31可以导通。另一方面，当外部施加的电压减小到低于预定阈值电压时，导电载流子可以被俘获在陷阱点处，导电性载流子的传导可以得到抑制。因此，选择元件31可以从导通状态关断。在一个实施例中，陷阱点可以由注入至绝缘层120中的掺杂物来产生。
在绝缘层120中的产生能够接受导电性载流子的能级的各种材料可以用作掺杂物。作为示例，当绝缘层120包括氧化硅或氮化硅时，掺杂物可以包括铝(Al)、镧(La)、铌(Nb)、钒(V)、钽(Ta)、钨(W)、铬(Cr)、钼(Mo)、硼(B)、氮(N)、碳(C)、磷(P)和砷(As)中的至少一种。作为另一示例，当绝缘层120包括氧化铝或氮化铝时，掺杂物可以包括钛(Ti)、铜(Cu)、锆(Zr)、铪(Hf)、铌(Nb)、钒(V)、钽(Ta)、钨(W)、铬(Cr)、钼(Mo)、硼(B)、氮(N)、碳(C)、磷(P)和砷(As)中的至少一种。在一个实施例中，当绝缘层120包括预定浓度的掺杂物时，如下面结合图6A和图6B所描述的，选择元件31可以在电流-电压扫描曲线上表现出骤回(snap-back)行为。骤回行为可以表示以下现象：当在对选择元件31扫描输入电流的同时测量输出电压时，输出电压在输入电流达到预定导通阈值电流时暂时地减小。
可变电阻元件32的电阻式存储层220可以包括其电阻根据外部施加的电压而在高电阻状态与低电阻状态之间可变地改变的材料。作为示例，电阻式存储层220可以包括诸如氧化钛、氧化铝、氧化镍、氧化铜、氧化锆、氧化锰、氧化铪、氧化钨、氧化钽、氧化铌或氧化铁的金属氧化物。作为另一示例，电阻式存储层220可以包括诸如PCMO(Pr0.7Ca0.3MnO3),LCMO(La1-xCaxMnO3),BSCFO(Ba0.5Sr0.5Co0.8Fe0.2O3-δ),YBCO(YBa2Cu3O7-x),(Ba,Sr)TiO3(Cr,Nb掺杂),SrZrO3(Cr,V掺杂),(La,Sr)MnO3,Sr1-xLaxTiO3,La1-xSrxFeO3,La1-xSrxCoO3,SrFeO2.7,LaCoO3,RuSr2GdCu2O3或YBa2Cu3O7等的钙钛矿基材料。作为又一个示例，电阻式存储层220可以包括诸如GexSe1-x(Ag,Cu,Te掺杂)的硒基材料或诸如Ag2S、Cu2S、CdS、ZnS等的金属硫化物。
图5是示意性地示出根据本公开的一个实施例的读取电阻式存储器件的方法的流程图。图6A是根据本公开的一个实施例的电阻式存储器件的选择元件的截面图，而图6B是示出根据本公开的一个实施例的电阻式存储器件的选择元件的电流-电压扫描特性的图。图7A和图7B是示意性地示出根据本公开的一个实施例的电阻式存储器件的存储单元中的、根据电流扫描的输出电压的图。图8A和图8B是示意性地示出根据本公开的一个实施例的电阻式存储器件的存储单元中的、根据电压扫描的输出电流的图。根据本公开的一个实施例的读取电阻式存储器件的方法可以使用上述结合图1至图4而描述的电阻式存储器件1来描述。
参见图5，读取电阻式存储器件1的方法可以如下地执行。如S110中所述，可以准备包括选择元件31和可变电阻元件32的存储单元30。如S120中所述，可以获得关于存储单元30的电流-电压扫描曲线。如S130中所述，可以在选择元件31维持或保持在导通状态的电压范围之内确定要施加给存储单元30的第一读取电压和第二读取电压。如S140中所述，第一读取电压可以被施加给存储单元30，以及第一单元电流可以被测量。如S150中所述，第二读取电压可以被施加给存储单元30，以及第二单元电流可以被测量。如S160中所述，储存在存储单元30中的电阻状态可以基于第一单元电流和第二单元电流来确定。
在下文中，将参照图5至图9来详细描述读取电阻式存储器件1的方法。电阻式存储器件1包括沿第一方向延伸的第一导线和沿第二方向(第二方向与第一方向不平行)延伸的第二导线。存储单元30沿第三方向放置以桥接第一导线和第二导线。
准备存储单元
参见图5的S110，可以准备包括选择元件31和可变电阻元件32的存储单元30。选择元件31可以执行阈值切换操作。可变电阻元件32可以以非易失性的方式储存内部电阻值。
获得电流-电压扫描曲线
参见图5的S120，可以获得存储单元30的电流-电压扫描曲线。电流-电压扫描曲线可以为曲线70a和70b，曲线70a和70b通过在扫描时施加输入电流给存储单元30以及测量来自存储单元30的输出电压而获得，如图7A和图7B中所示。可选地，电流-电压扫描曲线可以为曲线80a和80b，曲线80a和80b通过在扫描时施加输入电压给存储单元30以及测量来自存储单元30的输出电流而获得，如图8A和图8B中所示。
在一个实施例中，选择元件31的骤回行为反映在图6B中所示的选择元件31的电流-电压扫描曲线60中，以及反映在图7A中所示的存储单元30的电流-电压扫描曲线的第一扫描曲线70a中。骤回行为可以参照图6A和图6B、使用从选择元件31测量的电流-电压扫描曲线60来说明。通过在扫描时在图6A中所示的选择元件31的下电极层110与中间电极层210之间施加输入电流以及测量来自选择元件31的电压输出，可以获得图6B中的电流-电压扫描曲线60。
在一个实施例中，如上所述，绝缘层120可以包括氧化硅、氮化硅、金属氧化物、金属氮化物或其中的两种或更多种的组合。绝缘层120可以包括预定掺杂物以产生陷阱点。掺杂物可以包括例如铝(Al)、镧(La)、铌(Nb)、钒(V)、钽(Ta)、钨(W)、铬(Cr)、钼(Mo)、硼(B)、氮(N)、碳(C)、磷(P)和砷(As)中的至少一种，或其中的两种或更多种的组合。
参见图6A和图6B，在下电极层110与中间电极层210之间施加输入电流的方法可以通过在输入电流从0A开始增大的同时扫描输入电流来执行。输出电压与输入电流成比例地增大，直到施加的输入电流达到导通阈值电流Ith为止。选择元件31可以在导通阈值电流Ith之下的输入电流范围之内维持高电阻状态。
当输入电流达到导通阈值电流Ith时，输出电压会快速减小。输出电压的减小可以是连续的，直到输入电流达到导通保持电流Ih为止。与导通阈值电流Ith相对应的电压可以称为导通阈值电压Vth，而与导通保持电流Ih相对应的输出电压可以称为导通保持电压Vh。如上所述，当输入电流等于或高于导通阈值电流Ith时输出电压从导通阈值电压Vth向导通保持电压Vh减小的现象可以称为骤回行为。
参见图6B，在骤回行为出现之后，即使输入电流增大，输出电压也不会增大超过导通阈值电压Vth。即，当输入电流达到导通阈值电流Ith时，选择元件31可以导通，使得选择元件31的电阻状态可以从高电阻状态切换到低电阻状态。此外，当输入电流等于或高于导通阈值电流Ith时，选择元件31保持在低电阻状态。
如图6B的电流-电压扫描曲线中所示，在骤回行为出现之后，无论施加的电流如何，选择元件31的输出电压都可以保持在预定电压范围之内。导通保持电压Vh可以表示选择元件31停留在导通状态的最小输出电压。此时，在电流-电压扫描曲线60上，导通阈值电压Vth和导通保持电压Vh之间的电压差可以称为骤回电压△VSB。
参见图7A和图7B，关于存储单元30的这些电流-电压扫描曲线可以通过在扫描时施加输入电流给存储单元30、以及测量来自存储单元30的输出电压来获得。电流-电压扫描曲线可以包括可变电阻元件32处于低电阻状态时的电流-电压测量部分710a和710b、以及可变电阻元件32处于高电阻状态时的电流-电压测量部分720a和720b。此外，可以将电流-电压扫描曲线分类为第一扫描图70a和第二扫描图70b。第一扫描图70a示出了在从0A开始连续增大给存储单元30施加的电流的大小的同时测量输出电压的结果，如图7A中所示。第二扫描图70b示出了在将所施加的电流的大小从预定电流到0A连续减小的同时测量输出电压的结果，如图7B中所示。在一个实施例中，预定电流可以为图7A中所示的电流-电压测量部分720a的导通保持电流Ih与设置电流Iset之间的电流。在另一实施例中，预定电流可以为与图7A中所示的电流-电压测量部分710a的设置电压Vset相对应的电流。
同时，参见图8A和图8B，关于存储单元30的这些电流-电压扫描曲线可以通过在扫描时施加输入电压给存储单元、以及测量来自存储单元30的输出电流来获得。电流-电压扫描曲线可以包括当可变电阻元件32处于低电阻状态时的电流-电压测量部分810a和810b，以及可变电阻元件32处于高电阻状态时的电流-电压测量部分820a和820b。此外，可以将电流-电压扫描曲线分类为第一扫描图80a和第二扫描图80b。第一扫描图80a可以示出在从0V开始连续增大给存储单元30施加的电压的同时测量输出电流的结果，如图8A中所示。第二扫描图80b可以示出在将施加的电压的大小从预定电压到0V连续减小的同时测量输出电流的结果，如图8B中所示。在一个实施例中，预定电压可以为图8A中所示的电流-电压测量部分820a的第二导通阈值电压Vth2’与设置电压Vset’之间的电压。在另一实施例中，预定电压可以为与图8A中所示的电流-电压测量部分810a的设置电流Is’相对应的电压。
确定第一读取电压和第二读取电压
参见图5的S130，可以在选择元件31处于导通状态的电压范围之内确定在存储单元30的读取操作中施加的第一读取电压和第二读取电压。在一个实施例中，确定第一读取电压和第二读取电压可以使用图7A和图7B中所示的电流-电压扫描曲线的第一扫描图70a和第二扫描图70b来执行。可选地，在另一实施例中，确定第一读取电压和第二读取电压可以使用图8A和图8B中所示的电流-电压扫描曲线的第一扫描图80a和第二扫描图80b来执行。
首先，参见图7A，对于存储单元30，可以在将施加的电流的大小从0A连续增大的同时测量输出电压。参见电流-电压测量部分710a，当可变电阻元件32处于低电阻状态时，选择元件31可以在施加的电流的大小达到导通阈值电流Ith时导通。直到施加的电流的大小达到导通保持电流Ih为止，输出电压可以从第一导通阈值电压Vth1减小到第一导通保持电压Vh1。然后，当施加的电流的大小从导通保持电流Ih开始增大时，测量的输出电压可以沿电流-电压测量部分710a增大。由于选择元件31处于导通状态，因此存储单元30的电流-电压特性可以根据维持低电阻状态的可变电阻元件32的电阻状态来确定。
同时，参见可变电阻元件32处于高电阻状态时的电流-电压测量部分720a，选择元件31可以在施加的电流达到导通阈值电流Ith时导通。接下来，直到施加的电流的大小达到导通保持电流Ih为止，输出电压可以从第二导通阈值电压Vth2减小到第二导通保持电压Vh2。然后，当施加的电流的大小从导通保持电流Ih开始增大时，测量的输出电压可以沿电流-电压测量部分720a增大。由于选择元件31处于导通状态，因此存储单元的电流-电压特性可以根据处于高电阻状态的可变电阻元件32的电阻状态来确定。
接下来，当施加的电流的大小达到设置电流Iset时，在可变电阻元件32中可以发生设置操作。通过设置操作，可变电阻元件32的电阻状态可以从高电阻状态改变为低电阻状态。具体地，直到在施加的电流的大小从设置电流Iset达到预定高电流Ic为止，输出电压可以从电流-电压测量部分720a上的设置电压Vset减小到电流-电压测量部分710a的预定电压Vc。然后，当施加的电流的大小从预定电流Ic增大时，测量的输出电压可以沿表示低电阻状态的电流-电压测量部分710a而连续。
参见图7A，施加给存储单元30的第一读取电压Vr1可以在以下电压范围之内选择：高于可变电阻元件32处于高电阻状态时的选择元件31的导通阈值电压Vth2、且低于可变电阻元件32的设置电压Vset。作为示例，当可变电阻元件32处于低电阻状态时，第一读取电压Vr1可以为与电流-电压测量部分710a上的第一低电阻点PL1相对应的电压，而当可变电阻元件32处于高电阻状态时，第一读取电压Vr1可以为与电流-电压测量部分720a上的第一高电阻点PH1相对应的电压。如此，当选择元件31导通时，第一读取电压Vr1可以在可变电阻元件32的电阻状态可以被彼此区分的电压范围之内选择。
参见图7B，在将所施加的电流的大小从相应的第一读取电流IPL和IPH(二者对应于确定的第一读取电压Vr1)到0A连续减小的同时，可以测量输出电压。结果，可以获得关于存储单元30的电流-电压扫描曲线的第二扫描图70b。
参见可变电阻元件32处于低电阻状态时的电流-电压测量部分710b，当施加的电流的大小从第一读取电流IPL减小时，输出电压的大小可以沿电流-电压测量部分710b减小。当施加的电流达到关断阈值电流Ioff时，选择元件31可以关断。即，选择元件31的电阻状态可以从低电阻状态改变为高电阻状态。当施加的电流减小到关断阈值电流Ioff之下时，存储单元30的电阻特性可以表现出沿电流-电压测量部分710b的高电阻状态。电流-电压测量部分710b上的与关断阈值电流Ioff相对应的输出电压可以称为第一关断阈值电压Voff1。在一个实施例中，图7B的电流-电压测量部分710b上的关断阈值电流Ioff可以为与图7A的电流-电压测量部分710a上的导通保持电流Ih实质上相同的电流值。
同时，参见可变电阻元件32处于高电阻状态时的电流-电压测量部分720b，如果施加的电流的大小从第一读取电流IPH减小，那么输出电压可以沿电流-电压测量部分720b减小。然而，当施加的电流达到关断阈值电流Ioff时，选择元件31可以关断。即，选择元件31的电阻状态可以从低电阻状态改变为高电阻状态。当施加的电流减小到关断阈值电流Ioff之下时，存储单元30的电阻特性可以表现出沿电流-电压测量部分720b的高电阻状态。电流-电压测量部分720b上的与关断阈值电流Ioff相对应的输出电压可以称为第二关断阈值电压Voff2。在一个实施例中，图7B的电流-电压测量部分720b上的关断阈值电流Ioff可以具有与图7A的电流-电压测量部分710a上的导通保持电流Ih实质上相同的电流值。因此，图7B的电流-电压测量部分710b和720b可以具有相同的关断阈值电流Ioff。
在此实施例中，施加给存储单元30的第二读取电压Vr2可以在以下电压范围之中选择：高于图7B的第二扫描图70b上的、可变电阻元件32处于低电阻状态时的选择元件31的第一关断阈值电压Voff1，且低于图7A的第一扫描图70a上的、可变电阻元件32处于低电阻状态时的选择元件31的第一导通阈值电压Vth1。为了描述方便，第一扫描图70a的包括第一导通阈值电压Vth1和第二导通阈值电压Vth2的部分作为虚线添加在图7B中。作为示例，当可变电阻元件32处于低电阻状态时，第二读取电压Vr2可以对应于电流-电压测量部分710b上的第二低电阻点PL2，而当可变电阻元件32处于高电阻状态时，第二读取电压Vr2可以对应于电流-电压测量部分710b上的第二高电阻点PH2。
在另一实施例中，将使用图8A和图8B中示出的第一扫描图80a和第二扫描图80b来描述确定第一读取电压和第二读取电压的方法。参见图8A，可以在将关于存储单元30的、施加的电压的大小从0V连续增大的同时测量输出电流。首先，参见可变电阻元件32处于低电阻状态时的电流-电压测量部分810a，在施加的电压的大小达到第一导通阈值电压Vth1’时，选择元件31可以导通。当施加的电压为第一导通阈值电压Vth1’时，输出电流可以从第一导通阈值电流Ith1’快速地增大到第一导通保持电流Ih1’。接下来，当施加的电压的大小从第一导通阈值电压Vth1’增大时，测量的电流沿电流-电压测量部分810a增大。由于选择元件31处于导通状态，因此存储单元30的电流-电压特性可以根据处于低电阻状态的可变电阻元件32的电阻状态来确定。
同时，参见可变电阻元件32处于高电阻状态时的电流-电压测量部分820a，在施加的电压的大小达到第二导通阈值电压Vth2’时，选择元件31可以导通。当施加的电压为第二导通阈值电压Vth2’时，输出电流可以从第二导通阈值电流Ith2’增大到第二导通保持电流Ih2’。接下来，当施加的电压的大小从第二导通阈值电压Vth2’增大时，测量的电流可以沿电流-电压测量部分820a增大。由于选择元件31处于导通状态，因此存储单元30的电流-电压特性可以根据处于高电阻状态的可变电阻元件32的电阻状态来确定。
接下来，当施加的电压的大小达到设置电压Vset时，在可变电阻元件32中可以发生设置操作。在设置操作中，可变电阻元件32的电阻状态可以从高电阻状态改变为低电阻状态。具体地，当施加的电压达到设置电压Vset’时，输出电流可以从导通设置电流Iset’增大到设置电流Is’。接下来，当施加的电压的大小从设置电压Vset’增大时，测量的电流可以沿电流-电压测量部分810a逐渐增大或变得饱和。
在此实施例中，施加给存储单元30的第一读取电压Vr1’可以从以下电压范围选择：高于可变电阻元件32处于高电阻状态时的导通阈值电压Vth2’，且低于可变电阻元件32的设置电压Vset’。作为示例，当可变电阻元件32处于低电阻状态时，第一读取电压Vr1’可以对应于电流-电压测量部分810a上的第一低电阻点ML1，而当可变电阻元件32处于高电阻状态时，第一读取电压Vr1’可以对应于电流-电压测量部分820a上的第一高电阻点MH1。
参见图8B，可以在将所施加的电压的大小从确定的第一读取电压Vr1’到0V连续减小的同时测量输出电流。结果，可以获得关于存储单元30的电流-电压扫描曲线的第二扫描图80b。
首先，参见可变电阻元件32处于低电阻状态时的电流-电压测量部分810b，当施加的电压的大小从第一读取电压Vr1’减小时，输出电流的大小可以沿电流-电压测量部分810b减小。当施加的电压达到第一关断阈值电压Voff1’时，选择元件31可以关断。即，当施加的电压达到第一关断阈值电压Voff1’时，随着选择元件31的电阻状态从低电阻状态改变为高电阻状态，输出电流可以快速减小。此外，当施加的电压减小到第一关断阈值电压Voff1’之下时，存储单元30的电阻特性可以表现出沿电流-电压测量部分810b的高电阻状态。在一个实施例中，第一关断阈值电压Voff1’的大小与以上参照图7B描述的电流-电压测量部分710b的第一关断阈值电压Voff1’实质上相同。在一个实施例中，第一关断阈值电压Voff1’可以与图7A的第一导通保持电压Vh1实质上相同。
同时，再次参见图8B，即使关于存储单元30的施加的电压减小到图8A的第一扫描图80a上的第一导通阈值电压Vth1’之下，当施加的电压高于第一导通阈值电压Voff1’时，选择元件31也不会关断。为了方便描述，将第一扫描图80a的包括第一导通阈值Vth1’和第二导通阈值Vth2’的部分作为虚线添加至图8B中。
然而，当施加的电压在第一关断阈值电压Voff1’与第一导通阈值电压Vth1’之间时输出电流沿电流-电压测量部分810b的下降速率可以相对高于当施加的电压高于第一导通阈值电压Vth1’时输出电流沿电流-电压测量部分810b的下降速率。这一现象可以被解释为是基于选择元件31的骤回现象。解释这一现象的各种理论之一可以归因于路径(施加的电压经由该路径被传输给存储单元30)中的多个MOS晶体管开关。当施加的电压具有第一关断阈值电压Voff1’与第一导通阈值电压Vth1’之间的电压值时，选择元件31仍然保持在导通状态，而与此相反，与存储单元30电连接的MOS晶体管的沟道层之间的电流-电压特性可以从晶体管的饱和工作模式改变为线性工作模式。当MOS晶体管工作在线性工作模式时，工作电流可以根据施加的电压而改变。因此，当施加的电压减小到第一导通阈值电压Vth1’之下时，源极区与漏极区之间的、通过沟道层的工作电流可以根据减小的施加的电压而减小。结果，当施加的电压减小到第一导通阈值电压Vth1’之下时，将施加的电压传送给存储单元30的MOS晶体管的沟道电阻可以增大，使得在电流-电压测量部分810b中测量的实际电流可以减小。
另一方面，参见电流-电压测量部分820b，其中可变电阻元件32处于高电阻状态，当施加的电压的大小从第一读取电压Vr1’减小时，输出电流的大小可以沿电流-电压测量部分820b减小。当施加的电压达到第二关断阈值电压Voff2’时，选择元件31可以关断。即，当施加的电压达到第二关断阈值电压Voff2’时，随着选择元件31的电阻状态从低电阻状态改变为高电阻状态，输出电流可以快速减小。此外，当施加的电压减小到第二关断阈值电压Voff2’之下时，存储单元30的电阻特性可以表现出沿电流-电压测量部分820b的高电阻状态。此时，在一个实施例中，第二关断阈值电压Voff2’可以具有与以上参照图7B描述的电流-电压测量部分710b的第二关断阈值电压Voff2实质上相同的值。在一个实施例中，第二关断阈值电压Voff2’可以与图7A的第二导通保持电压Vh2实质上相同。
在此实施例中，施加给存储单元30的第二读取电压Vr2’可以从以下电压范围选择：高于图8B中所示的第二扫描图80b上的、可变电阻元件32处于低电阻状态时的选择元件31的关断阈值电压Voff1’，且低于图8A中所示的第一扫描图80a上的、可变电阻元件32处于低电阻状态时的选择元件31的导通阈值电压Vth1’。作为示例，当可变电阻元件32处于低电阻状态时，第二读取电压Vr2’可以对应于电流-电压测量部分810b上的第二低电阻点ML2，而当可变电阻元件32处于高电阻状态时，第二读取电压Vr2’可以对应于电流-电压测量部分820b上的第二高电阻点MH2。
通过施加第一读取电压和第二读取电压来测量第一单元电流和第二单元电流
可以使用如下地确定的第一读取电压和第二读取电压来执行对存储单元30的读取操作。参见图5的S140，第一单元电流可以通过施加第一读取电压给存储单元30来测量。此外，参见图5的S150，第二单元电流可以通过施加第二读取电压给存储单元30来测量。第一读取电压和第二读取电压可以为在步骤S130中确定的电压。
在一个实施例中，可以如下地执行通过施加第一读取电压和第二读取电压来测量测量第一单元电流和第二单元电流的过程。首先，在施加给存储单元30的电压从0V增大到第一读取电压之后，可以在第一读取电压处测量作为第一单元电流的电流输出。随后，在施加给存储单元30的电压从第一读取电压减小到第二读取电压之后，可以在第二读取电压处测量作为第二单元电流的电流输出。
在一个实施例中，将电压从第一读取电压减小到第二读取电压的过程可以包括在施加电压给存储单元30时连续减小该电压。
图9是示意性地示出本公开的一个实施例中的用于施加读取电压给存储单元的输入脉冲的视图。参见图9，施加第一读取电压和第二读取电压给存储单元30的过程可以包括施加单个输入脉冲3000。输入脉冲3000可以具有连续分布在预定时间宽度之内的多个电压幅值。将使用图8A和图8B的电流-电压扫描曲线上的电压来描述输入脉冲3000的电压幅值。
具体地，输入脉冲3000可以具有Ta0到Ta6的时间宽度，并且在该时间宽度期间可以具有第一峰值电压Vp1和第二峰值电压Vp2。第一峰值电压Vp1可以高于可变电阻元件32的第二导通阈值电压Vth2’且低于设置电压Vset’。在一个实施例中，第二峰值电压Vp2可以等于或高于第一关断阈值电压Voff1’且低于第二读取电压Vr2’。然而，只要第二峰值电压Vp2的大小满足与第一峰值电压Vp1的大小不同这一条件，则其不受限制。在其他一些示例中，第二峰值电压Vp2可以不存在或者不使用。
再次参见图9，在从Ta0到Ta1的时间段期间，输入脉冲3000的幅值可以从0V连续增大到第一峰值电压Vp1。随后，在从Ta1到Ta6的时间段期间，电压的幅值可以从第一峰值电压Vp1连续减小到0V，其间经过第二峰值电压Vp2。第一读取电压Vr1’可以高于第二导通阈值电压Vth2’且低于第一峰值电压Vp1。在电压的幅值减小的时段中的第一读取时间Tr1处，第一读取电压Vr1’可以被施加给存储单元30。第二读取电压Vr2’可以高于第一关断阈值电压Voff1’且低于第一导通阈值电压Vth1’。在电压的幅值减小的时段中的第二读取时间Tr2处，第二读取电压Vr2’可以被施加给存储单元30。如所示出的，第二读取电压Vr2’可以在第一读取电压Vr1’被施加之后被施加给存储单元30。图9中所示的时间Ta2、Ta3和Ta5可以分别对应于第二导通阈值电压Vth2’、第一导通阈值电压Vth1’和第一关断阈值电压Voff1’。
图10是示意性地示出本公开的另一实施例中的用于施加读取电压给存储单元的输入脉冲的视图。参见图10，施加第一读取电压和第二读取电压给存储单元30的过程可以包括施加单个输入脉冲4000。输入脉冲4000可以具有连续分布在预定时间宽度之内的电压幅值。将使用图8A和图8B的电流-电压扫描曲线上的电压来描述输入脉冲4000的电压幅值。
具体地，输入脉冲4000可以具有从Tb0到Tb5的时间宽度，并且在该时间宽度期间可以具有第一峰值电压和第二峰值电压。第一峰值电压可以对应于第一读取电压Vr1’，第二峰值电压可以对应于第二读取电压Vr2’。
第一读取电压Vr1’可以高于可变电阻元件32的第二导通阈值电压Vth2’，且低于设置电压Vset’。第二读取电压Vr2’可以高于第一关断阈值电压Voff1’，且低于第一导通阈值电压Vth1’。
再次参见图10，对于从Tb0到Tb1的时间段，输入脉冲4000的幅值可以从0V连续增大到第一峰值电压，该第一峰值电压具有与第一读取电压Vr1’的大小实质上相同的大小。接下来，在从Tb1到Tb2的时间段期间，输入脉冲4000的幅值可以保持恒定。在从Tb1到Tb2的时间段之内的预定第一读取时间Tr1处，第一读取电压Vr1’可以被施加给存储单元30。在从Tb2到Tb3的时间段期间，施加的电压的幅值可以连续减小。接下来，在从Tb3到Tb4的时间段期间，施加的电压的幅值可以保持恒定。在从Tb3到Tb4的时间段之内的预定第二读取时间Tr2处，第二读取电压Vr2’可以被施加给存储单元30。在从Tb4到Tb5的时间段期间，施加的电压的幅值可以连续减小到0V。与第一关断阈值电压Voff1’相对应的时间可以布置在Tb4与Tb5之间。
虽然以上已经描述了用于施加第一读取电压和第二读取电压的输入脉冲的示例，但是本公开不限于此，各种其他类型的输入脉冲可以存在。然而，在这种情况下，输入脉冲的电压幅值也可以在预定时间宽度之内连续改变。然后，具有单个输入脉冲之内的不同电压幅值的第一读取电压和第二读取电压可以被确定。第二读取电压可以为大小小于第一读取电压的大小的电压。第二读取电压可以在第一读取电压被施加之后被随后施加。
确定储存在存储单元中的电阻状态
图11是示出本公开的一个实施例中的使用从存储单元测量的单元电流来确定电阻状态的方法的视图。
参见图5的S160，储存在存储单元30中的电阻状态可以基于第一单元电流和第二单元电流来确定。具体地，如参照图11所描述的，确定储存在存储单元30中的电阻状态的过程可以包括：根据第一读取电压Vr1’与第二读取电压Vr2’之间的电压差来计算第一单元电流与第二单元电流的差，以计算单元电流相对于电压差的斜率，以及将单元电流的斜率与预定参考斜率进行比较。结果，当单元电流的斜率大于或等于预定参考斜率时，可以将电阻状态确定为低电阻状态，而当单元电流的斜率小于参考斜率时，可以将电阻状态确定为高电阻状态。
根据一个实施例，图9或图10中所示的电压的输入脉冲4000可以被施加给存储单元30。结果，分别在第一读取电压Vr1’和第二读取电压Vr2’处测量第一单元电流和第二单元电流。为了方便描述，可以使用图8B的第二扫描图80b的测量结果。
首先，当可变电阻元件32处于低电阻状态时，可以确定第一低电阻点ML1和第二低电阻点ML2，作为读取操作的结果。同时，当可变电阻元件32处于高电阻状态时，可以确定第一高电阻点MH1和第二高电阻点MH2，作为读取操作的结果。
接下来，可以获得连接第一低电阻点ML1和第二低电阻点ML2的斜线90a。基于斜线90a，可以获得可变电阻元件32处于低电阻状态时的单元电流的斜率SL。以同样的方式，可以获得连接第一高电阻点MH1和第二高电阻点MH2的斜线90b。基于斜线90b，可以获得可变电阻元件32处于高电阻状态时的单元电流的斜率SH。
再次参见图8B，当可变电阻元件32处于低电阻状态时，施加第二读取电压Vr2’的电压范围可以为输出电流快速减小的电压范围。与此相反，当可变电阻元件32处于高电阻状态时，施加第二读取电压Vr2’的电压范围可以为输出电流逐渐减小的电压范围。因此，在图11中，连接第一低电阻点ML1和第二低电阻点ML2的单元电流的斜率SL可以大于连接第一高电阻点MH1和第二高电阻点MH2的单元电流的斜率SH。因此，当可变电阻元件32处于低电阻状态和处于高电阻状态时，可以有效地识别单元电流的斜率。因此，如果单元电流的斜率等于或大于预定参考斜率，则存储单元的电阻状态可以被确定为低电阻状态，而如果单元电流的斜率小于预定参考斜率，则存储单元的电阻状态可以被确定为高电阻状态。参考斜率可以基于通过对具有已知电阻状态的多个存储单元执行读取操作而获得的数据库来计算。
上述的确定存储单元的电阻状态的方法可以通过对同一存储单元施加两次读取电压和测量两次单元电流来执行。因此，可以降低存储单元之间的读取错误，并且可以提高存储单元的读取操作的可靠性。换言之，在存储单元之间的电流-电压特性曲线上存在偏差，以致即使在同一读取电压处在存储单元之间也可能存在不同的单元电流。根据本公开的实施例，存储单元的电阻状态可以通过针对同一存储单元而测量两次的单元电流的斜率来确定，从而防止读取操作中的基于电流-电压特性曲线上的偏差的错误。
以上已经出于说明的目的公开了本发明构思的实施例。本领域技术人员将认识到，在不脱离如所附权利要求书中公开的本发明构思的范围和精神的情况下，各种修改、添加和替代是可能的。
Claims (17)
1.一种读取电阻式存储器件的方法，包括：
准备包括选择元件和可变电阻元件的存储单元，所述选择元件在针对所述存储单元的电流-电压扫描曲线上表现出骤回行为；
在所述选择元件维持导通状态的电压范围之内确定要施加给所述存储单元的第一读取电压和第二读取电压，所述第二读取电压低于所述第一读取电压，并且所述第二读取电压在所述选择元件表现出所述骤回行为的电压范围中选择；
施加所述第一读取电压给所述存储单元以测量第一单元电流；
施加所述第二读取电压给所述存储单元以测量第二单元电流；以及
基于所述第一单元电流和所述第二单元电流来确定储存在所述存储单元中的电阻状态。
2.如权利要求1所述的方法，
其中，所述电阻式存储器件包括沿第一方向延伸的第一导线和沿第二方向延伸的第二导线，以及
其中，所述存储单元沿第三方向位于所述第一导线与所述第二导线之间的区域中。
3.如权利要求1所述的方法，其中，所述电流-电压扫描曲线是通过在扫描输入电流时施加所述输入电流给所述存储单元并测量来自所述存储单元的输出电压而获得的曲线。
4.如权利要求1所述的方法，其中，所述电流-电压扫描曲线是通过在扫描输入电压时施加所述输入电压给所述存储单元并测量来自所述存储单元的输出电流而获得的曲线。
5.如权利要求1所述的方法，其中，所述电流-电压扫描曲线包括所述可变电阻元件处于低电阻状态时的电流-电压测量部分和所述可变电阻元件处于高电阻状态时的电流-电压测量部分。
6.如权利要求1所述的方法，
其中，所述电流-电压扫描曲线通过在扫描时施加输入电流给所述存储单元之后测量来自所述存储单元的输出电压来获得，以及
其中，所述骤回行为包括随着施加的电流在等于或大于所述选择元件的导通阈值电流的电流范围中增大而输出电压减小。
7.如权利要求1所述的方法，
其中，确定所述第一读取电压包括：
在从0A开始连续增大给所述存储单元施加的电流的大小的同时，测量来自所述存储单元的输出电压，以获得所述电流-电压扫描曲线的第一扫描图；以及
在所述第一扫描图上，在高于所述可变电阻元件处于高电阻状态时的所述选择元件的导通阈值电压、且低于所述可变电阻元件的设置电压的电压范围之内选择一个电压值。
8.如权利要求7所述的方法，
其中，确定所述第二读取电压包括：
在将所述施加的电流的大小从预定电流到0A连续减小的同时测量所述输出电压，以获得所述电流-电压扫描曲线的第二扫描图；以及
在高于所述可变电阻元件处于低电阻状态时的所述选择元件的关断阈值电压、且低于所述第一扫描图上的所述选择元件的导通阈值电压的电压范围之内选择一个电压值。
9.如权利要求8所述的方法，其中，所述选择元件的关断阈值电流的大小与第一扫描图上表现出骤回行为之后所述可变电阻元件处于低电阻状态时的导通保持电流实质上相同。
10.如权利要求1所述的方法，
其中，确定所述第一读取电压包括：
在将针对所述存储单元的施加的电压的大小从0V连续增大的同时测量来自所述存储单元的输出电流，以获得所述电流-电压扫描曲线的第一扫描图；以及
在高于所述可变电阻元件处于高电阻状态时的所述选择元件的导通阈值电压、且低于所述可变电阻元件的设置电压的电压范围之内选择一个电压值。
11.如权利要求10所述的方法，
其中，确定所述第二读取电压包括：
在将所述施加的电压的大小从预定电压到0V连续减小的同时测量所述输出电流，以获得所述电流-电压扫描曲线的第二扫描图；以及
在高于所述可变电阻元件处于低电阻状态时的所述选择元件的关断阈值电压、且低于在所述第一扫描图上所述可变电阻元件处于低电阻状态时的所述选择元件的导通阈值电压的电压范围之内选择一个电压值。
12.如权利要求1所述的方法，
其中，通过施加所述第一读取电压来测量所述第一单元电流包括：将施加给所述存储单元的电压从0V增大到第一读取电压，然后测量在所述第一读取电压处的来自所述存储单元的输出电流，以及
其中，通过施加所述第二读取电压来测量所述第二单元电流包括：将施加给所述存储单元的电压从所述第一读取电压减小到所述第二读取电压，然后测量在所述第二读取电压处的所述输出电流。
13.如权利要求12所述的方法，其中，将所述电压从所述第一读取电压减小到所述第二读取电压包括在将电压施加给所述存储单元的同时连续降低所述电压。
14.如权利要求1所述的方法，其中，施加所述第一读取电压给所述存储单元和施加所述第二读取电压给所述存储单元包括施加具有连续变化的电压幅值的单个输入脉冲。
15.如权利要求14所述的方法，其中，所述单个输入脉冲之内的所述电压幅值随时间连续分布。
16.如权利要求1所述的方法，
其中，基于所述第一单元电流和所述第二单元电流来确定储存在所述存储单元中的电阻状态包括：
根据所述第一读取电压与所述第二读取电压之间的电压差来计算所述第一单元电流与所述第二单元电流之间的差以计算所述单元电流相对于所述电压差的斜率；以及
将所述单元电流的斜率与预定参考斜率进行比较。
17.如权利要求16所述的方法，
其中，当所述单元电流的所述斜率等于或大于所述预定参考斜率时，所述电阻状态被确定为低电阻状态，以及
其中，当所述单元电流的所述斜率小于所述预定参考斜率时，所述电阻状态被确定为高电阻状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2018-0015857 | 2018-02-08 | ||
| KR1020180015857A KR102427895B1 (ko) | 2018-02-08 | 2018-02-08 | 저항 메모리 소자의 읽기 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110136763A CN110136763A (zh) | 2019-08-16 |
| CN110136763B true CN110136763B (zh) | 2022-12-06 |
Family
ID=67477027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811365709.6A Active CN110136763B (zh) | 2018-02-08 | 2018-11-16 | 读取电阻式存储器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10460799B2 (zh) |
| KR (1) | KR102427895B1 (zh) |
| CN (1) | CN110136763B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190062819A (ko) * | 2017-11-29 | 2019-06-07 | 서울대학교산학협력단 | 저항변화 메모리 소자 및 그 동작방법 |
| US10916698B2 (en) * | 2019-01-29 | 2021-02-09 | Toshiba Memory Corporation | Semiconductor storage device including hexagonal insulating layer |
| KR20200104603A (ko) | 2019-02-27 | 2020-09-04 | 에스케이하이닉스 주식회사 | 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템 |
| US11527717B2 (en) * | 2019-08-30 | 2022-12-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive memory cell having a low forming voltage |
| KR102203953B1 (ko) * | 2019-12-20 | 2021-01-15 | 한경대학교 산학협력단 | 상변화 메모리의 읽기 산포를 줄이기 위한 방법 및 회로 |
| US11404638B2 (en) * | 2020-07-28 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-doped data storage structure configured to improve resistive memory cell performance |
| US11380373B1 (en) * | 2021-05-12 | 2022-07-05 | Globalfoundries U.S. Inc. | Memory with read circuit for current-to-voltage slope characteristic-based sensing and method |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4357161B2 (ja) * | 2002-08-22 | 2009-11-04 | 富士通株式会社 | 静電気放電保護回路のシミュレーション方法 |
| US7307268B2 (en) * | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
| US7453715B2 (en) | 2005-03-30 | 2008-11-18 | Ovonyx, Inc. | Reading a phase change memory |
| US7280390B2 (en) * | 2005-04-14 | 2007-10-09 | Ovonyx, Inc. | Reading phase change memories without triggering reset cell threshold devices |
| US7990761B2 (en) | 2008-03-31 | 2011-08-02 | Ovonyx, Inc. | Immunity of phase change material to disturb in the amorphous phase |
| JP2011018838A (ja) * | 2009-07-10 | 2011-01-27 | Hitachi Ulsi Systems Co Ltd | メモリセル |
| GB2502553A (en) | 2012-05-30 | 2013-12-04 | Ibm | Read measurements of resistive memory cells |
| JP2014011391A (ja) * | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体記憶装置 |
| KR102187485B1 (ko) | 2014-02-21 | 2020-12-08 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 센싱 방법 |
| US9231403B2 (en) * | 2014-03-24 | 2016-01-05 | Texas Instruments Incorporated | ESD protection circuit with plural avalanche diodes |
| US9275730B2 (en) | 2014-04-11 | 2016-03-01 | Micron Technology, Inc. | Apparatuses and methods of reading memory cells based on response to a test pulse |
| US9142271B1 (en) | 2014-06-24 | 2015-09-22 | Intel Corporation | Reference architecture in a cross-point memory |
| US9437293B1 (en) | 2015-03-27 | 2016-09-06 | Intel Corporation | Integrated setback read with reduced snapback disturb |
| JP6791845B2 (ja) * | 2015-03-31 | 2020-11-25 | ソニーセミコンダクタソリューションズ株式会社 | スイッチ素子および記憶装置 |
| KR102474305B1 (ko) * | 2016-06-27 | 2022-12-06 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그 센싱 방법 |
| US10283197B1 (en) * | 2016-08-05 | 2019-05-07 | SK Hynix Inc. | Electronic device and method for reading data of memory cell |
| US10431267B2 (en) * | 2016-11-28 | 2019-10-01 | SK Hynix Inc. | Electronic device and method for driving the same |
| KR102300559B1 (ko) * | 2017-11-27 | 2021-09-13 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
| KR102401183B1 (ko) * | 2017-12-05 | 2022-05-24 | 삼성전자주식회사 | 메모리 장치 및 그 동작 방법 |
-
2018
- 2018-02-08 KR KR1020180015857A patent/KR102427895B1/ko active IP Right Grant
- 2018-10-22 US US16/167,051 patent/US10460799B2/en active Active
- 2018-11-16 CN CN201811365709.6A patent/CN110136763B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10460799B2 (en) | 2019-10-29 |
| US20190244661A1 (en) | 2019-08-08 |
| KR102427895B1 (ko) | 2022-08-02 |
| KR20190096205A (ko) | 2019-08-19 |
| CN110136763A (zh) | 2019-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110136763B (zh) | 读取电阻式存储器件的方法 | |
| US8525142B2 (en) | Non-volatile variable resistance memory device and method of fabricating the same | |
| CN107545921B (zh) | 阻变存储器件及其感测方法 | |
| US7602042B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| JP4972238B2 (ja) | 抵抗変化型不揮発性記憶素子のフォーミング方法 | |
| US8325508B2 (en) | Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device | |
| KR101275800B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
| KR101159075B1 (ko) | ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자 | |
| US8023312B2 (en) | Nonvolatile semiconductor memory device | |
| KR101176542B1 (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
| JP4221031B2 (ja) | 不揮発性半導体記憶装置及びその書き換え方法 | |
| US8957399B2 (en) | Nonvolatile memory element and nonvolatile memory device | |
| US20150037959A1 (en) | Bipolar Multistate Nonvolatile Memory | |
| US20060109704A1 (en) | Nonvolatile memory device using resistor having multiple resistance states and method of operating the same | |
| KR20130097139A (ko) | 저항-스위칭 층들을 구비한 메모리 셀의 구성 | |
| KR20090045653A (ko) | 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이 | |
| US20140056056A1 (en) | Method for reading data from nonvolatile memory element, and nonvolatile memory device | |
| WO2013145737A1 (ja) | クロスポイント型不揮発性記憶装置とその駆動方法 | |
| US20170200888A1 (en) | Switching device and resistive random access memory including the same | |
| JP7080178B2 (ja) | 不揮発性記憶装置、及び駆動方法 | |
| US20220238602A1 (en) | Selection element, memory cell, and storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |